CN102859694A - 为能量转移构建间隔物的自组装纳米点（sand）和非自组装纳米点（nsand）器件结构 - Google Patents

为能量转移构建间隔物的自组装纳米点（sand）和非自组装纳米点（nsand）器件结构 Download PDF

Info

Publication number
CN102859694A
CN102859694A CN2010800637024A CN201080063702A CN102859694A CN 102859694 A CN102859694 A CN 102859694A CN 2010800637024 A CN2010800637024 A CN 2010800637024A CN 201080063702 A CN201080063702 A CN 201080063702A CN 102859694 A CN102859694 A CN 102859694A
Authority
CN
China
Prior art keywords
substrate
local
sept
nano dot
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800637024A
Other languages
English (en)
Inventor
R·维恩卡塔苏波拉玛尼安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Research Triangle Institute
Original Assignee
Research Triangle Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Research Triangle Institute filed Critical Research Triangle Institute
Publication of CN102859694A publication Critical patent/CN102859694A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

提供一种用于在基板之间转移电子电荷、热或光的结构和方法。该结构包括彼此分开的第一基板和第二基板，以及将第一基板和第二基板连接在一起的多个局部间隔物。所述局部间隔物中的至少一个具有小于350nm的横向尺寸。第一基板和第二基板之间的亚微米间距被配置为提供第一基板和第二基板之间的载流子隧穿、热转移或光转移。该方法将电荷载流子、热或光提供至第一基板，该第一基板通过上述的至少一个局部间隔物与第二基板分开，其跨过第一基板和第二基板之间的由所述至少一个局部间隔物形成的亚微米间隙将电荷载流子从第一基板隧穿至第二基板或者将热从第一基板耦合至第二基板或者将光从第一基板耦合至第二基板。

Description

为能量转移构建间隔物的自组装纳米点(SAND)和非自组装纳米点(NSAND)器件结构
相关申请的交叉引用 
本申请涉及于2010年2月12日提交的美国临时专利申请No.61/304,382，并且根据35U.S.C.119(e)要求该专利申请的优先权，通过引用在此并入该申请的全部内容。 
技术领域
本发明涉及用于从一个基板到另一个基板的电能转移、光能转移和热能转移的基板器件集成的领域。 
背景技术
在过去的十年里，针对各种应用，尤其是在量子电子学或光电子学中，对自组装于表面上的纳米级微粒、纳米点、或量子点进行了研究。例如，已知，当在Si（100）表面沉积Ge时，Ge纳米点自然地形成在该表面上，从而减少弹性应变的积累并且使能量最小化。这种效果在本领域被称为史传斯基－克拉斯担诺夫（SK）生长模式。 
已经生长了高度为4nm至15nm并且宽度或直径为20nm至30nm的Ge纳米点。已经在SixGe1-x氧化物膜上生长了在4nm的尺寸范围内的Ge纳米点。还使用阳极氧化铝薄膜掩膜并且通过利用胶乳纳米球作为掩膜的Ge的沉积，展示了Si上的Ge纳米点。使用阳极氧化铝薄膜制备了在8nm的高度范围内的Ge纳米点。纳米球光刻法制备了在30nm的尺寸范围内的Ge点。虽然不如自组装方法那样具有吸引力，但是这些方法可以实现比自组装方法更好的对纳米点的空间和尺寸分布的控制。因此，最近出现了用于在Si上形成空间受限的小（高度大约为50nm或更小）的纳米点的技术。 
也展示了其它材料系统中的纳米点。例如，在SixGe1-x或应变Si上展示了自组织的铁硅化物纳米点。近来，在氧化的Si上生长了高度或直径为3nm那样小的硅化物纳米点。使用Si作为抗表面活性物质在Al0.15Ga0.85N上将高带隙材料GaN生长为2nm至3nm的点。类似地，在GaAs基板上生长了InAs纳米点。 
尽管材料生长得到了发展并且对纳米点形成有所了解，但纳米点的应用主要是针对其中纳米点是有源元件的电子和光电子器件。 
发明内容
在本发明的一个实施例中，提供了一种用于基板之间电子转移的器件结构。该器件结构包括彼此分开的第一基板和第二基板以及将第一基板和第二基板连接在一起的多个局部间隔物，并且该多个局部间隔物中的至少一个具有小于350nm的横向尺寸。第一基板与第二基板之间的亚微米间距被配置为提供第一基板和第二基板之间的载流子的隧穿。 
在本发明的一个实施例中，提供了一种用于基板之间光子转移的器件结构。该器件结构包括彼此分开的第一基板和第二基板以及将第一基板和第二基板连接在一起的多个局部间隔物，并且该多个局部间隔物中的至少一个具有小于350nm的横向尺寸。第一基板与第二基板之间的亚微米间距被配置为提供第一基板和第二基板之间的光子的隧穿。 
在本发明的一个实施例中，提供了一种用于基板之间热转移的器件结构。该器件结构包括彼此分开的第一基板和第二基板以及将第一基板和第二基板连接在一起的多个局部间隔物，并且该多个局部间隔物中的至少一个具有小于350nm的横向尺寸。第一基板与第二基板之间的亚微米间距被配置为提供第一基板和第二基板之间的热转移。 
在本发明的一个实施例中，提供了一种基板至基板的耦合结构。该耦合结构包括第一基板和与第一基板分开了亚微米距离的第二基板，该亚微米距离被配置为从第一基板和第二基板中的一个至另一个 耦合电载流子或热。该耦合结构包括将第一基板和第二基板连接在一起的多个自组装纳米点。该自组装纳米点是通过在第一基板上生长纳米点的材料而形成的。 
在本发明的一个实施例中，提供了一种用于在基板之间转移电子电荷的方法，包括：（1）向第一基板提供电荷载流子，第一基板通过具有小于350nm的横向尺寸的至少一个局部间隔物与第二基板分开；（2）跨过第一基板和第二基板之间的由至少一个局部间隔物形成的亚微米间隙，将电荷载流子从第一基板隧穿至第二基板。 
在本发明的一个实施例中，提供了一种用于在基板之间转移热的方法，包括：（1）向第一基板提供热，第一基板通过具有小于350nm的横向尺寸的至少一个局部间隔物与第二基板分开；（2）跨过第一基板和第二基板之间的由至少一个局部间隔物形成的亚微米间隙，将热从第一基板耦合至第二基板。 
应该明白，以上对本发明的概述以及以下的详细描述均是示例性的，而不是对本发明的限制。 
附图说明
结合附图参考以下的详细描述可以更好地理解本发明及其优点，并且由此可以更容易地获得对本发明及其伴随的很多优点的更加全面的理解。在附图中： 
图1是描述根据本发明的一个实施例的器件结构的示意图，该器件结构利用纳米点形成将两个基板彼此分开的间隙并且适合于基板之间的电子隧穿；
图2是类似于图1的描述根据本发明的一个实施例的器件结构的示意图，该器件结构利用Ge纳米点形成将p型Si基板与n型Si基板分开的间隙； 
图3是示出具有SAND构造的Si基板的俯视图的SEM显微图； 
图4是示出具有NSAND构造的Si基板的俯视图的SEM显微图； 
图5是描述根据本发明的一个实施例的器件结构的示意图解图， 该器件结构利用纳米点形成将两个基板彼此分开的间隙，其中，纳米点在两个基板中的一个基板的绝缘区域接合至该基板； 
图6是描述用于制造本发明的某些SAND和NSAND构造的方法的流程图； 
图7是描述根据本发明的一个实施例的器件结构的示意图解图，该器件结构利用纳米点将具有不同的热膨胀性能的基板机械地附接； 
图8是描述根据本发明的用于制冷和能量转换的热隧穿器件的示意图解图； 
图9是描述根据本发明的热光伏器件的示意图解图； 
图10是描述根据本发明的真空热电子发射器件的示意图解图； 
图11A是描述根据本发明的光子耦合器器件的示意图解图； 
图11B是描述根据本发明的另一个光子耦合器器件的示意图解图。 
具体实施方式
在本发明的一个实施例中，提供自组装和/或非自组装纳米点作为“局部间隔物”，以实现针对各种电子和能量转换应用的纳米间隙分离。现在参考附图，其中，贯穿多个附图，相同的附图标记指示相同的或对应的部分。在图1中，图1描述了根据本发明的一个实施例的器件结构2，该器件结构2利用纳米点4形成将基板8和10彼此分开的间隙6。间隙6（由纳米点的高度来确定）在本发明的一个实施例中在2nm至100nm的范围内以提供基板之间的载流子隧穿（例如，具有用于负电荷载流子的电子或用于正电荷载流子的空穴），并且在本发明的另一个实施例中在2nm至1000nm的范围内以促进基板之间的红外耦合和/或热转移。在针对载流子隧穿的一个更加具体的实施例中，使用了在1nm至50nm的范围内的间隙分离。在针对IR光子隧穿的一个更加具体的实施例中，使用了在1nm至1000nm的范围内的间隙分离。因此，通常，间隙分离可以在以下范围内：1nm至1000nm，1nm至500nm，1nm至300nm，1nm至200nm，1nm至100nm，1nm 至50nm，1nm至20nm，或1nm至10nm。 
在本发明的一个实施例中，纳米点4具有小于1000nm的横向尺寸。在本发明的另一个实施例中，纳米点4具有小于100nm的横向尺寸。在本发明的另一个实施例中，纳米点4具有小于10nm的横向尺寸。在本发明的另一个实施例中，纳米点4具有小于5nm的横向尺寸。因此，通常，横向尺寸可以在以下范围内：1nm至1000nm，1nm至500nm，1nm至300nm，1nm至200nm，1nm至100nm，1nm至50nm，1nm至20nm，或1nm至10nm。 
在本发明的一个实施例中，纳米点4可以是由本征高带隙材料形成的（例如，作为GaN纳米点），或者是通过来自量子限制的有效带隙的增长形成的（例如，如在Ge纳米点中那样）。相应地，相比于宏观的Ge，一个实施例中的纳米点可以是相对不良电导体。在本发明的一个实施例中，纳米点4可以是由形成在GaAs上的诸如InAs或InGasAs之类的III-V材料形成的。美国专利申请公开No.2007/0215857（其全部内容通过引用并入在此）描述了用于形成InGaAs纳米点的方法。另外，已知小尺寸的诸如Ge，Si，PbTe，Bi2Te3之类的材料具有低的导热性，尤其是在1nm至10nm的长度尺度内。因此，在本发的一个实施例中，针对以下讨论的各种器件应用，多个自组装和非自组装纳米点可以形成热和电绝缘间隔物。这些自组装和非自组装纳米点形成将两个基板分开的间隙，其中该间隙足够小以促进跨过该间隙的电子隧穿、空穴隧穿、红外耦合、和/或对流热转移，而不对各个基板施加与应变相关的缺陷，其中，这些与应变相关的缺陷通常与将两个基板或基板材料结合在一起或整体接合相关联。 
（在各种基板上通过自组装或表面活性物质辅助或通过掩膜形成的）纳米点4可以作为Ge纳米点被预形成在硅上，并且随后通过选择性反应离子蚀刻被修剪，以减小Ge纳米点的高度。在一个实施例中，使用光刻技术去除表面上的一定百分比的纳米点，以构建其中使用自组装和图案化来形成本发明的局部间隔物的混合结构。在本实施例中，在蚀刻去除初始形成在基板上的纳米点中的一些选择的纳米 点之后，在基板上还剩余一组纳米点。 
在一个实施例中，纳米点4可以具有例如从1nm至20nm的高度。在一个实施例中，纳米点4可以具有范围在20nm至30nm内的宽度。这些尺寸认为是说明性的，而不是对本发明进行限制的。在一个实施例中，可以通过外延过生长（epitaxially overgrow）薄氧化物（例如，厚度为1nm至2nm），然后使用光刻技术来去除Si上没有过生长的部分的区域，来形成Si（或Ge）的纳米点。美国专利No.6,730,531（其全部内容通过引用并入在此）描述了这种用于在比上述更厚的氧化物上过生长Si的方法。 
在本发明的一个实施例中，图1中的基板8和10分别是p型Si基板和n型Si基板。图2描述了根据本发明的一个实施例的器件结构12，该器件结构利用Ge纳米点14形成将基板18和基板20彼此分开的间隙16。在本实施例中，例如通过如下方式在基板18和20中形成PN结：从p型Si衬底18至n型Si衬底20进行电子隧穿，耗尽p型和n型基板18和20的某一区域，并且在p-i-n结构中形成本征层21。类似于传统的PN结形成，从n型基板至p型基板的电子的隧穿持续，直到自偏压阻止进一步的电子隧穿。 
图2所示出的结构可以具有很多应用，包括例如光电转换。在传统的单晶或多晶光电转换中，转换效率受到流过PN结的暗电流的限制。在传统的多晶Si太阳能电池中，多晶晶界增大了暗电流并且降低了光电效率。典型地，暗电流流动的势垒限于1.2eV的硅的电子带隙。然而，在图2所示出的构造中，纳米间隙对反向电流流动提供了额外的势垒，由此，预期该纳米间隙将提高光电转换效率。 
在本申请中，Ge纳米点（如果具有肉眼可见的尺寸）将跨过间隙“短”充电（“short”charge）。然而，如上所示，量子限制效应使Ge纳米点比整体（bulk）宏观的Ge更加电绝缘。此外，在本发明的一个实施例中，可以在某些温度处使Ge纳米点氧化，由此使得Ge纳米点更加绝缘，其中在低于该某些温度的温度下，Si表面将发生氧化。在某些情况下，可以使用诸如GaAs、GaN或其它间隔物材料之 类的更高带隙材料来替代Ge，从而进一步地减小暗电流。对于其中大的泄漏电流是一个重要问题的有机光电（photovoltaic）结，这样的减小暗电流的方法更加有利。 
此外，可以通过减少纳米点的密度和位置来控制“短路”效应。减小的密度减少一个基板与另一个基板“短路”的位置的数量。例如，在自组装纳米点（SAND）构造中，纳米点4的密度为大约1010cm-2。在其中纳米点的密度已经被减小的非自组装纳米点（NSAND）构造中，纳米点4的密度为大约108cm-2。因此，可以采用光刻图案化和蚀刻技术来减小纳米点4的密度，由此控制纳米点的空间和/或尺寸分布。在本发明的一个实施例中，可以将纳米点密度减小至104cm-2。 
图3是示出Si基板的俯视图的SEM显微图，Si基板上具有Ge纳米点的SAND构造。图4是示出具有NSAND构造的Si基板的俯视图的SEM显微图。图4的SEM显微图示出了在Si基板上的NSANDSi纳米结构，其中，这些纳米结构是通过电子束光刻图案化和高度各向异性Si蚀刻构建的。此处，各向异性蚀刻在不引起钻蚀（undercutting）的情况下实现Si的垂直蚀刻。图4的透视图使纳米点的外观看上去几乎与纳米棒一样。基本上，本发明包括可用作分隔相邻基板的结构的纳米点或纳米棒结构。此处，在NSAND构造中，分别通过电子束光刻技术或者诸如极端UV光刻技术的类似方法以及蚀刻程度来设置两个基板之间的间距以及局部间隔物的尺寸和密度。 
图5是描述根据本发明的一个实施例的器件结构22的示意图解图，该器件结构22利用纳米点4形成将基板8和基板10彼此分开的间隙，其中，纳米点4在该两个基板中的一个基板的绝缘区域14处接合至该基板。绝缘区域的使用取决于器件结构的应用。在上述光电转换应用中，绝缘区域将是有利的，但是，在某些光电应用中，形成于p型基板和n型基板中的耗尽区域自身就足以将暗电流限制至可接受的值，而无需使用绝缘区域14。进一步地，在一个实施例中，去除一定百分比的纳米点就足以将暗电流限制至可接受的值，而无需使用绝缘区域14。 
图6是描述用于制造图1和图5的SAND构造和NSAND构造的方法的流程图。虽然就Si基板和Ge纳米点进行了具体阐述，但是该技术也可应用于其它材料系统组合。在600，制备用于纳米点材料沉积（例如，Ge纳米点沉积）的第一基板（例如，Si基板8）。用于在Ge沉积之前清洁Si基板的表面的方法是已知的，其包括例如RCA处理和在还原或真空环境中的退火处理，以去除任何表面氧化物或表面终止。如果需要，还可以采用如化学机械抛光的平坦化步骤，以在纳米点材料沉积之前使第一基板平坦化。 
在610，在基板8和10的一个或另一个上沉积预定厚度的纳米点材料。由于Ge晶格常数和Si晶格常数之间的应力，Ge沉积在形成在Si表面上的Ge纳米点的“岛”中（即，Ge并非保形地沉积在Si表面而是优先地合并到其自身上）。上述在背景技术部分中描述的其它材料系统也可以在本发明的不同实施例中被使用，从而在基板8或基板10上形成纳米点4。 
在630，可选地，可以采用利用传统掩膜技术和材料的光刻图案化来去除一定百分比的纳米点。要去除的纳米点的百分比取决于应用。在某些应用中，超过99.999%的纳米点被去除以减少用于通过第一基板和第二基板之间的间隙的非有意的（热量或热）传导的通道。在其它应用中，仅10%或更少的纳米点被去除，例如，在热转移应用中，其中，用于热从第一基板耗散到第二基板的任何通道都是有益的。 
在640，制备第二基板以用于随后借助与纳米点的连接而结合至第一基板。如果第二基板与第一基板的材料相同，那么通常使用第一基板中的至少一些或类似工艺来清洁第二基板的表面。如果第二基板与第一基板的材料不同，那么通常使用适合于第二基板的工艺来清洁第二基板的表面。 
在640，在清洁处理之前或之后，可以使第二基板上被选择的区域氧化或氮化。例如，使用诸如氧化硅、氮化硅、或光致抗蚀剂材料之类的掩膜材料来覆盖第二基板的部分。然后，采用低能氧（或氮）离子轰击法或等离子体氧化（或硝化）辅助法，以在第二基板的暴露 于氧化处理的附近表面区域中形成氧化物（或氮化物）。然后，去除掩膜材料。 
在650，第二基板借助纳米点接合至第一基板。在650，采用已知的结合技术，例如，焊料共熔结合、超声波结合、氢键结合、范德瓦耳斯力辅助结合等等，将纳米点结合至第二基板。可以如图4所示施加焊料或共熔金属作为掩蔽处理的一部分构建NSAND结构，或者，通过采用诸如电子束蒸发的技术蒸发纳米级金属来施加焊料或共熔金属至SAND结构。注意，在后一方法中，SAND上的金属将被用于结合至啮合面，而其它区域上的金属保持不被使用或者稍后被蚀刻掉。
在上述过程中，纳米点的预定阵列或充填率（packing fraction）、纳米点的预定高度、纳米点的预定形状、纳米点中的预定材料、以及两个表面（例如，一个上面覆盖有纳米点间隔物，而另一个没有）之间的预定附接可以被用来实现范围在一个nm至上百个nm之间的预定间隙。 
在本发明的各个实施例中，在体材料的两个表面之间使用SAND和NSAND纳米间隙，形成跨过该纳米间隙的隧穿结，从而允许通过隧穿而跨间隙地电耦合但在结构上“隔离”的材料的唯一组合，并且从而避免了诸如应力和热失配之类的传统的异质结构问题以及由此导致的缺陷。根据本发明的这种纳米间隙异质结构在以下领域有所应用，诸如，制冷、能量转换、热兼容接口、显示器、接近式光刻、使用自由空间隧穿结构的有机PV材料上单个结和多个结太阳能电池、电子封装和纳米电子机械系统（随后将更详细地描述）。 
在本发明的另一个实施例中，自组装纳米点（SAND）和/或非自组装纳米点（NSAND）在电绝缘和热绝缘的结构中形成间隔物。在本实施例中，“绝缘”意味着，相比于与SAND和/或NSAND间隔物相同的材料的块体宏观材料，电和/或热的传导被显著减少。相应地，在诸如将导电性Cu热沉热接合至Si器件芯片的电子封装中可以使用这些间隔物。典型地，Si和Cu之间的热膨胀差太大，以至于就算是几百微米的Cu与体Si器件芯片之间的直接附接也会导致灾难性的热膨胀 系数CTE差，导致对Si器件芯片的破坏。 
在本发明的一个实施例中，纳米点被用于将通常情况下由于不同的热膨胀差而不易于接合的不同基板接合在一起。图7示出了接合至Cu基板78（例如，用作热沉）的体Si基板76（例如，包括可以包含在其中的IC芯片）的例子。该设计的间隙是通过在Cu基板78上图案化局部间隔物74（例如，纳米点）形成的。适合于本实施例（和其它实施例）的纳米点包括Sn、In、InSn、AgSn、Bi、Sb、等等。这些纳米点材料可以被用来在Cu表面上形成SAND或NSAND结构，并且同时在Si和Cu上形成低温Sn和Cu共熔体或某一金属。作为替代方式，通过在Si器件芯片上（例如，在器件IC或分立器件形成之前提供的Si器件芯片背面上）图案化上述Ge纳米点，并且然后将两个基板（例如，器件芯片和Cu热沉）接合在一起，可以提供受控间隙，其中，通过增强的IR耦合或者通过跨间隙的热传导，经由该受控间隙，在nm尺寸的间隙d中发生热传输。如图7所示，某些局部间隔物74可以被进一步电绝缘。在一个实施例中，所有的间隔物都可以是电绝缘的。在另一个实施例中，某些局部间隔物是导电性的，并且构成与Si基板76之间的电互联体的一部分。（由于纳米点的小尺寸和/或减小的密度，如在NSAND构造中那样）纳米点被预期为是顺从的，允许适应Cu材料的膨胀（或收缩），而不会将灾难性的热膨胀系数（CTE）失配应力转移至Si器件芯片。可以将每单位面积的纳米间隔物的密度或间隔物的充填率选择为足够高以在将CTE失配问题最小化的同时在Si和Cu之间传导热。 
在本发明的一个实施例中，纳米点被用来接合不同类型的有机半导体材料。由于在接合不同类型的有机材料时在界面处的缺陷态的形成，这些材料的直接形成一直以来都是失败的。在本实施例中，SAND和NSAND构造允许各材料的“体”类型性能，而不会导致在例如n型有机材料和p型有机材料之间的界面处的缺陷态的大量形成。 
在本发明的一个实施例中，自组装纳米点（SAND）和/或非自组装纳米点（NSAND）在用于制冷和能量转换的热隧穿器件中形成间隔 物。图8示出了根据本发明的一个实施例的热隧穿器件80，该热隧穿器件80受益于在此描述的局部间隔物（例如，SAND和NSAND间隔物）。在热隧穿器件中，根据本发明的一个实施例，在本发明的热隧穿制冷和能量转换设备中使用范围在1nm至10nm内的纳米间隙。携带热能的电子隧道跨过间距d，由此产生电势以驱动外部电负荷，而光子或热波不能进行隧穿。这个结果实现了利用热隧穿效应的有效的热至电的转换。 
在本发明的一个实施例中，电子波长（λe）>>d（间距）并且声子（phonon）波长（λph）<<d。如在图8的实施例中所示出的，热隧穿器件80具有到基板86和88的电接触82，该基板86和88被图8中说明性地示出作为纳米点的局部间隔物84分开。在一个实施例中，电绝缘体89被用来防止上部基板和下部基板的“短路”。在一个实施例中，该上部基板和下部基板是导电性半导体材料或金属基板。在一个实施例中，上部基板86接收将热从下部基板88（在施加外部电压下）运送至基板86的隧穿电子流，并且下部基板变冷，如同在制冷设备中那样。在另一个实施例中，基板86被暴露于热源。从上部基板86至热沉88的热能诱导电子的隧穿在上部基板与下部基板之间产生电压差。此处，上部基板和下部基板的两个端部充当制冷或能量转换器件中的电极。 
在本发明的另一个实施例中，自组装纳米点（SAND）和/或非自组装纳米点（NSAND）在热光伏器件中形成间隔物。在这些器件中，小的间隙间隔物允许来自热体的易消散的红外黑体辐射波跨过间隙光耦合至另一主体的p-n结的发射器表面。图9示出了根据本发明的一个实施例的热光伏器件90，该热光伏器件90受益于在此所述的局部间隔物（例如，SAND和/或NSAND间隔物）。基板96和98被图9中说明性地示出的作为纳米点的局部间隔物94分开。在一个实施例中，电绝缘体99被用来防止上部基板和下部基板的“短路”。在热光伏器件中，根据本发明的一个实施例，基板96中的黑体光子在基板98中隧穿并且构建p-n结中的电子空穴对。至基板98的顶部和背面的电 接触92收集光生伏打产生的电压和电流。在本发明的一个实施例中，作为基板98的一部分的P-N结可以在Si或Ge或GaxIn1-xAs结或GaxIn1-xAsyP1-y中，其中适当的掺杂限定p区域和n区域。这些p-n结可以在典型的基板上，诸如，Si、Ge或GaAS或InP。纳米尺度上的基板间距d实现了跨过大小为d的间隙的利用隧穿辅助光子的有效的热至电的转换。波长（λe）大于d或可与d相当的光子可以进行隧穿。 
按照这种方式，热光伏器件90潜在地在耦合从黑体发射的黑体谱之上的光子，黑体谱又由普朗克辐射定律规定。按照这种方式的光子的耦合利用耦合的消散模式来将热从上部基板96转移至下部基板98。因此，在本发明的一个实施例中，普朗克辐射和光子隧穿提高了利用SAND和NSAND间隔物的热光电转换效率。 
电绝缘体99的分隔和电隔离允许黑体发射器与p-n结单元的热隔离，从而实现两件事情。首先，如同由普朗克辐射定律所规定的，黑体仍然较热并且发射更多的光子。其次，p-n结仍然较冷，并且当p-n结的泄漏电流随着温度指数增加时，保持该p-n结的泄漏电流低。泄漏电流的减少导致热光伏电池的更高的开路电压、填充因子和转换效率。 
在本发明的另一个实施例中，自组装纳米点（SAND）和/或非自组装纳米点（NSAND）形成用于间隙的间隔物，以将来自一个主体的热源的热耦合至热电子发射体器件的热侧，由此最小化诱导的机械应力。图10示出了根据本发明的一个实施例的热电子发射体器件100，该热电子发射体器件100受益于在此描述的局部间隔物（例如，SAND和NSAND间隔物）。基板106和基板108被图10说明性地示出的作为纳米点的局部间隔物104分开。在一个实施例中，电绝缘体109被用于防止上部基板和下部基板的“短路”。在热电子发射体器件中，根据本发明的一个实施例，使用上部基板106中的热能作为用于热电子发射的能量的来源，通过热电子过程将电子发射至上部基板106和下部基板108之间的抽空的间隔d。在本发明的一个实施例中，在上部 基板106的间隙侧上设置电子发射器增强105结构（例如，诸如铯金属层的低功函数层或诸如圆锥形蚀刻的结构的尖端结构）。由SAND或NSAND结构完成的热电子收集器（即，下部基板）至发射器的闭合，通过潜在地降低空间电荷效应并导致发射器和收集器之间的更高的电场，实现了高热电子功率转换效率。该增强的电场导致场增强热电子或肖特基发射。 
在本发明的一个实施例中，下述条件对增强的电场发射也是有帮助的，即，电子波长（λe）>>d并且声子波长（λp）<<d，由此阻止声子从热的发射器行进至冷的收集器。因此，在本发明的一个实施例中，发射器的热能被更加有效地用于使电子被发射并且创造外部电功率，而不是利用声子通过热传导进行耗散。在本发明的另一个实施例中，自组装纳米点（SAND）和非自组装纳米点（NSAND）针对热电子发射器在图10的器件中形成间隔物，用于场发射显示以及热电能转换。 
图11A和11B是描述本发明的用于基板之间的光子转移的器件的示意图解图。图11A和11B中的光子转移器件110受益于在此描述的局部间隔物（例如，SAND和NSAND间隔物）。基板116和118被图11中说明性地示出的作为纳米点的局部间隔物114分开。光子转移器件包括第一基板116和第二基板118，该第一基板116和第二基板118彼此分开了距离d。多个局部间隔物将第一基板和第二基板连接在一起。在一个实施例中，电绝缘体119被用于防止上部基板和下部基板的“短路”。第一基板和第二基板之间的亚微米间距被配置为提供第一基板和第二基板之间的光子（其波长相当于或大于间隔物）的隧穿。如图11所示，下部基板118是包括例如由电接触112驱动的激光发射器或发光二极管的有源基板。适当波长λp>>d的光被耦合至上部基板116，并且在此之后可以从上部基板116转发。相应地，在图11A的器件中，基板116包括耦合远离基板116以及光子转移器件110的光子的光子耦合器120（例如，抗反射膜或光纤附件）。在图11A的器件中，基板118包括产生光子的诸如激光或发光器件（LED）之类的光子产生器，并且第一基板和第二基板之间的间距被配置为在第 一基板和第二基板之间隧穿光子。 
在图11B所示的另一个实施例中，诸如基板118的一个基板包括类似LED122的光子发射器，并且例如，另一个基板116包括诸如波导或光检测器之类的光子接收器124。在集成光学电路和复杂光学电路或光学通信，或者甚至在光学计算机中，上述通过SAND或NSAND结构促成的基板116和118的接近将是有用的。虽然在图11B中示出了光子被耦合至上部基板，但是上部基板和下部基板的区域可以包含光子发射器或波导部分或光检测器，使得光通信是双向的。 
按照上述教导，本发明的各种修改的变型是可能的。因此，应该明白，在所附权利要求的范围内，可以按照不同于在此详细描述的方式来实现本发明。 

Claims (31)

1.一种电子转移器件结构，包括：
彼此分开的第一基板和第二基板；
将所述第一基板和所述第二基板连接在一起的多个局部间隔物；
所述局部间隔物中的至少一个具有小于350nm的横向尺寸；以及
所述第一基板和所述第二基板之间的亚微米间距被配置为在所述第一基板和所述第二基板之间隧穿载流子。
2.根据权利要求1的器件，其中，所述多个局部间隔物包括形成在所述第一基板或所述第二基板的表面上的多个自组装纳米点。
3.根据权利要求2的器件，其中，所述自组装纳米点具有范围在1nm至50nm内的横向尺寸或高度尺寸。
4.根据权利要求1的器件，其中，所述多个局部间隔物包括在所述第一基板或所述第二基板的表面上形成并且图案化的纳米点的组装结构，并且
所述纳米点具有范围在1nm至50nm的横向尺寸或高度尺寸。
5.根据权利要求2的器件，其中，所述纳米点具有小于1010纳米点/cm-2的密度。
6.根据权利要求2的器件，其中，所述纳米点具有小于108纳米点/cm-2的密度。
7.根据权利要求2的器件，其中，所述纳米点包括形成在所述第一基板或所述第二基板上的Ge、GaN、InAs、InGasAs、Si、铁硅化物、Sn、In、InSn、AgSn、Bi和Sb纳米点中的至少一种。
8.根据权利要求1的器件，其中，所述第一基板和所述第二基板中的至少一个包括有机半导体基板。
9.根据权利要求1的器件，进一步包括：
设置在所述第一基板和所述第二基板中的至少一个上的与所述局部间隔物毗邻的位置的电绝缘体。
10.根据权利要求1的器件，其中，所述第一基板和所述第二基板中的至少一个包括用于集成电路器件封装、热沉器件、热光伏器件、热电子器件和热隧穿器件中的至少一种的材料。
11.一种热转移器件结构，包括：
彼此分开的第一基板和第二基板；
将所述第一基板和所述第二基板连接在一起的多个局部间隔物；
所述局部间隔物中的至少一个具有小于350nm的横向尺寸；以及
所述第一基板和所述第二基板之间的亚微米间距被配置为在所述第一基板和所述第二基板之间提供热转移。
12.根据权利要求11的器件，其中，所述局部间隔物包括形成在所述第一基板或所述第二基板的表面上的多个纳米点。
13.根据权利要求12的器件，其中，所述自组装纳米点具有范围在1nm至50nm内的横向尺寸或高度尺寸。
14.根据权利要求11的器件，其中，所述多个局部间隔物包括在所述第一基板或所述第二基板的表面上形成并且图案化的纳米点的组装结构，并且
所述纳米点具有范围在1nm至50nm的横向尺寸或高度尺寸。
15.根据权利要求12的器件，其中，所述纳米点具有小于1010纳米点/cm-2的密度。
16.根据权利要求12的器件，其中，所述纳米点具有小于108纳米点/cm-2的密度。
17.根据权利要求12的器件，其中，所述纳米点包括形成在所述第一基板或所述第二基板上的Ge、GaN、InAs、InGasAs、Si、铁硅化物、Sn、In、InSn、AgSn、Bi、和Sb纳米点中的至少一种。
18.根据权利要求11的器件，其中，所述第一基板和所述第二基板中的至少一个包括有机半导体基板。
19.根据权利要求11的器件，进一步包括：
设置在所述第一基板和所述第二基板中的至少一个上的与所述局部间隔物毗邻的位置的电绝缘体。
20.根据权利要求11的器件，其中，所述第一基板和所述第二基板中的至少一个包括用于集成电路器件封装、热沉器件、热光伏器件、热电子器件和热隧穿器件中的至少一种的材料。
21.一种集成电路器件封装，包括：
彼此分开的第一基板和第二基板；
将所述第一基板和所述第二基板连接在一起的多个局部间隔物；
所述局部间隔物中的至少一个具有小于350nm的横向尺寸；以及
所述第一基板包括集成电路，以及
所述第一基板和所述第二基板之间的亚微米间距被配置为在所述第一基板和所述第二基板之间提供热转移，从而冷却所述第一基板的集成电路。
22.根据权利要求21的封装，其中，所述第一基板包括半导体基板，并且所述第二基板包括热沉。
23.根据权利要求22的封装，其中，所述热沉包括铜热沉。
24.一种热光伏器件，包括：
彼此分开的第一基板和第二基板；
将所述第一基板和所述第二基板连接在一起的多个局部间隔物；
所述局部间隔物中的至少一个具有小于350nm的横向尺寸；以及
所述第一基板和所述第二基板之间的亚微米间距被配置为在所述第一基板和所述第二基板之间提供辐射转移；
所述第一基板包括p-n结；并且
所述第二基板包括辐射p-n结的辐射体。
25.一种热电子发射器件，包括：
彼此分开的第一基板和第二基板；
将所述第一基板和所述第二基板连接在一起的多个局部间隔物；
所述局部间隔物中的至少一个具有小于350nm的横向尺寸；以及
所述第一基板包括设置在所述第一基板的与所述第二基板相邻的一侧上的热电子发射器；
设置在所述第二基板的与所述第一基板相邻的一侧上的收集器，以及
所述第一基板和所述第二基板之间的亚微米间距被配置为在所述热电子发射器和所述收集器之间提供电子隧穿。
26.一种热隧穿器件，包括：
彼此分开的第一基板和第二基板；
将所述第一基板和所述第二基板连接在一起的多个局部间隔物；
所述局部间隔物中的至少一个具有小于350nm的横向尺寸；以及
所述第一基板和所述第二基板之间的亚微米间距，所述亚微米间距被设定成在所述第一基板和所述第二基板之间提供电子隧穿；以及
所述第一基板包括电子隧穿受体；以及
所述第二基板包括电子隧穿供体。
27.一种光子转移器件，包括：
彼此分开的第一基板和第二基板；
将所述第一基板和所述第二基板连接在一起的多个局部间隔物；
所述局部间隔物中的至少一个具有小于350nm的横向尺寸；以及
所述第一基板包括耦合远离所述第一基板的光子的光子耦合器；
所述第二基板包括生成所述光子的光子生成器；以及
所述第一基板和所述第二基板之间的亚微米间距被配置为在所述第一基板和所述第二基板之间隧穿所述光子，其中所被隧穿的光子的波长相当于或大于所述间距。
28.一种基板至基板耦合结构，包括：
第一基板以及与所述第一基板分开了亚微米距离的第二基板，所述亚微米距离被配置为将电载流子或热从所述第一基板和所述第二基板中的一个耦合至另一个；
将所述第一基板和所述第二基板连接在一起的多个自组装纳米点；以及
通过在所述第一基板上生长纳米点的材料而形成所述纳米点。
29.根据权利要求28的结构，其中，所述多个自组装纳米点包括在蚀刻去除初始形成在所述第一基板上的纳米点中的所选择的一些纳米点之后残留在所述第一基板上的一组纳米点。
30.一种电荷转移方法，包括：
提供电荷载流子至第一基板，所述第一基板通过具有小于350nm的横向尺寸的至少一个局部间隔物与第二基板分开；以及
跨过所述第一基板和所述第二基板之间的由所述至少一个局部间隔物形成的亚微米间隙，将所述电荷载流子从所述第一基板隧穿至所述第二基板。
31.一种用于在基板之间转移热的方法，包括：
提供热至第一基板，所述第一基板通过具有小于350nm的横向尺寸的至少一个局部间隔物与第二基板分开；以及
跨过所述第一基板和所述第二基板之间的由所述至少一个局部间隔物形成的亚微米间隙，将所述热从所述第一基板耦合至所述第二基板。
CN2010800637024A 2010-02-12 2010-10-01 为能量转移构建间隔物的自组装纳米点（sand）和非自组装纳米点（nsand）器件结构 Pending CN102859694A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US30438210P 2010-02-12 2010-02-12
US61/304,382 2010-02-12
PCT/US2010/051108 WO2011100000A1 (en) 2010-02-12 2010-10-01 Self assembled nano dots (sand) and non-self assembled nano-dots (nsand) structures to create spacers for energy transfer.

Publications (1)

Publication Number Publication Date
CN102859694A true CN102859694A (zh) 2013-01-02

Family

ID=44368034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800637024A Pending CN102859694A (zh) 2010-02-12 2010-10-01 为能量转移构建间隔物的自组装纳米点（sand）和非自组装纳米点（nsand）器件结构

Country Status (4)

Country Link
US (1) US20110198570A1 (zh)
JP (1) JP2013520008A (zh)
CN (1) CN102859694A (zh)
WO (1) WO2011100000A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107005026A (zh) * 2014-12-12 2017-08-01 日本电气株式会社 波长可变激光设备
CN107256910A (zh) * 2017-05-17 2017-10-17 厦门科锐捷半导体科技有限公司 纵向PiN Ge发光二极管

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9119327B2 (en) * 2010-10-26 2015-08-25 Tdk-Lambda Corporation Thermal management system and method
US10544999B2 (en) * 2012-10-16 2020-01-28 The Board Of Trustees Of The Leland Stanford Junior University Thermal extraction using radiation
JP6024598B2 (ja) * 2013-05-31 2016-11-16 株式会社デンソー 熱電子発電素子

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129931A1 (en) * 2001-02-28 2004-07-08 Asryan Levon V. Semiconductor laser with reduced temperature sensitivity
US20070102809A1 (en) * 2003-06-25 2007-05-10 Dubin Valery M Methods of fabricating a composite carbon nanotube thermal interface device
US20090014842A1 (en) * 2004-09-24 2009-01-15 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
CN101375425A (zh) * 2005-12-16 2009-02-25 普林斯顿大学理事会 具有隧穿势垒嵌在有机基质中的量子点的中能带光敏器件
WO2009077557A1 (en) * 2007-12-17 2009-06-25 Stichting Imec Nederland Gas sensing device
US20090205695A1 (en) * 2008-02-15 2009-08-20 Tempronics, Inc. Energy Conversion Device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411007B1 (en) * 1998-02-26 2002-06-25 Sandia Corporation Chemical vapor deposition techniques and related methods for manufacturing microminiature thermionic converters
US7019333B1 (en) * 1999-11-16 2006-03-28 Kabushiki Kaisha Toshiba Photon source
JP3671875B2 (ja) * 2001-06-29 2005-07-13 松下電工株式会社 電界放射型電子源
JP5023419B2 (ja) * 2001-07-10 2012-09-12 日本電気株式会社 半導体量子ドット・デバイス
US6703661B2 (en) * 2001-12-27 2004-03-09 Ching-Yuan Wu Contactless NOR-type memory array and its fabrication methods
JP2004193226A (ja) * 2002-12-09 2004-07-08 Nec Electronics Corp 不揮発性半導体記憶装置およびその製造方法
JP3709486B2 (ja) * 2003-06-12 2005-10-26 松下電器産業株式会社 半導体素子及びその製造方法
JP2005150230A (ja) * 2003-11-12 2005-06-09 Sharp Corp 電子ヒートポンプ装置、電子機器および電子ヒートポンプ装置の製造方法
US9018515B2 (en) * 2004-01-20 2015-04-28 Cyrium Technologies Incorporated Solar cell with epitaxially grown quantum dot material
KR100668301B1 (ko) * 2004-07-16 2007-01-12 삼성전자주식회사 실리콘 산화물 상에 형성된 나노 도트 구조체 및 그 제조방법
US20090168826A1 (en) * 2004-07-28 2009-07-02 Nlight Photonics Corporation Semiconductor lasers utilizing optimized n-side and p-side junctions
JP4965835B2 (ja) * 2005-03-25 2012-07-04 キヤノン株式会社 構造体、その製造方法、及び該構造体を用いたデバイス
TWI296416B (en) * 2006-01-17 2008-05-01 Itc Inc Ltd Field emission organic light emitting diode
US20080073743A1 (en) * 2006-02-17 2008-03-27 Lockheed Martin Corporation Templated growth of semiconductor nanostructures, related devices and methods
US20070223940A1 (en) * 2006-03-23 2007-09-27 Smolyaninov Igor I Plasmonic systems and devices utilizing surface plasmon polaritons
US7368347B2 (en) * 2006-10-03 2008-05-06 Spansion Llc Dual bit flash memory devices and methods for fabricating the same
WO2008063657A2 (en) * 2006-11-21 2008-05-29 Qd Vision, Inc. Light emitting devices and displays with improved performance
KR20090044577A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 비휘발성 반도체 소자 및 그 제조 방법
US9153594B2 (en) * 2008-01-09 2015-10-06 Faquir C. Jain Nonvolatile memory and three-state FETs using cladded quantum dot gate structure
US20100031990A1 (en) * 2008-08-01 2010-02-11 University Of Kentucky Research Foundation Cascaded Photovoltaic and Thermophotovoltaic Energy Conversion Apparatus with Near-Field Radiation Transfer Enhancement at Nanoscale Gaps
WO2010085356A2 (en) * 2009-01-23 2010-07-29 The Board Of Trustees Of The Leland Stanford Junior University Modifying catalytic behavior of nanocrystals

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129931A1 (en) * 2001-02-28 2004-07-08 Asryan Levon V. Semiconductor laser with reduced temperature sensitivity
US20070102809A1 (en) * 2003-06-25 2007-05-10 Dubin Valery M Methods of fabricating a composite carbon nanotube thermal interface device
US20090014842A1 (en) * 2004-09-24 2009-01-15 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
CN101375425A (zh) * 2005-12-16 2009-02-25 普林斯顿大学理事会 具有隧穿势垒嵌在有机基质中的量子点的中能带光敏器件
WO2009077557A1 (en) * 2007-12-17 2009-06-25 Stichting Imec Nederland Gas sensing device
US20090205695A1 (en) * 2008-02-15 2009-08-20 Tempronics, Inc. Energy Conversion Device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107005026A (zh) * 2014-12-12 2017-08-01 日本电气株式会社 波长可变激光设备
CN107256910A (zh) * 2017-05-17 2017-10-17 厦门科锐捷半导体科技有限公司 纵向PiN Ge发光二极管

Also Published As

Publication number Publication date
US20110198570A1 (en) 2011-08-18
WO2011100000A1 (en) 2011-08-18
JP2013520008A (ja) 2013-05-30

Similar Documents

Publication Publication Date Title
US10128394B2 (en) Nanowire-based solar cell structure
US9601659B2 (en) LED structures for reduced non-radiative sidewall recombination
TWI413262B (zh) 二極體
US9419031B1 (en) Semiconductor and optoelectronic devices
EP2343742B1 (en) Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
CN102446706B (zh) 具有石墨芯的复合晶片及其制造方法
JP3056467B2 (ja) 半導体装置製造用基板、その製造方法、及び、光電変換装置、その製造方法
US6236060B1 (en) Light emitting structures in back-end of line silicon technology
US20120094414A1 (en) Novel semiconductor and optoelectronic devices
CN102770962B (zh) 高效率纳米结构光伏器件的制造
CN104685637A (zh) 太阳能电池
CN102859694A (zh) 为能量转移构建间隔物的自组装纳米点（sand）和非自组装纳米点（nsand）器件结构
WO2020195954A1 (ja) アバランシェフォトダイオードおよびその製造方法
Chen et al. GaSb MSM photodetectors on Si waveguides by rapid melt growth method
US11362137B2 (en) Optoelectronic device comprising a matrix of three-dimensional diodes
US9530920B2 (en) Photoelectric conversion device
US20110284046A1 (en) Semiconductor heterostructure thermoelectric device
US11749773B2 (en) Avalanche photodiode and method for manufacturing same
KR102499055B1 (ko) 반도체 ｐｎ 접합구조와 직결된 터널링 양자우물 구조의 태양전지
US20200203400A1 (en) Process for fabricating a plurality of diodes from a readout substrate
Linden Infrared illuminators of gallium arsenide with high efficiency
CN117378053A (zh) 光电器件及用于制造光电器件的方法
Huffaker et al. Interfacial misfit dislocation arrays
CN109273570A (zh) 一种基于kbbf族晶体的深紫外二极管器件
TW201403866A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130102