CN102856320A - 一种tft阵列基板及显示器 - Google Patents

Abstract

本发明公开了一种薄膜晶体管TFT阵列基板及显示器，所述TFT阵列基板上包括多条横纵交叉的栅线和数据线，以及多个像素单元，所述像素单元包括多个子像素单元，所述子像素单元是由所述横纵交叉的栅线和数据线围设成的，每个所述子像素单元包括TFT和像素电极，针对共用同一根数据线的两列像素单元，任一像素单元内，两两子像素单元使用的栅线不同，且任意两个像素单元内，两两子像素单元使用的栅线不同。由于同一像素单元内的各子像素单元共用一根数据线，且相邻列的子像素单元共用一根数据线，因此，在实现相同分辨率的像素阵列时，所述TFT阵列基板使用的数据线的条数较少，进而降低了制作源极驱动电路工艺的复杂度，同时节约了成本。

Description

一种TFT阵列基板及显示器

技术领域

本发明涉及显示技术领域，尤其涉及一种薄膜场效应晶体管(Thin FilmTransistor，TFT)阵列基板及显示器。

背景技术

TFT液晶显示器(TFT-Liquid Crystal Display，TFT-LCD)是利用设置在液晶层上电场强度的变化，改变液晶分子的旋转程度，从而控制透光的强弱来显示图像的。通常的，液晶显示面板包括用于对盒成型的彩膜基板和TFT阵列基板以及由这两块基板组成的盒中填充的液晶分子。所述TFT阵列基板上形成有纵横交叉的数据线和栅线，数据线和栅线围设成矩阵形式排列的子像素单元，每个R子像素单元、G子像素单元和B子像素单元构成一个像素单元，每个子像素单元包括TFT开关，其中：所述TFT开关包括栅极、源极、漏极和半导体有源层，TFT开关的栅极与栅线相连，源极与数据线相连，漏极与子像素单元中的像素电极相连。

如图1所示，为现有的使用单栅线（Normal Gate）技术的TFT阵列基板结构示意图（图1中以分辨率为2*6为例），水平排列的线是栅线，如G1、G2…G6，垂直排列的线是数据线，如D1、D2…D6。与栅线和数据线相连的是TFT开关，其中，与TFT开关的漏极相连的是像素电极，由于像素电极所在的子像素单元可实现的颜色（红R、绿G、蓝B）不同，故在所述像素电极上标明了其所在的子像素单元所能实现的颜色，例如，若在像素电极上标R，则可知该像素电极所在的子像素单元为R子像素单元。TFT阵列基板中，R子像素单元、B子像素单元、G子像素单元沿着数据线条数增加的方向依次循环排列，每一列子像素单元共用一根数据线，每一行子像素单元共用一根栅线，并且构成每一个像素单元的三个子像素单元共用一根栅线，构成每一个像素单元的三个子像素单元使用各不相同的数据线，例如，图1中的像素单元1（虚线框中所示部分）中的3个子像素单元共用栅线G1，实现红颜色的子像素单元使用数据线D1、实现绿颜色的子像素单元使用数据线D2，实现蓝颜色的子像素单元使用数据线D3。此时，使用图1所示的TFT阵列基板结构，若要实现显示分辨率为1366*768的像素，则需要使用数据线的条数为1366*3=4098。在假设每个用于驱动TFT的源极的源集成电路（Source IC）能连接683条数据线时，则需要6个Source IC来实现对该4098条数据线的输出电压值进行控制，然而，上述使用4098条数据线及使用6个source IC造成制作源极驱动电路的工艺复杂度较高，不易实现。

为了减少数据线的条数及source IC的使用个数，降低制作源极驱动电路的工艺复杂度，现有技术提出了双栅线（Dual Gate）技术和三栅线（Triple Gate）技术，分别如图2（图2中以分辨率为2*6为例）和图3（图3中以分辨率为2*6为例）所示。

在图2所示的TFT阵列基板中，R子像素单元、B子像素单元、G子像素单元沿着数据线条数增加的方向依次循环排列，相邻两列的子像素单元素共用一根数据线，构成像素单元的各子像素单元使用不均相同的数据线，以及使用不均相同的栅线，例如，对于图2中所示的P代表的像素单元（虚线框中），实现红颜色的子像素单元和实现蓝颜色的子像素单元均使用栅线G1、实现绿颜色的子像素单元使用栅线G2。此时，使用图2所示的TFT阵列基板结构，若要实现显示分辨率为1366*768的像素，则需要使用数据线的条数为1366*1.5=2049。在假设每个用于驱动TFT的源极的源集成电路（Source IC）能连接683条数据线时，需要3个Source IC来实现对该2049条数据线的输出电压值进行控制。

在图3所示的TFT阵列基板中，R子像素单元、B子像素单元、G子像素单元沿着栅线条数增加的方向依次循环排列，任一像素单元中的3个子像素单元使用均不相同的栅线，构成任一像素单元的3个子像素单元共用一根数据线。例如，对于图3中所示的P代表像素单元（虚线框中），实现红颜色的子像素单元使用栅线G1、实现绿颜色的子像素单元使用栅线G2、实现蓝颜色的子像素单元使用栅线G3、所述像素单元中的各子像素单元使用相同的数据线D1。此时，使用图3所示的TFT阵列基板结构，若要实现显示分别率为1366*768的像素，则需要使用数据线的条数为1366*1=1366。在假设每个用于驱动TFT的源极的源集成电路（Source IC）能连接683条数据线时，则需要2个SourceIC来实现对该1366条数据线的输出电压值进行控制。

利用上述Dual Gate技术和Triple Gate技术尽管相对于上述Normal Gate技术在实现显示相同分辨率的像素时，使用数据线的条数及source IC的个数减少了，然而，在追求液晶显示器的高分辨率的情况下，使用上述Dual Gate技术和Triple Gate技术制作高分辨率的液晶显示器中的阵列基板仍存在使用条数据线条数及source IC的数量较多的问题，使得制作源极驱动电路的工艺复杂度较高，不易实现。

发明内容

本发明实施例提供了一种阵列基板及显示器，以解决现有技术中的阵列基板存在的使用数据线条数较多而导致的制作源极驱动电路的工艺复杂度较高，不易实现的问题。

一种TFT阵列基板，所述TFT阵列基板上包括多条横纵交叉的栅线和数据线，以及多个像素单元，所述像素单元包括多个子像素单元，所述子像素单元是由所述横纵交叉的栅线和数据线围设成的，每个所述子像素单元包括TFT和像素电极；

针对共用同一根数据线的两列像素单元，任一像素单元内，两两子像素单元使用的栅线不同，且任意两个像素单元内，两两子像素单元使用的栅线不同，所述两列像素单元中的任意一列像素单元包含至少一个像素单元。

所述像素单元包括R子像素单元、G子像素单元和B子像素单元，使用相同栅线的两个R子像素单元位于同一行，使用相同栅线的两个G子像素单元位于同一行，使用相同栅线的两个B子像素单元位于同一行。

一种显示器，所述显示器包括上述TFT阵列基板。

本发明实施例中，由于同一像素单元的各子像素单元共用一根数据线，且相邻列的子像素单元共用一根数据线，使得TFT阵列基板在实现显示相同分辨率的像素时，使用的数据线的条数较少，相应的，Source IC的使用数量也随之减少，因此，降低了制作源极驱动电路的工艺复杂度。

附图说明

图1背景技术中使用Normal Gate技术的TFT阵列基板结构示意图；

图2背景技术中使用Dual Gate技术的TFT阵列基板结构示意图；

图3为背景技术中使用Triple Gate技术的TFT阵列基板结构示意图；

图4为本发明实施例一提供TFT阵列基板的结构示意图；

图5为本发明实施例一提供TFT阵列基板的结构示意图；

图6为本发明实施例一提供TFT阵列基板的结构示意图；

图7为本发明实施例一提供TFT阵列基板的结构示意图。

具体实施方式

下面结合附图对本发明实施例提供的技术方案进行描述。

实施例一

如图4所示，为本发明实施例一提供的TFT阵列基板结构示意图。TFT阵列基板400上形成有横纵交叉的栅线40（图4中对不同的栅线用G1、G2.....G2n（n=1、2、3、......）进行区分）和数据线41（图4中对不同的数据线用D1、D2.....Dm（m=1、2、3、......）进行区分），所述栅线40和数据线41围设成子像素单元42（图4中以一个斜划线构成的区域进行来示意，其他子像素单元类似），每个像素单元43包括：R子像素单元42、G子像素单元42和B子像素单元42，每个所述子像素单元42包括TFT 421和像素电极422，由于像素电极422所在的子像素单元可实现的颜色（红R、绿G、蓝B）不同，故在所述像素电极上标明了其所在的子像素单元所能实现的颜色，例如，若在像素电极上标G，则可知该像素电极所在的子像素单元为G子像素单元。其中：所述TFT包括栅极、源极、漏极和半导体有源层，栅极与栅线相连，源极与数据线相连，漏极与子像素单元的像素电极相连。R子像素单元、B子像素单元、G子像素单元沿着栅线条数增加的方向依次循环排列，任一像素单元中的3个子像素单元使用均不相同的栅线，构成任一像素单元的3个子像素单元共用一根数据线。即每一所述像素单元中，其子像素单元的像素电极分别通过一个薄膜晶体管连接在同一条数据线，并分别连接在不同的栅线上。

在图4所示的TFT阵列基板的结构中，针对共用同一根数据线的两列像素单元，任一像素单元内，两两子像素单元使用的栅线不同，且任意两个像素单元内，两两子像素单元使用的栅线不同，所述两列像素单元中的任意一列像素单元包含至少一个像素单元。

当然，本发明实施例的方案不限于图4中包含R子像素单元、G子像素单元和B子像素单元构成的像素单元，也可以针对包含R子像素单元、G子像素单元、B子像素单元和白色W子像素单元构成的像素单元，以及针对包含R子像素单元、G子像素单元、B子像素单元和黄色Y子像素单元构成的像素单元。

针对图4，上述表述也就是说，相邻两列（这里定义C2m-1和C2m为相邻两列，C2m和C2m+1不为相邻两列）的像素单元共用一根数据线，任一像素单元中的三个子像素单元共用同一根数据线。由于子像素单元及每一像素单元中的各子像素单元最大限度的共用了同一根数据线，因此，利用图4所示的TFT阵列基板的结构在实现显示相同的分辨率M*N（M、N均为大于0的正整数）的像素时，使用的数据线的条数较少。

具体的，所述TFT阵列基板根据像素子单元所使用的栅线可以但不限于以下两种结构：

第一种结构：

奇数列的子像素单元使用偶数栅线，偶数列的子像素单元使用奇数栅线。

如图4中所示的，奇数列C1、C3中的子像素单元使用的栅线为G2、G4、G6.....G2n。

第二种结构：

奇数列的子像素单元使用奇数栅线，偶数列的子像素单元使用偶数栅线。

需要说明的是，上述TFT阵列基板，并未对R子像素单元、G子像素单元、B子像素单元在TFT阵列基板中的排列顺序进行限定。在本发明实施例一中，只要满足上述对TFT阵列基板的限定的TFT阵列基板均可，图5及图6中给出了满足上述对TFT阵列基板的限定的TFT阵列基板结构示意图。

为了方便对所述TFT阵列基板中各子像素单元实现的颜色进行控制，较佳的，针对共用第一数据线的两列像素单元和共用第二数据线的两列像素单元，共用第一数据线的两列像素单元中的一个像素单元中各子像素单元使用的栅线，与共用第二数据线的两列像素单元中的一个像素单元中各子像素单元使用的栅线相同。

针对图5所示的TFT阵列基板结构(图5中P表示像素单元)，所述第一数据线可以是数据线D2，所述第二数据线可以是数据线D1，共用数据线D1的为C1列和C2列像素单元，共用数据线D2的为C3列和C4列像素单元；其中共用数据线D1中的一个像素单元的中的各子像素单元分别位于（R1，C1）、（R2，C1）、（R3，C2）的R子像素单元、G子像素单元和B子像素单元，与共用数据线D2中的一个像素单元的中的各子像素单元分别位于（R1，C3）、（R2，C3）、（R3，C3）的B子像素单元、R子像素单元和G子像素单元，使用的三条栅线相同，为栅线G2、G4、G6。

为了便于对子像素单元实现的颜色进行更好的控制，较佳的，当所述像素单元由一个R子像素单元、一个G子像素单元和一个B子像素单元构成时，使用相同栅线的两个R子像素单元位于同一行，使用相同栅线的两个G子像素单元位于同一行，使用相同栅线的两个B子像素单元位于同一行。

如图6所示的TFT阵列基板结构示意图(图6中P表示像素单元)，共用第一数据线D2的C3列的像素单元中的R子像素单元与共用第二数据线D1的C1列中的R子像素单元均位于同一行，如R1行、R4行、R7行等；共用第一数据线D2的C3列的像素单元中的G子像素单元与共用第二数据线D1的C1列中的G子像素单元均位于同一行，如R2行、R5行、R8行等；共用第一数据线D2的C3列的像素单元中的B子像素单元与共用第二数据线D1的C1列中的B子像素单元均位于同一行，如R3行、R6行、R9行等。

上述TFT阵列基板中的栅线被驱动时，TFT开关打开，对应的数据线送入子像素单元电压信号，并将其加在至像素电极，像素电极在TFT开关打开的时间内进行充电，当TFT开关关闭时，像素电极的电压将维持到该栅极线再次被驱动。考虑到本发明中，一个像素单元内有6条栅线，为了在一定时间内完成对所有栅线的驱动，每条栅线被驱动的时间将会变短，TFT开关打开的时间也相应较短，进而可能导致像素电容的充电时间较短，其电压不能维持到该栅线再次被驱动，进而导致显示器的显示效果不佳，较佳的，为了保证显示器的具有较好的显示效果，本发明中的TFT阵列基板可以采用以下方案的任意一种或它们的任意组合：

方案一：

将阵列基板中任一所述栅线与两个栅极驱动相连。每根栅线的一端连接一个栅极驱动，另一端连接另一个栅极驱动。由于任一所述栅线与两个栅极驱动相连，在同一时刻，该栅线接收来自两个栅极驱动的扫描信号，因此，与该TFT开关的漏极相连的像素电容可以在较短的时间内充满电，进而能保证显示器的显示效果。

方案二：

采用多晶硅制成TFT开关的半导体有源层，替代常用的非晶硅制成TFT开关的半导体有源层，其余制作TFT开关的工艺过程相对现有技术没有改变，在此不再赘述。由于多晶硅是较优的半导体材料，本身的电子迁移率较高，因此，可以使得其所构成的TFT开关通过漏极在较短的时间内将较多的电荷搬运到像素电容，也即使得与该TFT开关的漏极相连的像素电容可以在较短的时间内充满电荷，进而能保证显示器的具有较好的显示效果。

方案三：

采用电阻率较小的金属材料沉积用于制作栅线及数据线的薄膜，替代常用的钼（Mo）等，其余工艺过程相对现有技术没有改变，在此不再赘述。

例如：采用电阻率较小的铝（其电阻为2.83微欧.厘米（μΩ.cm））或者采用电阻率更小的铜（其电阻率为1.75μΩ.cm）以及其他电阻率较小的金属材料进行薄膜沉积。

通过本发明实施例提供的TFT阵列基板结构，实现显示相同分辨率的像素的情况下，本发明提供的TFT阵列基板结构，较背景技术中使用Normal Gate技术的TFT阵列基板中使用的数据线减少了5/6,使用Source IC的数量也减少了5/6；较背景技术中使用Dual Gate技术的TFT阵列基板中使用的数据线减少了2/3，使用Source IC的数量也减少了2/3；较背景技术中使用Triple Gate技术的TFT阵列基板中使用的数据线减少了1/2，使用Source IC的数量也减少了1/2。图7为利用本发明实施例中提供的TFT阵列基板的结构实现显示2*6像素的TFT阵列基板示意图，其中的P表示像素单元，从图7中可以看到，使用的数据线的条数为1，因此，使用本发明提供的TFT阵列基板可以大大减少数据线的使用条数，减少使用Source IC的数量，一方面，解决了由于数据线使用数量过多而导致的制作源极驱动电路工艺复杂度较高的问题，另一方面，解决了因Source IC较昂贵带来的开发成本较高的问题。

实施例二

本发明实施例二提供一种显示器，所述显示器包括实施例一中所述的TFT阵列基板。

较优的，构成所述显示器的TFT阵列基板中的任一栅线与两个栅极驱动相连。

由于所述TFT阵列基板使用的数据线及Source IC的数量较少，因此，制作TFT阵列基板的工艺复杂度减低，进而也降低了包含所述TFT阵列基板的显示器的工艺复杂度。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种薄膜晶体管TFT阵列基板，其特征在于，所述TFT阵列基板上包括多条栅线和多条数据线，以及多个像素单元，所述像素单元包括多个子像素单元，所述子像素单元是由所述横纵交叉的栅线和数据线围设成的，每个所述子像素单元包括TFT和像素电极；

针对共用同一根数据线的两列像素单元，任一像素单元内，两两子像素单元使用的栅线不同，且任意两个像素单元内，两两子像素单元使用的栅线不同，所述两列像素单元中的任意一列像素单元包含至少一个像素单元。

2.如权利要求1所述的TFT阵列基板，其特征在于，

针对共用第一数据线的两列像素单元和共用第二数据线的两列像素单元，共用第一数据线的两列像素单元中的一个像素单元中各子像素单元使用的栅线，与共用第二数据线的两列像素单元中的一个像素单元中各子像素单元使用的栅线相同。

3.如权利要求2所述的TFT阵列基板，其特征在于，当所述像素单元包括R子像素单元、G子像素单元和B子像素单元时，使用相同栅线的两个R子像素单元位于同一行，使用相同栅线的两个G子像素单元位于同一行，使用相同栅线的两个B子像素单元位于同一行。

4.如权利要求1所述的阵列基板，其特征在于，所述TFT中的有源层采用多晶硅制成。

5.一种显示器，其特征在于，所述显示器包括上述权利要求1~4任一所述的TFT阵列基板。

6.如权利要求5所述的显示器，其特征在于，构成所述显示器的TFT阵列基板中的任一所述栅线与两个栅极驱动相连。

Images