CN102856277A - 石墨烯导电插塞及其形成方法 - Google Patents
石墨烯导电插塞及其形成方法 Download PDFInfo
- Publication number
- CN102856277A CN102856277A CN2011101807813A CN201110180781A CN102856277A CN 102856277 A CN102856277 A CN 102856277A CN 2011101807813 A CN2011101807813 A CN 2011101807813A CN 201110180781 A CN201110180781 A CN 201110180781A CN 102856277 A CN102856277 A CN 102856277A
- Authority
- CN
- China
- Prior art keywords
- metal post
- layer
- assistant metal
- graphene
- conductive connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Carbon And Carbon Compounds (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种石墨烯导电插塞及其形成方法,其中,所述石墨烯导电插塞包括:目标衬底,位于所述目标衬底表面的介质层,位于所述目标衬底表面且贯穿所述介质层的辅助金属柱,所述辅助金属柱的侧壁形成有隔离所述介质层的石墨烯薄膜。利用所述石墨烯薄膜来连通上下两层导电层可降低导电插塞的电阻,且所述石墨烯薄膜作为阻挡层可防止辅助金属柱的侧壁与介质层发生反应。所述石墨烯导电插塞是利用自对准工艺形成,所述辅助金属柱是由金属层刻蚀而成的,形成的导电插塞内不会形成有孔洞,从而不会影响导电插塞的电学性能。
Description
技术领域
本发明涉及半导体制造领域,特别涉及石墨烯导电插塞及其形成方法。
背景技术
在半导体工艺中,通常需要利用导电插塞将上下两层导电层进行电连接。目前使用的导电插塞多采用钛、钨等填充通孔以形成导电插塞。所述利用钛、钨等金属填充通孔形成的导电插塞不仅导电性相对较差,而且随着半导体元件高度集成化的发展,通孔的临界尺寸不断减小,深度变深,通孔的深宽比不断加大,利用所述金属沉积来填充通孔形成导电插塞可能会因为阶梯覆盖能力不佳而造成孔洞的产生,这不仅会造成导电插塞阻值的增加,当孔洞过大时还会发生导电插塞断路的情况,严重影响导电插塞的电学性能。
专利号为US7741722B2的美国专利文献公开了一种能较好的填充大深宽比的通孔以形成导电插塞的方法,但由于仍采用利用金属填充通孔的方法,还是可能会在导电插塞内形成孔洞,且导电插塞导电性相对较差的问题仍得不到解决。
发明内容
本发明解决的问题是提供一种石墨烯(Graphene)导电插塞及其形成方法,利用石墨烯优异的导电性能,来解决目前导电插塞导电性相对较差的问题,同时所述石墨烯导电插塞采用自对准工艺形成,不需要对通孔进行金属填充,从而不会在导电插塞中形成孔洞,不会影响导电插塞的电学性能。
为解决上述问题,本发明技术方案提供了一种石墨烯导电插塞,包括目标衬底,位于所述目标衬底表面的介质层,还包括:位于所述目标衬底表面且贯穿所述介质层的辅助金属柱,所述辅助金属柱侧壁形成有隔离所述介质层的石墨烯薄膜。
可选的,所述辅助金属柱的材料为钴、铂、铱、钌、镍其中的一种。
本发明技术方案还提供了一种石墨烯导电插塞的形成方法,包括:提供第一衬底,在所述第一衬底表面形成隔离层,在所述隔离层表面形成第一金属层;刻蚀部分所述第一金属层直到暴露出隔离层,形成辅助金属柱;在所述辅助金属柱表面形成石墨烯薄膜;在所述隔离层表面形成固定层,所述固定层覆盖表面形成有石墨烯薄膜的辅助金属柱;除去所述隔离层,将所述表面形成有石墨烯薄膜的辅助金属柱和固定层与第一衬底分离;提供目标衬底,将暴露出所述辅助金属柱的固定层的表面与目标衬底的表面粘附,然后除去所述固定层,暴露出所述目标衬底和所述表面形成有石墨烯薄膜的辅助金属柱;;在所述目标衬底表面形成介质层,所述介质层覆盖表面形成有石墨烯薄膜的辅助金属柱,对所述介质层进行平坦化直至暴露出辅助金属柱,形成石墨烯导电插塞。
可选的,形成所述辅助金属柱的方法包括:在所述第一金属层表面形成底部抗反射层,在所述底部抗反射层表面形成聚苯乙烯与4-乙烯基吡啶嵌段共聚物层,所述聚苯乙烯与4-乙烯基吡啶嵌段共聚物层包括聚4-乙烯基吡啶和聚苯乙烯,所述聚4-乙烯基吡啶与辅助金属柱位置对应;在所述聚4-乙烯基吡啶表面形成氧化硅层;以所述氧化硅层为掩膜对聚苯乙烯、底部抗反射层、第一金属层进行干法刻蚀,直到暴露出隔离层,形成辅助金属柱。
可选的,形成所述石墨烯薄膜的方法为CVD工艺。
可选的,形成所述石墨烯薄膜的具体工艺为:在反应温度范围为900℃至1000℃、气压为常压的反应容器中,在辅助金属柱表面通H2和CH4的混合气体。
可选的,还包括,在所述辅助金属柱表面形成石墨烯薄膜前,对所述辅助金属柱进行退火处理。
可选的,所述隔离层为氮化硅层、氧化硅层、氮氧化硅层其中的一层或其中的几层形成的多层叠加结构。
可选的,所述第一金属层的材料为钴、铂、铱、钌、镍其中的一种。
可选的,所述第一衬底包括硅衬底和位于所述硅衬底表面的第二金属层。
可选的,所述固定层的材料为有机玻璃。
可选的,所述除去隔离层的方法为湿法腐蚀工艺。
可选的,将固定层的暴露出辅助金属柱的表面与目标衬底的表面粘附的方法包括:将所述表面形成有石墨烯薄膜的辅助金属柱和固定层放置到目标衬底表面后,对所述目标衬底进行退火处理。
与现有技术相比,本发明具有以下优点:
在所述辅助金属柱和介质层之间形成有石墨烯薄膜,由于石墨烯具有非常优异的导电性,利用连通上下两层导电层的石墨烯薄膜来连通上下两层导电层可降低导电插塞的电阻,且所述石墨烯薄膜作为阻挡层可防止辅助金属柱的侧壁与介质层发生反应。所述石墨烯导电插塞是利用自对准工艺形成,所述辅助金属柱是由金属层刻蚀而成的,形成的导电插塞内不会形成有孔洞,从而不会影响导电插塞的电学性能。
附图说明
图1是本发明一实施例的石墨烯导电插塞的形成方法的流程示意图;
图2至图11为本发明一实施例的石墨烯导电插塞的形成方法的剖面结构示意图。
具体实施方式
由于现有技术中的导电插塞导电性相对较差,且所述导电插塞是通过金属填充通孔形成,在填充过程中可能会因为沉积的金属的阶梯覆盖能力不佳而造成孔洞的产生,所述孔洞不仅会造成导电插塞阻值的增加,当孔洞过大时还会发生断路的情况,严重影响导电插塞的电学性能,因此,发明人经过研究提出了一种石墨烯导电插塞及其形成方法,即先刻蚀金属层形成辅助金属柱,在所述辅助金属柱的表面形成石墨烯薄膜,然后将所述表面形成有石墨烯薄膜的辅助金属柱固定在目标衬底表面,在所述辅助金属柱和目标衬底表面形成介质层,对所述介质层进行抛光形成石墨烯导电插塞。
由于石墨烯具有非常优异的导电性,利用石墨烯薄膜来连通上下两层导电层可降低导电插塞的电阻,并且所述辅助金属柱是由金属层刻蚀而成的,形成的导电插塞内不会孔洞,从而不会影响半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明实施方式首先提供了一种石墨烯导电插塞的形成方法,具体请参考图1,为本发明实施方式的石墨烯导电插塞的形成方法的流程示意图,包括步骤:步骤S101,提供第一衬底,在所述第一衬底表面形成隔离层,在所述隔离层表面形成第一金属层;步骤S102,刻蚀部分所述第一金属层直到暴露出隔离层,形成辅助金属柱;步骤S103,在所述辅助金属柱表面形成石墨烯薄膜;步骤S104,在所述隔离层表面形成固定层,所述固定层覆盖表面形成有石墨烯薄膜的辅助金属柱;步骤S105,除去所述隔离层,将所述表面形成有石墨烯薄膜的辅助金属柱和固定层与第一衬底分离;步骤S106,提供目标衬底,将暴露出所述辅助金属柱的固定层的表面与目标衬底的表面粘附,然后除去所述固定层,暴露出所述目标衬底和所述表面形成有石墨烯薄膜的辅助金属柱;步骤S107,在所述目标衬底表面形成介质层,所述介质层覆盖表面形成有石墨烯薄膜的辅助金属柱,对所述介质层进行平坦化直至暴露出辅助金属柱,形成石墨烯导电插塞。
图2至图11为本发明实施方式的石墨烯导电插塞的形成方法的剖面结构示意图。
请参考图2,提供第一衬底100,在所述第一衬底100表面形成隔离层300,在所述隔离层300表面形成第一金属层400。
所述第一衬底100为硅衬底、锗衬底、GaAs衬底、GaN衬底、绝缘体上硅衬底或者表面形成有氧化硅层、金属层、有机玻璃层的衬底其中的一种。
所述隔离层300用来隔离第一衬底100和第一金属层400,在后续工艺中,只要利用湿法刻蚀除去隔离层300就能顺利地将第一衬底100和第一金属层400分离。所述隔离层300表面是平整光滑的,使得后续形成的固定层和辅助金属层的下表面也是光滑平整的,所述下表面光滑平整的固定层和辅助金属柱与上表面光滑平整的目标衬底一接触就能因为范德华力而粘附在一起,不需要额外的粘附剂。所述隔离层300为氮化硅层、氧化硅层、氮氧化硅层其中的一层或其中的几层形成的多层叠加结构。
所述第一金属层的材料为钴、铂、铱、钌、镍其中的一种。所述第一金属层的厚度取决于待形成的导电插塞的高度,所述第一金属层的厚度等于或略大于待形成的导电插塞的高度。
在本实施例中,所述第一衬底100包括硅衬底110和位于硅衬底110表面的第二金属层120,所述隔离层300为氮化硅层,所述第二金属层120为镍金属层。由于在后续工艺中需要利用湿法刻蚀工艺将与整块晶圆大小相同的隔离层除去,所述隔离层从晶圆的四周向晶圆的中间进行刻蚀,耗费的时间较长,而金属层与隔离层相比更容易被湿法刻蚀掉,先将第二金属层刻蚀掉,使得辅助金属柱和隔离层与硅衬底分离,再将整个隔离层浸没在反应溶液中利用湿法刻蚀除去,由于整个隔离层都与反应溶液接触,除去所述隔离层的时间很短,从而整个过程所耗费的时间比直接利用湿法刻蚀除去隔离层所耗费的时间更短。
所述第二金属层120、隔离层300、第一金属层400的形成方法包括:先在硅衬底110表面利用电镀工艺沉积第二金属层120,所述第二金属层120为镍金属层;在所述第二金属层120表面利用化学气相沉积工艺形成隔离层300,所述隔离层300为氮化硅层;在所述隔离层300表面利用电镀工艺形成第一金属层400,所述第一金属层400为镍金属层。由于电镀形成镍金属层和化学气相沉积形成氮化硅层的工艺为本领域技术人员的公知技术,在此不再赘述。
请参考图3,刻蚀部分所述第一金属层400直到暴露出隔离层300,形成辅助金属柱450。
形成所述辅助金属柱的常规方法为在所述第一金属层的表面形成光刻胶层,对所述光刻胶层进行曝光显影形成光刻胶图形,以所述光刻胶图形为掩膜对所述第一金属层进行干法刻蚀,直到暴露出隔离层,形成辅助金属柱。
但是随着半导体元件高度集成化的发展,导电插塞的临界尺寸不断减小,形成的光刻胶图形也不断减小,由于形状较小的光刻胶图形在等离子干法刻蚀时容易变形,这使得利用光刻胶为掩膜制作辅助金属柱变得越来越困难。
为了能形成临界尺寸较小的辅助金属柱,本发明实施方式提供一种利用聚苯乙烯与4-乙烯基吡啶嵌段共聚物(Polystyrene-b-poly-4-vinylpyridine,PS-b-P4VP)为掩膜,对所述第一金属层进行刻蚀形成辅助金属柱的方法,包括:请参考图4,在所述第一金属层400表面形成底部抗反射层500,在所述底部抗反射层500表面形成聚苯乙烯与4-乙烯基吡啶嵌段共聚物层,所述聚苯乙烯与4-乙烯基吡啶嵌段共聚物层包括聚4-乙烯基吡啶(P4VP)和聚苯乙烯(PS),其中,在待形成辅助金属柱的正上方对应的位置形成有聚4-乙烯基吡啶(P4VP)610,在不形成辅助金属柱的正上方对应的位置形成有聚苯乙烯(PS)620。
请参考图5,将所述聚苯乙烯与4-乙烯基吡啶嵌段共聚物层暴露在正硅酸乙酯(TEOS)和水蒸气的气氛中,由于聚4-乙烯基吡啶(P4VP)的吡啶很容易被质子化(protonated),而质子化的聚4-乙烯基吡啶(P4VP)可以作为TEOS水解的催化剂,因此在所述聚4-乙烯基吡啶(P4VP)610表面形成氧化硅层700;
请参考图6,以所述氧化硅层700为掩膜对聚苯乙烯(PS)620、底部抗反射层500、第一金属层400进行干法刻蚀,直到暴露出隔离层300,其中,当干法刻蚀直到暴露出隔离层300时,继续刻蚀隔离层300,直到隔离层300表面不形成辅助金属柱的区域的第一金属层400被完全除去;
请参考图3,除去氧化硅层700、聚4-乙烯基吡啶(P4VP)610、底部抗反射层500,形成辅助金属柱450。
请参考图7,在所述辅助金属柱450表面形成石墨烯薄膜460。
在石墨烯中,电子能够极为高效地迁移,远远超过了电子在传统的半导体和导体例如硅和铜中的运动速度,因此石墨烯是一种非常优异的半导体互连材料。
所述形成石墨烯薄膜460的方法为利用CVD工艺在辅助金属柱450表面形成石墨烯薄膜460。所述形成石墨烯薄膜460的具体工艺包括:在反应温度范围为900℃至1000℃、气压为常压的反应容器中,在辅助金属柱450表面通H2和CH4的混合气体,形成厚度范围为至的石墨烯薄膜,即在辅助金属柱450表面形成1至10层的石墨烯。由于多于10层的石墨烯薄膜内的电子迁移速度将远小于包含少于10层石墨烯的石墨烯薄膜,本发明实施例中的石墨烯薄膜包含有1至10层的石墨烯。
在其他实施例中,在辅助金属柱表面形成石墨烯薄膜之前,对所述辅助金属柱进行退火处理,使得辅助金属柱的金属晶粒变大,更有利于石墨烯薄膜的沉积。
请参考图8,在所述隔离层300表面形成固定层800,所述固定层800覆盖表面形成有石墨烯薄膜460的辅助金属柱450。
所述固定层800用于固定辅助金属柱450的位置,并作为支撑层使得所述辅助金属柱450和覆盖所述辅助金属柱450的固定层800可作为一个整体顺利地从第一衬底110表面转移到目标衬底表面。
在本实施例中,所述固定层800为有机玻璃层(PMMA),形成有机玻璃层的方法为旋涂法。由于在后续工艺中需要将隔离层湿法刻蚀掉,且所述固定层和辅助金属柱需要从第一衬底转移到目标衬底表面,而有机玻璃具有良好的抗碎裂能力、绝缘性和机械强度,对酸、碱、盐有较强的耐腐蚀性能,因此有机玻璃是一种较为理想的固定层材料。
请参考图9,除去所述隔离层,将所述表面形成有石墨烯薄膜460的辅助金属柱450和固定层800与第一衬底110分离。
除去隔离层的工艺为湿法刻蚀工艺。在本实施例中,具体的工艺包括:采用盐酸溶液使得所述第二金属层被湿法刻蚀掉,硅衬底110与由隔离层300、表面形成有石墨烯薄膜460的辅助金属柱450和固定层800组成的叠层结构分离;将所述隔离层浸没在热磷酸中,除去所述隔离层,直到暴露出固定层800中的所述辅助金属柱450,形成包裹有辅助金属柱450的所述固定层800。
因为湿法刻蚀金属层比直接湿法刻蚀隔离层的时间短得多,先将第二金属层刻蚀掉,使得隔离层、表面形成有石墨烯薄膜的辅助金属柱和固定层组成的叠层结构与硅衬底分离,再将整个隔离层浸没在反应溶液中利用湿法腐蚀除去,由于整个隔离层都与反应溶液接触,除去隔离层的时间很短,从而整个过程所耗费的时间比直接湿法刻蚀隔离层所耗费的时间更短。
请参考图10,提供目标衬底200,将暴露出所述辅助金属柱450的固定层的表面与目标衬底200的表面粘附,然后除去所述固定层,暴露出所述目标衬底200和所述表面形成有石墨烯薄膜460的辅助金属柱450。
所述目标衬底200为表面形成有半导体器件的衬底或表面覆盖有互连金属层的多层基片,且所述目标衬底200表面光滑平整。其中,辅助金属柱450位于目标衬底200的半导体器件需要与外电路电连接的区域的表面或者位于目标衬底200的互连金属层需要与上一层金属层电连接的区域的表面。
将暴露出所述辅助金属柱450的固定层的表面与目标衬底200的表面粘附的方法包括:将所述表面形成有石墨烯薄膜460的辅助金属柱450和固定层放置到目标衬底200表面,暴露出所述辅助金属柱450的固定层的表面与目标衬底200的形成有金属层或器件的表面紧贴,利用对准标记将辅助金属柱450准确地定位到待电连接的半导体器件或互连金属层表面,由于所述暴露出所述辅助金属柱450的固定层的表面是光滑平整的,所述目标衬底200的上表面也是光滑平整的,当两个光滑表面结合在一起时,因为范德华力使得两者能紧密结合在一起;对所述目标衬底200进行退火处理,使辅助金属柱450与目标衬底200的粘附力增强,辅助金属柱450与目标衬底200内的半导体器件或互连金属层电连接。
在对所述目标衬底200进行退火处理后,将所述晶圆浸泡在丙酮溶液中,除去固定层800,暴露出目标衬底200和表面覆盖有石墨烯薄膜460的辅助金属柱450。
请参考图11,在所述目标衬底200表面形成介质层900,所述介质层900覆盖表面形成有石墨烯薄膜460的辅助金属柱450,对所述介质层900进行平坦化直至暴露出辅助金属柱450,形成石墨烯导电插塞。
所述介质层900为氧化硅层、低K介质层(介电常数大于2、小于3的材料)、超低K介质层(介电常数小于2的材料)其中的一种。
在本实施例中,形成介质层900的方法为化学气相沉积工艺,所述介质层900的厚度大于辅助金属柱450的高度,以保证辅助金属柱450被介质层900完全覆盖。在对所述介质层900进行化学机械抛光使之平坦化时,在暴露出辅助金属柱450后,继续抛光,直到辅助金属柱450上表面的石墨烯薄膜和介质层被完全抛光掉,形成石墨烯导电插塞。
由于石墨烯导电插塞中的辅助金属柱是通过对第一金属层进行刻蚀形成的,对比现有的利用化学气相沉积工艺形成的导电插塞,辅助金属柱内不会有孔洞产生,从而不会影响导电插塞的电学性能。
本发明实施方式还提供了一种石墨烯导电插塞,具体结构请参考图11,为本发明实施方式的石墨烯导电插塞的剖面结构示意图,包括:目标衬底200,位于所述目标衬底200表面的介质层900,位于所述目标衬底200表面且贯穿所述介质层900的辅助金属柱450,所述辅助金属柱450侧壁形成有隔离所述介质层900的石墨烯薄膜460。
所述目标衬底200为表面形成有半导体器件的衬底或表面覆盖有互连金属层的多层基片,且所述目标衬底200表面光滑平整。其中,辅助金属柱450位于目标衬底200的半导体器件需要与外电路电连接的区域的表面或者位于目标衬底200的互连金属层需要与上一层金属层电连接的区域的表面。
所述介质层900为氧化硅层、低K介质层(介电常数大于2、小于3的材料)、超低K介质层(介电常数小于2的材料)其中的一种。
所述辅助金属柱450的材料为钴、铂、铱、钌、镍其中的一种。在本实施例中,所述辅助金属柱450的材料为镍。
由于石墨烯具有非常优异的导电性,利用石墨烯薄膜来连通上下两层导电层可降低导电插塞的电阻,提高电荷传输速度,且所述石墨烯薄膜作为阻挡层可防止辅助金属柱的侧壁与介质层发生反应。所述石墨烯导电插塞是利用自对准工艺形成,所述辅助金属柱是由金属层刻蚀而成的,形成的导电插塞内不会形成有孔洞,从而不会影响导电插塞的电学性能。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (15)
1.一种石墨烯导电插塞,包括目标衬底,位于所述目标衬底表面的介质层,其特征在于,还包括:
位于所述目标衬底表面且贯穿所述介质层的辅助金属柱,所述辅助金属柱侧壁形成有隔离所述介质层的石墨烯薄膜。
2.如权利要求1所述的石墨烯导电插塞,其特征在于,所述辅助金属柱的材料为钴、铂、铱、钌、镍其中的一种。
4.一种石墨烯导电插塞的形成方法,其特征在于,包括:
提供第一衬底,在所述第一衬底表面形成隔离层,在所述隔离层表面形成第一金属层;
刻蚀部分所述第一金属层直到暴露出隔离层,形成辅助金属柱;
在所述辅助金属柱表面形成石墨烯薄膜;
在所述隔离层表面形成固定层,所述固定层覆盖表面形成有石墨烯薄膜的辅助金属柱;
除去所述隔离层,将所述表面形成有石墨烯薄膜的辅助金属柱和固定层与第一衬底分离;
提供目标衬底,将暴露出所述辅助金属柱的固定层的表面与目标衬底的表面粘附,然后除去所述固定层,暴露出所述目标衬底和所述表面形成有石墨烯薄膜的辅助金属柱;
在所述目标衬底表面形成介质层,所述介质层覆盖表面形成有石墨烯薄膜的辅助金属柱,对所述介质层进行平坦化直至暴露出辅助金属柱,形成石墨烯导电插塞。
5.如权利要求4所述的石墨烯导电插塞的形成方法,其特征在于,形成所述辅助金属柱的方法包括:
在所述第一金属层表面形成底部抗反射层,在所述底部抗反射层表面形成聚苯乙烯与4-乙烯基吡啶嵌段共聚物层,所述聚苯乙烯与4-乙烯基吡啶嵌段共聚物层包括聚4-乙烯基吡啶和聚苯乙烯,所述聚4-乙烯基吡啶与辅助金属柱位置对应;
在所述聚4-乙烯基吡啶表面形成氧化硅层;
以所述氧化硅层为掩膜对聚苯乙烯、底部抗反射层、第一金属层进行干法刻蚀,直到暴露出隔离层,形成辅助金属柱。
6.如权利要求4所述的石墨烯导电插塞的形成方法,其特征在于,形成所述石墨烯薄膜的方法为CVD工艺。
7.如权利要求6所述的石墨烯导电插塞的形成方法,其特征在于,形成所述石墨烯薄膜的具体工艺为:在反应温度范围为900℃至1000℃、气压为常压的反应容器中,在辅助金属柱表面通H2和CH4的混合气体。
9.如权利要求4所述的石墨烯导电插塞的形成方法,其特征在于,还包括,
在所述辅助金属柱表面形成石墨烯薄膜前,对所述辅助金属柱进行退火处理。
10.如权利要求4所述的石墨烯导电插塞的形成方法,其特征在于,所述隔离层为氮化硅层、氧化硅层、氮氧化硅层其中的一层或其中的几层形成的多层叠加结构。
11.如权利要求4所述的石墨烯导电插塞的形成方法,其特征在于,所述第一金属层的材料为钴、铂、铱、钌、镍其中的一种。
12.如权利要求4所述的石墨烯导电插塞的形成方法,其特征在于,所述第一衬底包括硅衬底和位于所述硅衬底表面的第二金属层。
13.如权利要求4所述的石墨烯导电插塞的形成方法,其特征在于,所述固定层的材料为有机玻璃。
14.如权利要求4所述的石墨烯导电插塞的形成方法,其特征在于,所述除去隔离层的方法为湿法腐蚀工艺。
15.如权利要求4所述的石墨烯导电插塞的形成方法,其特征在于,将固定层的暴露出辅助金属柱的表面与目标衬底的表面粘附的方法包括:将所述表面形成有石墨烯薄膜的辅助金属柱和固定层放置到目标衬底表面后,对所述目标衬底进行退火处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110180781.3A CN102856277B (zh) | 2011-06-29 | 2011-06-29 | 石墨烯导电插塞及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110180781.3A CN102856277B (zh) | 2011-06-29 | 2011-06-29 | 石墨烯导电插塞及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102856277A true CN102856277A (zh) | 2013-01-02 |
CN102856277B CN102856277B (zh) | 2015-03-11 |
Family
ID=47402728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110180781.3A Active CN102856277B (zh) | 2011-06-29 | 2011-06-29 | 石墨烯导电插塞及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102856277B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9461114B2 (en) | 2014-12-05 | 2016-10-04 | Samsung Electronics Co., Ltd. | Semiconductor devices with structures for suppression of parasitic bipolar effect in stacked nanosheet FETs and methods of fabricating the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1184334A (zh) * | 1996-11-28 | 1998-06-10 | 三菱电机株式会社 | 半导体装置及其制造方法 |
US20090205967A1 (en) * | 2005-11-18 | 2009-08-20 | Replisaurus Technologies Ab | Method of forming a multilayer structure |
US20110006425A1 (en) * | 2009-07-13 | 2011-01-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2011
- 2011-06-29 CN CN201110180781.3A patent/CN102856277B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1184334A (zh) * | 1996-11-28 | 1998-06-10 | 三菱电机株式会社 | 半导体装置及其制造方法 |
US20090205967A1 (en) * | 2005-11-18 | 2009-08-20 | Replisaurus Technologies Ab | Method of forming a multilayer structure |
US20110006425A1 (en) * | 2009-07-13 | 2011-01-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9461114B2 (en) | 2014-12-05 | 2016-10-04 | Samsung Electronics Co., Ltd. | Semiconductor devices with structures for suppression of parasitic bipolar effect in stacked nanosheet FETs and methods of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
CN102856277B (zh) | 2015-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101438388A (zh) | 用于金属互连的介电间隔件和形成该介电间隔件的方法 | |
TW201913972A (zh) | 記憶體裝置的階梯結構 | |
CN1795552A (zh) | 制造一种多层互连结构的方法 | |
CN104241249A (zh) | 硅通孔互连结构及其制作方法 | |
CN110121766A (zh) | 在混合键合半导体器件中形成引线的方法 | |
JPS63313837A (ja) | 埋込み多重レベル間相互接続体装置 | |
CN104617035A (zh) | 半导体器件的形成方法 | |
CN104952786A (zh) | 电互连结构及其形成方法 | |
CN102760687B (zh) | 包括空气间隔的半导体器件及其制造方法 | |
CN112909005B (zh) | 一种三维存储器及其制备方法 | |
CN114388519A (zh) | 三维存储器及其制备方法 | |
CN103165522A (zh) | 半导体结构及半导体结构的形成方法 | |
CN111916391A (zh) | 半导体结构及其形成方法 | |
CN102856277B (zh) | 石墨烯导电插塞及其形成方法 | |
CN106548977A (zh) | 一种空气隙结构的制造方法 | |
CN103378060A (zh) | 硅通孔及其填充方法 | |
TWI707401B (zh) | 基本原則區域中完全對準介層窗 | |
CN103165518B (zh) | 互连结构的制造方法 | |
CN103165514B (zh) | 半导体结构及其形成方法 | |
CN1160771C (zh) | 制造半导体器件冠式电容器的方法 | |
CN106328616B (zh) | 导体插塞及其制造方法 | |
CN102646626B (zh) | 一种导电插塞的形成方法 | |
CN114038861A (zh) | 一种3d nand存储器件及其制造方法 | |
CN113571523A (zh) | 三维存储器及其制备方法 | |
KR100905828B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |