CN102855336B - 一种寄存器版图构造方法及系统 - Google Patents

一种寄存器版图构造方法及系统 Download PDF

Info

Publication number
CN102855336B
CN102855336B CN201110175307.1A CN201110175307A CN102855336B CN 102855336 B CN102855336 B CN 102855336B CN 201110175307 A CN201110175307 A CN 201110175307A CN 102855336 B CN102855336 B CN 102855336B
Authority
CN
China
Prior art keywords
power
power ring
register
metal level
domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110175307.1A
Other languages
English (en)
Other versions
CN102855336A (zh
Inventor
刘振声
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yi (Zhuhai) core Microelectronics Research Institute Co. Ltd.
Original Assignee
Juxin (zhuhai) Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Juxin (zhuhai) Science & Technology Co Ltd filed Critical Juxin (zhuhai) Science & Technology Co Ltd
Priority to CN201110175307.1A priority Critical patent/CN102855336B/zh
Publication of CN102855336A publication Critical patent/CN102855336A/zh
Application granted granted Critical
Publication of CN102855336B publication Critical patent/CN102855336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明适用于电子自动化设计领域，提供了一种寄存器版图构造方法及系统，所述方法包括下述步骤：根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图；自动识别所述寄存器版图的电源环所在层次以及电源环所在区域；为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA；在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图，实现了现有寄存器版图的自动优化，增强和优化了寄存器版图上的电源环，提高了寄存器版图的安全性、抗干扰能力和供电能力，简化了后续集成电路的布局布线工作。

Description

一种寄存器版图构造方法及系统
技术领域
本发明属于电子自动化设计领域，尤其涉及一种寄存器版图构造方法及系统。
背景技术
目前，在集成电路版图(Layout)设计过程中，通过采用第三方提供的编译寄存器(Complier Memory)来加快芯片的开发速度，使得深亚微米工艺环境下，也能保证memory的性能，然而，现有第三方提供的Compiler Memory版图上电源环四边只用到一层金属层(metal)，在顶层(Top Level Cell View)也没有把电源环和数字引脚(digital Pin)提取出来，使得Memory无法得到有效的保护，容易受到周围模块噪声的影响，同时，也没有给Memory的供电情况预留足够的域度，不利于Memory的供电，导致后续集成电路的布局布线(Placement & Routine，P&R)工作过程复杂。
发明内容
本发明实施例的目的在于提供一种寄存器版图构造方法及系统，旨在解决由于现有Compiler Memory版图上电源环四边只用一层金属层，未将电源环和数字引脚(digital Pin)提取出来，导致后续集成电路的布局布线(Placement &Routine，P&R)工作过程复杂的问题。
本发明实施例是这样实现的，一种寄存器版图构造方法，所述方法包括下述步骤：
根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图；
自动识别所述寄存器版图的电源环所在层次以及电源环所在区域；
为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA；
在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图。
本发明实施例的另一目的在于提供一种寄存器版图构造系统，所述系统包括：
版图加载单元，用于根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图；
电源环位置识别单元，用于自动识别所述寄存器版图的电源环所在层次以及电源环所在区域；
电源环优化单元，用于为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA；以及
版图输出单元，用于在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图。
本发明实施例在自动识别出寄存器版图的电源环所在层次以及电源环所在区域后，为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA，最后在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图，实现了现有寄存器版图的自动优化，增强和优化了寄存器版图上的电源环，提高了寄存器版图的安全性、抗干扰能力和供电能力，简化了后续集成电路布局布线工作。
附图说明
图1是本发明实施例一提供的寄存器版图构造方法的实现流程图；
图2是本发明实施例二提供的寄存器版图构造方法的实现流程图；
图3是本发明实施例三提供的寄存器版图构造系统的结构图；
图4是本发明实施例四提供的寄存器版图构造系统的结构图；
图5是本发明实施例五提供的实施例三以及实施例四中电源环优化单元的结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例在自动识别出寄存器版图的电源环所在层次以及电源环所在区域后，为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA，最后在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图，实现了现有寄存器版图的自动优化，增强和优化了寄存器版图上的电源环，提高了寄存器版图的安全性、抗干扰能力和供电能力，简化了后续集成电路布局布线工作。
以下结合具体实施例对本发明的具体实现进行详细描述：
实施例一：
图1示出了本发明实施一例提供的寄存器版图构造方法的实现流程，详述如下：
在步骤S101中，根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图。
在本发明实施例中，寄存器(Memory)的工艺可以包括多种芯片的工艺，例如：(1)联合电子(UMC)的0.18um工艺、0.162um工艺、0.153um工艺、0.144um工艺、0.13um工艺、0.11um工艺、65nm工艺、55nm工艺；(2)和舰电子(HJ)的0.18um工艺、0.162um工艺、0.153um工艺、0.144um工艺、0.13um工艺、0.11um工艺；(3)中芯国际(SMIC)的0.18um工艺、0.162um工艺、0.153um工艺、0.144um工艺、0.13um工艺、0.11um工艺，等等，基本版图信息包括：Memory所在函数库Library和元件Cell名等信息。
在步骤S102中，自动识别寄存器版图的电源环所在层次以及电源环所在区域。
在集成电路的版图中，版图是基于电子线路的、由多个图层的相应图形构成的，在本发明实施例中，根据输入的寄存器工艺和基本版图信息，以及其中电源环的图形信息自动识别出寄存器版图中电源环所在的层次，以及电源环所在区域。
在步骤S103中，为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA。
在本发明实施例中，在识别电源环所在区域后，为电源环所在区域的接地端和电源端添加衬底接触和金属层，其中衬底接触是在衬底的基础上进行重参杂得到的，P衬底上是添加P+衬底接触，用于连接接地端，在N阱上添加的是N+衬底接触，用于连接电源端，金属层可以是铜、铝等金属，P衬底上添加的N阱与N+衬底接触连接，形成保护环，用于吸收噪声，提高寄存器的稳定性。
在步骤S104中，在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图。
在本发明实施例中，通过获取电源环所在的版图层次上的坐标范围，切换到版图的顶层，计算出电源环所在的版图层次上的坐标范围在版图顶层的偏移量，最终获得电源环在版图顶层上的坐标范围，将电源环的金属层复制到版图顶层，从而在后续布局布线过程中减少数据量和提高效率，同时，识别出寄存器引脚的标签的坐标，以该坐标为基点，选取适当的坐标范围，用金属层拉伸到电源环的外面，在引出的寄存器引脚上加上VIA连接层，把所有金属层连接起来，使得外部信号线可以选择金属层的任意层之一，连接到该寄存器的引脚上，从而增强了布线的灵活性和利用率。另外，还可以在寄存器的引脚上对各金属层进行标注，以便后面操纵时电子设计自动化(EDA)工具能识别出金属层。
实施例二：
图2示出了本发明实施二例提供的寄存器版图构造方法的实现流程，详述如下：
在步骤S201中，接收用户输入的基本版图信息，对用户输入的基本版图信息进行有效性验证。
在本发明实施例中，接收到用户输入的基本版图信息后，还需要对该基本版图信息进行有效性验证，例如，当检测到寄存器元件(cell)名和输入的寄存器类型出现矛盾时，输出提示信息，返回输入界面，重新进行寄存器类型的输入选择，当输入坐标或电源环的宽度间距等不在规定的范围内时，输出对应的提示信息。
在步骤S202中，根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图。
在本发明实施例中，预先存储寄存器版图，该版图可以由第三方提供，也可以是自定义的，在接收到用户输入的寄存器工艺和基本版图信息后，加载寄存器工艺和基本版图信息对应的寄存器版图。
在步骤S203中，自动识别所述寄存器版图的电源环所在层次以及电源环所在区域。
在步骤S204中，删除电源环的接地端和电源端之间的稳压电容，以及电源环的接地端和电源端的电源引脚。
在本发明实施例中，因为采用环形的电源输入，不再需要电源端和接地端的电源引脚，从而减少寄存器版图的面积，同时，由于整个芯片的布局中，电源和地间存在大量的稳压电容，相对起来，寄存器上接地端和电源端之间的稳压电容值是很小的，为了减少寄存器的版图面积，同时便于衬底接触和金属层的添加，可以删除寄存器电源端和接地端之间的稳压电容。
在步骤S205中，为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离。
在步骤S206中，在为电源环的接地端和电源端添加的添加衬底接触和金属层之间添加接触孔Contact。
在步骤S207中，在为电源环的接地端添加的金属层之间，以及电源端的金属层之间添加导通孔VIA。
在步骤S208中，当多个寄存器版图拼接时，对该电源环的金属层的最大宽度和密度进行设计规则检查DRC(Design Rule Check)的修正。
由于个别工艺存在大金属的DRC规则(即金属宽度不能超过一定值，否则会违反设计规则)，在本发明实施例中，当两个寄存器进行拼接时，电源环拼接后可能违反该DRC规则，因此，对于预设条件的工艺，应对电源环外圈的金属层进行修正，以使其满足预设的大金属的DRC规则。
在步骤S209中，在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图。
在本发明实施例中，通过获取电源环所在的版图层次上的坐标范围，切换到版图的顶层，计算出电源环所在的版图层次上的坐标范围在版图顶层的偏移量，最终获得电源环在版图顶层上的坐标范围，将电源环的金属层复制到版图顶层，从而在后续布局布线过程中减少数据量和提高效率，同时，识别出寄存器引脚的标签的坐标，以该坐标为基点，选取适当的坐标范围，用金属层拉伸到电源环的外面，在引出的寄存器引脚上加上VIA连接层，把所有金属层连接起来，使得外部信号线可以选择金属层的任意层之一，连接到该寄存器的引脚上，从而增强了布线的灵活性和利用率。另外，还可以在寄存器的引脚上对各金属层进行标注，以便后面操纵时电子设计自动化(EDA)工具能识别出金属层。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于一计算机可读取存储介质中，所述的存储介质，如ROM/RAM、磁盘、光盘等。
实施例三：
图3示出了本发明实施三例提供的寄存器版图构造系统的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
该寄存器版图构造系统可以作为独立的组件集成到版图生成系统中或者运行于具有版图生成或制作的应用系统中，其中：
版图加载单元31，用于根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图。
在本发明实施例中，寄存器(Memory)的工艺可以包括多种芯片的工艺，例如：(1)联合电子(UMC)的0.18um工艺、0.162um工艺、0.153um工艺、0.144um工艺、0.13um工艺、0.11um工艺、65nm工艺、55nm工艺；(2)和舰电子(HJ)的0.18um工艺、0.162um工艺、0.153um工艺、0.144um工艺、0.13um工艺、0.11um工艺；(3)中芯国际(SMIC)的0.18um工艺、0.162um工艺、0.153um工艺、0.144um工艺、0.13um工艺、0.11um工艺，等等，基本版图信息包括：Memory所在函数库Library和元件Cell名等信息。
电源环位置识别单元32，用于自动识别所述寄存器版图的电源环所在层次以及电源环所在区域。
在集成电路的版图中，版图是基于电子线路的、由多个图层的相应图形构成的，在本发明实施例中，根据输入的寄存器工艺和基本版图信息，以及其中电源环的图形信息自动识别出寄存器版图中电源环所在的层次，以及电源环所在区域。
电源环优化单元33，用于为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA。
在本发明实施例中，在识别电源环所在区域后，为电源环所在区域的接地端和电源端添加衬底接触和金属层，其中衬底接触是在衬底的基础上进行重参杂得到的，P衬底上是添加P+衬底接触，用于连接接地端，在N阱上添加的是N+衬底接触，用于连接电源端，金属层可以是铜、铝等金属，P衬底上添加的N阱与N+衬底接触连接，形成保护环，用于吸收噪声，提高寄存器的稳定性。
版图输出单元34，用于在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图。
实施例四：
图4示出了本发明实施四例提供的寄存器版图构造系统的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
该寄存器版图构造系统可以作为独立的组件集成到版图生成系统中或者运行于具有版图生成或制作的应用系统中，其中：
版图信息验证单元41，用于对用户输入的基本版图信息进行有效性验证。
在本发明实施例中，接收到用户输入的基本版图信息后，还需要对该基本版图信息进行有效性验证，例如，当检测到寄存器元件(cell)名和输入的寄存器类型出现矛盾时，输出提示信息，返回输入界面，重新进行寄存器类型的输入选择，当输入坐标或电源环的宽度间距等不在规定的范围内时，输出对应的提示信息。
版图加载单元42，用于根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图。
在本发明实施例中，寄存器(Memory)的工艺可以包括多种芯片的工艺，例如：(1)联合电子(UMC)的0.18um工艺、0.162um工艺、0.153um工艺、0.144um工艺、0.13um工艺、0.11um工艺、65nm工艺、55nm工艺；(2)和舰电子(HJ)的0.18um工艺、0.162um工艺、0.153um工艺、0.144um工艺、0.13um工艺、0.11um工艺；(3)中芯国际(SMIC)的0.18um工艺、0.162um工艺、0.153um工艺、0.144um工艺、0.13um工艺、0.11um工艺，等等，基本版图信息包括：Memory所在函数库Library和元件Cell名等信息。
电源环位置识别单元43，用于自动识别所述寄存器版图的电源环所在层次以及电源环所在区域。
在集成电路的版图中，版图是基于电子线路的、由多个图层的相应图形构成的，在本发明实施例中，根据输入的寄存器工艺和基本版图信息，以及其中电源环的图形信息自动识别出寄存器版图中电源环所在的层次，以及电源环所在区域。
器件删除单元44，用于删除电源环的接地端和电源端之间的稳压电容，以及电源环的接地端和电源端的电源引脚。
在本发明实施例中，因为采用环形的电源输入，不再需要电源端和接地端的电源引脚，从而减少寄存器版图的面积，同时，由于整个芯片的布局中，电源和地间存在大量的稳压电容，相对起来，寄存器上接地端和电源端之间的稳压电容值是很小的，为了减少寄存器的版图面积，同时便于衬底接触和金属层的添加，可以删除寄存器电源端和接地端之间的稳压电容。
电源环优化单元45，用于为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA。
在本发明实施例中，在识别电源环所在区域后，为电源环所在区域的接地端和电源端添加衬底接触和金属层，其中衬底接触是在衬底的基础上进行重参杂得到的，P衬底上是添加P+衬底接触，用于连接接地端，在N阱上添加的是N+衬底接触，用于连接电源端，金属层可以是铜、铝等金属，P衬底上添加的N阱与N+衬底接触连接，形成保护环，用于吸收噪声，提高寄存器的稳定性。
DRC修正单元46，用于当多个寄存器版图拼接时，对该电源环的金属层的最大宽度和密度进行设计规则检查DRC的修正。
版图输出单元47，用于在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图。
实施例五：
图5示出了本发明实施三以及实施例四提供的电源环优化单元的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
在本发明实施例三及实施例四中，电源环优化单元可进一步包括接触孔添加子单元以及导通孔添加子单元，如图5所示，其中：
接触孔添加子单元51，用于在为电源环的接地端和电源端添加的添加衬底接触和金属层之间添加接触孔Contact；以及
导通孔添加子单元52，用于在为电源环的接地端添加的金属层之间，以及电源端的金属层之间添加导通孔VIA。
本发明实施例在自动识别出寄存器版图的电源环所在层次以及电源环所在区域后，为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，为电源环添加接触孔Contact和导通孔VIA，最后在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图，实现了现有寄存器版图的自动优化，增强和优化了寄存器版图上的电源环，提高了寄存器版图的安全性、抗干扰能力和供电能力，简化了后续集成电路的布局布线工作。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种寄存器版图构造方法，其特征在于，所述方法包括下述步骤：
根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图；
自动识别所述寄存器版图的电源环所在层次以及电源环所在区域；
为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，在为电源环的接地端和电源端添加的衬底接触和金属层之间添加接触孔Contact，在为电源环的接地端添加的金属层之间，以及电源端的金属层之间添加导通孔VIA；
在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图。
2.如权利要求1所述的方法，其特征在于，所述根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图的步骤之前，所述方法还包括下述步骤：
对用户输入的基本版图信息进行有效性验证。
3.如权利要求1所述的方法，其特征在于，所述为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，在为电源环的接地端和电源端添加的衬底接触和金属层之间添加接触孔Contact，在为电源环的接地端添加的金属层之间，以及电源端的金属层之间添加导通孔VIA的步骤之前，所述方法还包括下述步骤：
删除电源环的接地端和电源端之间的稳压电容，以及电源环的接地端和电源端的电源引脚。
4.如权利要求1所述的方法，其特征在于，所述在为电源环的接地端和电源端添加的衬底接触和金属层之间添加接触孔Contact，在为电源环的接地端添加的金属层之间，以及电源端的金属层之间添加导通孔VIA的步骤之后，所述在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图的步骤之前，所述方法还包括：
当多个寄存器版图拼接时，对该电源环的金属层的最大宽度和密度进行设计规则检查DRC的修正。
5.一种寄存器版图构造系统，其特征在于，所述系统包括：
版图加载单元，用于根据用户输入的寄存器工艺和基本版图信息，加载对应的寄存器版图；
电源环位置识别单元，用于自动识别所述寄存器版图的电源环所在层次以及电源环所在区域；
电源环优化单元，用于为电源环所在区域的接地端和电源端添加衬底接触和金属层，并采用N阱对电源环的电源端进行隔离，在为电源环的接地端和电源端添加的衬底接触和金属层之间添加接触孔Contact，在为电源环的接地端添加的金属层之间，以及电源端的金属层之间添加导通孔VIA；以及
版图输出单元，用于在寄存器版图的顶层提取电源环和数字引脚，输出寄存器版图。
6.如权利要求5所述的系统，其特征在于，所述系统还包括：
版图信息验证单元，用于对用户输入的基本版图信息进行有效性验证。
7.如权利要求5所述的系统，其特征在于，所述系统还包括：
器件删除单元，用于删除电源环的接地端和电源端之间的稳压电容，以及电源环的接地端和电源端的电源引脚。
8.如权利要求5所述的系统，其特征在于，所述系统还包括：
DRC修正单元，用于当多个寄存器版图拼接时，对该电源环的金属层的最大宽度和密度进行设计规则检查DRC的修正。
CN201110175307.1A 2011-06-27 2011-06-27 一种寄存器版图构造方法及系统 Active CN102855336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110175307.1A CN102855336B (zh) 2011-06-27 2011-06-27 一种寄存器版图构造方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110175307.1A CN102855336B (zh) 2011-06-27 2011-06-27 一种寄存器版图构造方法及系统

Publications (2)

Publication Number Publication Date
CN102855336A CN102855336A (zh) 2013-01-02
CN102855336B true CN102855336B (zh) 2015-06-10

Family

ID=47401924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110175307.1A Active CN102855336B (zh) 2011-06-27 2011-06-27 一种寄存器版图构造方法及系统

Country Status (1)

Country Link
CN (1) CN102855336B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653393B2 (en) * 2013-12-12 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and layout of an integrated circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075934A (en) * 1997-05-01 2000-06-13 Motorola, Inc. Method for optimizing contact pin placement in an integrated circuit
CN101174284A (zh) * 2006-11-02 2008-05-07 国际商业机器公司 设计存储器寄存器的方法和系统
CN101272050A (zh) * 2007-03-21 2008-09-24 中国科学院电子学研究所 一种具有静电防护结构的集成电路
CN101777555A (zh) * 2010-01-19 2010-07-14 浙江大学 Nmos场效应晶体管辅助触发的互补型scr结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075934A (en) * 1997-05-01 2000-06-13 Motorola, Inc. Method for optimizing contact pin placement in an integrated circuit
CN101174284A (zh) * 2006-11-02 2008-05-07 国际商业机器公司 设计存储器寄存器的方法和系统
CN101272050A (zh) * 2007-03-21 2008-09-24 中国科学院电子学研究所 一种具有静电防护结构的集成电路
CN101777555A (zh) * 2010-01-19 2010-07-14 浙江大学 Nmos场效应晶体管辅助触发的互补型scr结构

Also Published As

Publication number Publication date
CN102855336A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
TWI528199B (zh) 用於從客製化類比／客製化數位／混合信號自動提取功率意圖之圖解設計系統與方法
CN101719095A (zh) 一种回归测试的管理方法及装置
CN101872372A (zh) 设计集成电路的方法及系统
CN105718698A (zh) 一种时序网表管理方法及装置
CN108604106B (zh) 侧信道感知的自动布局和布线
CN102292777B (zh) 减少存储器装置中的泄漏电流
CN105009076A (zh) 在运行时的软件流水线
US9058440B1 (en) Method and mechanism for verifying and simulating power aware mixed-signal electronic designs
CN102855336B (zh) 一种寄存器版图构造方法及系统
US20140351781A1 (en) Method for placing operational cells in a semiconductor device
US20190251221A1 (en) Build synthesized soft arrays
US20110066987A1 (en) Layout method, layout device, and non-transitory computer readable medium storing layout program
KR100636059B1 (ko) 반도체 회로 장치의 설계 방법, 반도체 회로 장치, 설계시스템, 및 기록 매체
CN109558345B (zh) 存储器选择方法及装置
US8762922B1 (en) System for reducing leakage power of electronic circuit
CN102710833A (zh) 一种手机测试用例及其自动生成方法
Wu et al. A 65nm embedded low power SRAM compiler
CN102928689A (zh) 配电管理系统iec61970cis接口测试方法
TW202117572A (zh) 電源軌設計方法、裝置及其非暫態電腦可讀取媒體
CN115826854A (zh) 存储方法、装置、设备和存储介质
CN104598464A (zh) 一种信息处理方法及电子设备
KR20070022545A (ko) 디바이스의 전원차단효과를 ｒｔｌ에서 검증할 수 있는모델 및 전원차단효과를 모델링 하는 방법
US20120011483A1 (en) Method of characterizing regular electronic circuits
US7137079B2 (en) Memory compiler with ultra low power feature and method of use
CN103164565A (zh) 一种自动生成天线规则测试向量的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JUXIN(ZHUHAI) TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: JULI INTEGRATED CIRCUIT DESIGN CO., LTD.

Effective date: 20150106

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150106

Address after: 519085 C District, 1# workshop, No. 1, science and technology No. four road, hi tech Zone, Zhuhai, Guangdong, China

Applicant after: ACTIONS (ZHUHAI) TECHNOLOGY CO., LTD.

Address before: 519085 hi tech Zone, Guangdong, Zhuhai science and Technology Innovation Coast Road, No. four, No. 1

Applicant before: Juli Integrated Circuit Design Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161214

Address after: 519000 Guangdong city of Zhuhai province Hengqin Baohua Road No. 6, room 105 -20527

Patentee after: Yi (Zhuhai) core Microelectronics Research Institute Co. Ltd.

Address before: 519085 1 1# C

Patentee before: ACTIONS (ZHUHAI) TECHNOLOGY CO., LTD.