CN102854962B - 应用cpld的mpc8280最小系统及设置硬复位配置字的状态转换方法 - Google Patents

Abstract

应用CPLD的MPC8280最小系统及设置硬复位配置字的状态转换方法，涉及一种MPC8280最小系统。本发明是为了解决现有应用CPLD的PowerPC未能实现缩短看门狗定时周期以及未能提高系统的灵活性的问题。应用CPLD的MPC8280最小系统包括MPC8280、CPLD和TPS3110；基于上述应用CPLD的MPC8280最小系统的设置硬复位配置字的状态转换方法，所述实现状态转换方法的状态机包括：等待状态、空闲状态、第一字节状态、第二字节状态、第三字节状态、无效地址状态和第四字节状态，通过上述状态之间的有条件跳转进而实现硬复位配置字的设置。本发明的最小系统和状态转换方法适用于单板系统上。

Description

应用CPLD的MPC8280最小系统及设置硬复位配置字的状态转换方法

技术领域

本发明涉及一种MPC8280最小系统。

背景技术

随着技术的发展，单板系统对处理器的性能要求越来越高，高端处理器集成了许多常用的外设模块，在构建单板系统时只需外扩少量器件就可以实现功能，有利于降低系统的不稳定性，在通信和高端嵌入式设备领域，高性能处理器PowerPC应用广泛。这里以MPC8280最小系统为例进行说明。MPC8280提供了许多功能接口，用户在使用时需要根据系统需求进行灵活选取，并正确配置相关寄存器和引脚状态。

如MPC8280的时钟设计，外围总线频率由系统输入时钟决定，通信处理器模块CPM(Communications Processor Module)和内核G2_LE频率由7位时钟配置位决定，其中4位为硬复位配置字的28-31位MODCK_H，另3位为硬件配置引脚MODCK[1-3]。现有设计中有的直接将硬件配置引脚固定连接相应电平，获得系统所需的CPM和内核时钟，但这种方法不能更改硬件配置引脚的状态。也有设计采用选焊电阻的方式给硬件配置引脚提供相应电平，相比上一种方法，有一定的灵活性，但每次改变时钟都需要对贴片电阻进行拆除和焊接，需要调试人员掌握基本的焊接技能，同时，随着拆焊次数的增多，将对PCB焊盘造成损伤，严重的会使焊盘脱落，导致硬件配置引脚不能获得正常的电平，CPM和内核也就得不到时钟信号，进而整个单板系统将不能正常工作，损失巨大。

又如为了增强PowerPC系统稳定性而加入的看门狗设计，已有许多方案，如授权公告号CN2519335Y的实用新型专利《一种看门狗的控制逻辑电路》、授权公告号CN2681231Y的实用新型专利《一种看门狗电路》都在PowerPC系统中使用了CPLD，用以通过对PowerPC给出的喂狗信号进行适当处理，实现可变时间的看门狗设计，但上述方法有一定的弊端。一方面，PowerPC内部集成了软件看门狗定时器，用户只需简单配置寄存器就可以实现一定周期范围内的看门狗，而且可以在引导系统执行完后，在应用程序中使用一个任务进行喂狗操作，还可避免由于引导程序执行时间较长需要延长看门狗定时周期的问题；另一方面，CPLD的引入也没有用于增加系统设计的灵活性，两方面都存在资源利用不充分的情况。

发明内容

本发明是为了解决现有应用CPLD的PowerPC不能实现缩短看门狗定时周期以及不能提高系统的灵活性的问题，提供一种应用CPLD的MPC8280最小系统及设置硬复位配置字的状态转换方法。

应用CPLD的MPC8280最小系统，它包括MPC8280、CPLD和TPS3110，

MPC8280的地址总线信号输出引脚60x_BA[31-27]与CPLD的地址总线信号输入引脚60x_BA[31-27]连接；

MPC8280的数据总线60x_BD[0-7]与CPLD的数据总线60x_BD[0-7]连接；

CPLD的电平信号输出引脚MODCK[1-3]分别与MPC8280的时钟硬件配置引脚MODCK[1-3]连接；

CPLD的中断信号输出引脚IRQ1#/IRQ2#分别与MPC8280的中断信号输入引脚IRQ1#/IRQ2#连接；

MPC8280的片选信号输出端与CPLD的片选信号输入端连接；

MPC8280的硬复位信号引脚HRESET#的输出端与CPLD的硬复位信号引脚HRESET#的输入端连接；

CPLD的软复位信号引脚SRESET#的输出端与MPC8280的软复位信号引脚SRESET#的输入端连接；

CPLD的上电复位信号引脚PORESET#的输出端与MPC8280的上电复位信号引脚PORESET#的输入端连接；

MPC8280的读写控制信号引脚BCTL0#与CPLD的读写控制信号引脚BCTL0#连接；MPC8280的使能控制信号引脚BCTL1#与CPLD的控制信号引脚BCTL1#连接；

CPLD的喂狗信号引脚WDI的输出端与TPS3110的喂狗信号引脚WDI的输入端连接；TPS3110的系统程序异常复位信号引脚RESET#的输出端与CPLD的系统程序异常复位信号引脚RESET#的输入端连接；CPLD的复位信号引脚soft_reset#的输出端与TPS3110的复位信号引脚soft_reset#的输入端连接。

基于上述应用CPLD的MPC8280最小系统的设置硬复位配置字的状态转换方法，所述实现状态转换方法的状态机包括：等待状态、空闲状态、第一字节状态、第二字节状态、第三字节状态、无效地址状态和第四字节状态，硬复位配置字的状态转换方法的实现过程为：

等待状态，用于检测硬复位信号HRESET#，当检测到硬复位信号HRESET#有效时，跳转至空闲状态，CPLD与MPC8280相连的数据总线60x_BD[0-7]为高阻态；

空闲状态，用于检测片选信号CS0#和MPC8280地址信号addr，当检测到的片选信号CS0#有效、且地址信号addr为0时，跳转至第一字节状态；

第一字节状态，向CPLD数据总线60x_BD[0-7]输出硬复位配置字首字节，当MPC8280地址信号addr不等于5’h8时，跳转至无效地址状态；当MPC8280地址信号addr等于5’h8时，跳转至第二字节状态；

第二字节状态，向CPLD数据总线60x_BD[0-7]输出硬复位配置字第二字节，当MPC8280地址信号addr不等于5’h10时，跳转至无效地址状态；当MPC8280地址信号addr等于5’h10时，跳转至第三字节状态；

第三字节状态，向CPLD数据总线60x_BD[0-7]输出硬复位配置字第三字节，当MPC8280地址信号addr不等于5’h18时，跳转至无效地址状态；否则，跳转至第四字节状态；

无效地址状态，CPLD数据总线60x_BD[0-7]为高阻状态，当MPC8280地址信号addr等于5’h8时，跳转至第二字节状态；当MPC8280地址信号addr等于5’h10时，跳转至第三字节状态；当MPC8280地址信号addr等于5’h18时，跳转至第四字节状态；当MPC8280地址信号addr不等于5’h8、5’h10和5’h18时，状态机保持无效地址状态；

第四字节状态，CPLD数据总线60x_BD[0-7]输出硬复位配置字第四字节，一次硬复位配置字设置完成，跳转至等待状态。

本发明的优点：

1)、通过CPLD输出所需电平信号，提供给MPC8280的时钟硬件配置引脚MODCK[1-3]，同时结合硬复位配置字中对MODCK_H的设置，可以更改CPM和内核的运行频率；

2)、将总线缓冲器的控制信号通过CPLD输出给缓冲器，对于不了解板级支持包BSP(Board Support Package)的开发人员可以通过CPLD更改缓冲器控制信号的配置方式，以适应不同类型的总线缓冲器；

3)、将MPC8280的硬复位信号HRESET#输入到CPLD，当引导程序bootrom调试初期，可以选择在HRESET#信号和装载引导程序的Flash芯片所连接MPC8280片选信号有效时，根据地址信号，利用CPLD模拟出GPCM时序，将32位硬复位配置字信息通过60x总线配置给MPC8280，在引导程序功能调试基本完成后，可以在引导程序中输出硬复位配置字信息；

4)、MPC8280的片选信号中除CS2#是提供给CPLD使用外，CS0#、CS4#和CS5#都可以通过CPLD灵活选择，提供给需要的外设。CPLD的两个I/O口分别接到MPC8280的IRQ1#和IRQ2#，为最小系统后续应用预留两个中断功能引脚，CPLD可根据设置的内部寄存器，自定义中断条件，MPC8280通过60x总线对CPLD内部寄存器进行读写操作。预留了24个通用I/O引脚给后续最小系统应用时可能使用的其他外设；

5)、在保证系统稳定性的看门狗设计上，本最小系统也是可以灵活配置的。首先可以使用MPC8280内部集成的软件看门狗定时器，在引导程序启动时禁止该寄存器，加载完操作系统后，开启看门狗定时器，并生成一个任务负责进行软件看门狗定时器的喂狗操作。考虑到最小系统中加入CPLD后存在因为CPLD跑飞导致系统失效的可能，所以使用CPLD一个I/O引脚输出外扩看门狗电压监测芯片TPS3110所需的喂狗信号。这样，如果MPC8280或CPLD跑飞，系统都可以正常复位，并可以充分利用相关资源。当然，也可以不使用软件看门狗定时器，用户可自定义某个CPLD内部寄存器某位作为看门狗芯片喂狗信号标志，CPLD输出喂狗信号逻辑中加入对该标志信号的判断，可同时保证对MPC8280和CPLD的监测。

6)、通过只修改CPLD固件和硬复位配置字，不对硬件进行更改，就能更改MPC8280内核与CPM的运行频率，操作简单可靠；

7)、在没有购买昂贵的仿真器时的引导程序前期调试中，使用CPLD对MPC8280的硬复位配置字进行设置，使系统得到正常的时钟信号，这个方法可助于排除一部分硬件上的故障；

8)、本最小系统设计中通过采用一片低成本的CPLD，充分考虑了系统的可配置性和后续应用的可扩展性，预留了较丰富的I/O和片选资源；

9)、部分设计采用CPLD固件实现，而不是使用芯片间直连的方式，一定程度上可以保护本系统的设计方案；

10)、通过看门狗电路设计，保证了加入CPLD不会影响系统的稳定性。

附图说明

图1为本发明的应用CPLD的MPC8280最小系统的结构示意图；

图2为CPLD设置硬复位配置字的状态转换图；

图3为本发明的应用CPLD的MPC8280最小系统的复位电路硬件连接关系图。

具体实施方式

具体实施方式一：下面结合图1说明本实施方式，本实施方式所述的应用CPLD的MPC8280最小系统，它包括MPC8280、CPLD和TPS3110，MPC8280的地址总线信号输出引脚60x_BA[31-27]与CPLD的地址总线信号输入引脚60x_BA[31-27]连接；

MPC8280的数据总线60x_BD[0-7]与CPLD的数据总线60x_BD[0-7]连接；

CPLD的电平信号输出引脚MODCK[1-3]分别与MPC8280的时钟硬件配置引脚MODCK[1-3]连接；

CPLD的中断信号输出引脚IRQ1#/IRQ2#分别与MPC8280的中断信号输入引脚IRQ1#/IRQ2#连接；

MPC8280的片选信号输出端与CPLD的片选信号输入端连接；

MPC8280的硬复位信号引脚HRESET#的输出端与CPLD的硬复位信号引脚HRESET#的输入端连接；

CPLD的软复位信号引脚SRESET#的输出端与MPC8280的软复位信号引脚SRESET#的输入端连接；

CPLD的上电复位信号引脚PORESET#的输出端与MPC8280的上电复位信号引脚PORESET#的输入端连接；

MPC8280的读写控制信号引脚BCTL0#与CPLD的读写控制信号引脚BCTL0#连接；MPC8280的使能控制信号引脚BCTL1#与CPLD的控制信号引脚BCTL1#连接；

CPLD的喂狗信号引脚WDI的输出端与TPS3110的喂狗信号引脚WDI的输入端连接；TPS3110的系统程序异常复位信号引脚RESET#的输出端与CPLD的系统程序异常复位信号引脚RESET#的输入端连接；CPLD的复位信号引脚soft_reset#的输出端与TPS3110的复位信号引脚soft_reset#的输入端连接。

本实施方式中的74ALVC16245是总线收发器，CPLD直接挂载到MPC8280的60x总线，作为一级总线，为了系统稳定，使用总线收发器对60x总线信号扩展到二级总线，Flash芯片是挂载到二级总线上，DIR是74ALVC16245的输入输出方向控制信号，高电平有效；OE#是74ALVC16245的输出使能信号，低电平有效。

BCTL0#/BCTL1#是MPC8280对外部总线收发器控制信号的配置端，可在MPC8280的板级支持包BSP中进行模式设置，目前使用配置方式为，BCTL0#用作外部总线收发器的W/R#控制信号，即BCTL0#信号为低电平，作为读控制信号，高电平作为写控制信号。BCTL1#用作外部总线收发器的OE#控制信号，低电平有效。

具体实施方式二：下面结合图1说明本实施方式，本实施方式为对实施方式一的MPC8280的时钟硬件配置引脚MODCK[1-3]的进一步说明，本实施方式所述的MPC8280的时钟硬件配置引脚MODCK[1-3]的状态是通过下述方法设置的：

对于不需要动态改变MPC8280内核与CPM工作时钟的应用，在逻辑设计时采用初始化的方式设置输出到MODCK[1-3]引脚的状态；

对于不需要动态改变MPC8280内核但是需要改变CPM工作时钟的应用，在逻辑设计时重新设置初始值，编程到CPLD中；

对于需要动态改变MPC8280内核与CPM工作时钟但重新编程CPLD的应用，自定义CPLD的内部寄存器中3位对应MODCK[1-3]，通过写入数据到该寄存器，改变其输出到MPC8280时钟硬件配置引脚的状态值。

具体实施方式三：下面结合图1说明本实施方式，下面结合图1说明本实施方式，本实施方式为对实施方式一的MPC8280对CPLD内部寄存器的读写操作的进一步说明，本实施方式所述MPC8280对CPLD内部寄存器的读写操作的实现方法为：

写寄存器，是在CPLD片选信号CS2#和写使能信号有效时，将数据线上的值存放到地址总线指定地址的寄存器中；读寄存器，是在CPLD片选信号和读使能信号有效时，将地址总线指定地址的寄存器中的值读入到数据线上。

具体实施方式四：下面结合图1说明本实施方式，本实施方式为对实施方式一的进一步说明，本实施方式所述的看门狗芯片的喂狗操作的实现方法为：看门狗芯片的喂狗信号输入端WDI在t_out时间内没有变化的电平输入，系统跑飞，进行看门狗复位操作，本实施方式所述的t_out的范围为0.55～1.65s，t_out的典型值为1.1s；CPLD的I/O引脚输出的喂狗信号应满足周期大于1.82Hz。

具体实施方式五：下面结合图1和图3说明本实施方式，本实施方式为对实施方式一的进一步说明，本实施方式所述的应用CPLD的MPC8280最小系统，它还包括存储器和连接器；CPLD的Flash复位引脚Pin12的输出端与存储器的复位引脚RST#的输入端连接；连接器的硬复位信号引脚Pin13输出端的一端连接CPLD硬复位信号引脚Pin40的输入端；连接器的硬复位信号引脚Pin13输出端的另一端连接MPC8280硬复位信号引脚HRESET#的输入端；连接器的软复位信号引脚Pin11输出端的一端连接CPLD软复位信号引脚Pin41的输入端；连接器的软复位信号引脚Pin11输出端的另一端连接MPC8280软复位信号引脚SRESET#的输入端。

本实施方式中的CPLD中还设置有board_reset#复位信号，该复位信号是应用CPLD的MPC8280最小系统按键复位信号，实现手动复位功能，低电平有效，该信号有效后CPLD输出soft_reset#、flash_reset#、poreset#复位信号。

具体实施方式六：下面结合图1和图3说明本实施方式，本实施方式为对实施方式五中的存储器和连接器的进一步说明，本实施方式所述的存储器是采用PC28F00AM29实现的，连接器是采用JTAG16实现的。

具体实施方式七：下面结合图2说明本实施方式，本实施方式是基于实施方式一所述的应用CPLD的MPC8280最小系统的设置硬复位配置字的状态转换方法，本实施方式所述的实现状态转换方法的状态机包括：等待状态、空闲状态、第一字节状态、第二字节状态、第三字节状态、无效地址状态和第四字节状态，硬复位配置字的状态转换方法的实现过程为：

等待状态，用于检测硬复位信号HRESET#，当检测到硬复位信号HRESET#有效时，跳转至空闲状态，CPLD与MPC8280相连的数据总线60x_BD[0-7]为高阻态；

空闲状态，用于检测片选信号CS0#和MPC8280地址信号addr，当检测到的片选信号CS0#有效、且地址信号addr为0时，跳转至第一字节状态；

第一字节状态，向CPLD数据总线60x_BD[0-7]输出硬复位配置字首字节，当MPC8280地址信号addr不等于5’h8时，跳转至无效地址状态；当MPC8280地址信号addr等于5’h8时，跳转至第二字节状态；

第二字节状态，向CPLD数据总线60x_BD[0-7]输出硬复位配置字第二字节，当MPC8280地址信号addr不等于5’h10时，跳转至无效地址状态；当MPC8280地址信号addr等于5’h10时，跳转至第三字节状态；

第三字节状态，向CPLD数据总线60x_BD[0-7]输出硬复位配置字第三字节，当MPC8280地址信号addr不等于5’h18时，跳转至无效地址状态；否则，跳转至第四字节状态；

无效地址状态，CPLD数据总线60x_BD[0-7]为高阻状态，当MPC8280地址信号addr等于5’h8时，跳转至第二字节状态；当MPC8280地址信号addr等于5’h10时，跳转至第三字节状态；当MPC8280地址信号addr等于5’h18时，跳转至第四字节状态；当MPC8280地址信号addr不等于5’h8、5’h10和5’h18时，状态机保持无效地址状态；

第四字节状态，CPLD数据总线60x_BD[0-7]输出硬复位配置字第四字节，一次硬复位配置字设置完成，跳转至等待状态。

本发明不局限于上述实施方式，还可以是上述各实施方式中所述技术特征的合理组合。

Claims (7)

1.应用CPLD的MPC8280最小系统，它包括MPC8280、CPLD和TPS3110，其特征是：

MPC8280的地址总线信号输出引脚60x_BA[31-27]与CPLD的地址总线信号输入引脚60x_BA[31-27]连接；

MPC8280的数据总线60x_BD[0-7]与CPLD的数据总线60x_BD[0-7]连接；

CPLD的电平信号输出引脚MODCK[1-3]分别与MPC8280的时钟硬件配置引脚MODCK[1-3]连接；

CPLD的中断信号输出引脚IRQ1#/IRQ2#分别与MPC8280的中断信号输入引脚IRQ1#/IRQ2#连接；

MPC8280的片选信号输出端与CPLD的片选信号输入端连接；

MPC8280的硬复位信号引脚HRESET#的输出端与CPLD的硬复位信号引脚HRESET#的输入端连接；

CPLD的软复位信号引脚SRESET#的输出端与MPC8280的软复位信号引脚SRESET#的输入端连接；

CPLD的上电复位信号引脚PORESET#的输出端与MPC8280的上电复位信号引脚PORESET#的输入端连接；

MPC8280的读写控制信号引脚BCTL0#与CPLD的读写控制信号引脚BCTL0#连接；MPC8280的使能控制信号引脚BCTL1#与CPLD的控制信号引脚BCTL1#连接；

CPLD的喂狗信号引脚WDI的输出端与TPS3110的喂狗信号引脚WDI的输入端连接；TPS3110的系统程序异常复位信号引脚RESET#的输出端与CPLD的系统程序异常复位信号引脚RESET#的输入端连接；CPLD的复位信号引脚soft_reset#的输出端与TPS3110的复位信号引脚soft_reset#的输入端连接。

2.根据权利要求1所述的应用CPLD的MPC8280最小系统，其特征是：MPC8280的时钟硬件配置引脚MODCK[1-3]的状态是通过下述方法设置的：

对于不需要动态改变MPC8280内核与CPM工作时钟的应用，在逻辑设计时采用初始化的方式设置输出到MODCK[1-3]引脚的状态；

对于不需要动态改变MPC8280内核但是需要改变CPM工作时钟的应用，在逻辑设计时重新设置初始值，编程到CPLD中；

对于需要动态改变MPC8280内核与CPM工作时钟但重新编程CPLD的应用，自定义CPLD的内部寄存器中3位对应MODCK[1-3]，通过写入数据到该寄存器，改变其输出到MPC8280时钟硬件配置引脚的状态值。

3.根据权利要求1所述的应用CPLD的MPC8280最小系统，其特征是：MPC8280对CPLD内部寄存器的读写操作的实现方法为：

写寄存器，是在CPLD片选信号CS2#和写使能信号有效时，将数据线上的值存放到地址总线指定地址的寄存器中；读寄存器，是在CPLD片选信号和读使能信号有效时，将地址总线指定地址的寄存器中的值读入到数据线上。

4.根据权利要求1所述的应用CPLD的MPC8280最小系统，其特征是：看门狗芯片的喂狗操作的实现方法为：

看门狗芯片的喂狗信号输入端WDI在tout时间内没有变化的电平输入，系统跑飞，进行看门狗复位操作。

5.根据权利要求1所述的应用CPLD的MPC8280最小系统，其特征是：它还包括存储器和连接器；

CPLD的Flash复位引脚Pin12的输出端与存储器的复位引脚RST#的输入端连接；

连接器的硬复位信号引脚Pin13输出端的一端连接CPLD硬复位信号引脚Pin40的输入端；

连接器的硬复位信号引脚Pin13输出端的另一端连接MPC8280硬复位信号引脚HRESET#的输入端；

连接器的软复位信号引脚Pin11输出端的一端连接CPLD软复位信号引脚Pin41的输入端；

连接器的软复位信号引脚Pin11输出端的另一端连接MPC8280软复位信号引脚SRESET#的输入端。

6.根据权利要求5所述的应用CPLD的MPC8280最小系统，其特征是：存储器是采用PC28F00AM29实现的，连接器是采用JTAG16实现的。

7.基于权利要求1所述的应用CPLD的MPC8280最小系统的设置硬复位配置字的状态转换方法，其特征是：所述实现状态转换方法采用状态机实现，所述的状态机包括：等待状态、空闲状态、第一字节状态、第二字节状态、第三字节状态、无效地址状态和第四字节状态，硬复位配置字的状态转换方法的实现过程为：

等待状态，用于检测硬复位信号HRESET#，当检测到硬复位信号HRESET#有效时，跳转至空闲状态，CPLD与MPC8280相连的数据总线60x_BD[0-7]为高阻态；

空闲状态，用于检测片选信号CS0#和MPC8280地址信号addr，当检测到的片选信号CS0#有效、且地址信号addr为0时，跳转至第一字节状态；

第一字节状态，向CPLD数据总线60x_BD[0-7]输出硬复位配置字首字节，当MPC8280地址信号addr不等于5’h8时，跳转至无效地址状态；当MPC8280地址信号addr等于5’h8时，跳转至第二字节状态；

第二字节状态，向CPLD数据总线60x_BD[0-7]输出硬复位配置字第二字节，当MPC8280地址信号addr不等于5’h10时，跳转至无效地址状态；当MPC8280地址信号addr等于5’h10时，跳转至第三字节状态；

第三字节状态，向CPLD数据总线60x_BD[0-7]输出硬复位配置字第三字节，当MPC8280地址信号addr不等于5’h18时，跳转至无效地址状态；否则，跳转至第四字节状态；

无效地址状态，CPLD数据总线60x_BD[0-7]为高阻状态，当MPC8280地址信号addr等于5’h8时，跳转至第二字节状态；当MPC8280地址信号addr等于5’h10时，跳转至第三字节状态；当MPC8280地址信号addr等于5’h18时，跳转至第四字节状态；当MPC8280地址信号addr不等于5’h8、5’h10和5’h18时，状态机保持无效地址状态；

第四字节状态，CPLD数据总线60x_BD[0-7]输出硬复位配置字第四字节，一次硬复位配置字设置完成，跳转至等待状态。