CN2681231Y - 一种看门狗电路 - Google Patents

Abstract

一种涉及对CPU系统进行监控复位的看门狗电路，将看门狗电路芯片WDO端的输出信号反馈到WDI端，形成固定周期的时钟信号，将此时钟信号作为看门狗电路的时钟源，利用可编程逻辑芯片(CPLD)中的宏单元形成累加计数器，对该时钟源进行分频计数，并根据累加计数器的值，在看门狗电路芯片的/MR端输入相应的触发信号，软件正常运行时，CPU在每次喂狗时对CPLD中的累加计数器付值，完成喂狗动作，并确定下一次喂狗的时间周期。本实用新型提供了一种占用CPLD资源少，且可变时间周期的看门狗，从而在不方便加喂狗指令时能适当延长看门狗的时间周期，同时兼顾看门狗对软件跑飞或死机响应的及时性。

Description

一种看门狗电路

技术领域

本实用新型涉及电数字数据处理，尤其涉及一种对CPU系统进行监控复位的电路。

背景技术

在通信、工业控制、自动化等领域中大量地使用了带CPU的硬件单板，单板上的软件在CPU中运行，由于受到各种外部环境的干扰，运行中的软件难免会跑飞或死机。为了不使整个系统因为软件跑飞或死机而永远瘫痪，人们设计了看门狗，看门狗是使跑飞或死机的软件重新开始运行的一种装置，实时地监视软件的运行。看门狗一般都内设一段时间，正常运行的软件，为了表明自己没有跑飞或死机，在这段时间内对看门狗进行写操作，如果在这段时间内软件对看门狗进行写操作，则看门狗认为软件运行正常；如果在这段时间内软件没有对看门狗进行写操作，则看门狗认为软件跑飞或死机，看门狗将复位软件，使其重新开始运行，从而避免了系统长时间的瘫痪，看门狗内设的这段时间称为看门狗时间周期，在一个看门狗时间周期内的写操作称为喂狗。

目前常见的具备看门狗电路的芯片有ADM706、MAX706等，这些芯片能完成上电复位及提供系统复位信号的功能，看门狗时间周期大都是固定的，一般为1.6秒，软件加载解压缩所需时间由于软件的大小不同而不同，30秒的情况比较多，这样一来，软件加载解压缩过程中，不能在一个看门狗时间周期内(1.6秒)喂狗，将导致软件反复复位，反复加载解压缩，因此软件在加载解压缩过程中喂狗非常不方便，在这段过程一般不喂狗，而目前通过增加看门狗时间周期(如大于30秒)，虽然能解决软件加载解压缩反复复位的问题，但要占用大量的CPLD资源，同时当软件正常运行后，看门狗对软件的监控又不够及时。

为了解决软件加载解压缩过程中不便于喂狗的问题，并使得软件正常运行时看门狗对软件能及时监控，现有的做法如下：

如图1所示为现有的看门狗电路图，看门狗电路主要由按键(S1)、ADM706芯片(U1)、可编程逻辑芯片CPLD(U2)、33MHZ的晶振(X1)、8245 CPU(U3)构成，它的工作原理是：正常工作时，CPU(U3)通过PORTX口、CPLD(U2)在每隔1.6秒之内给ADM706(U1)的喂狗信号输入端(WDI)发出喂狗信号，当CPU(U3)中的软件跑飞或死机时，CPU(U3)无法发出喂狗信号，当ADM706(U1)在1.6秒之后接收不到喂狗信号时，喂狗信号输出端(WDO)输出低电平，输入到ADM706(U1)的人工复位输入端(/MR)，使ADM706(U1)的复位信号输出端(/RESET)输出低电平，经过CPLD(U2)的驱动，最终输出/CPU_RESET、/RESET1、/RESET2、/RESET3等复位信号，其中/CPU_RESET送到CPU(U3)的复位端(/RESET)，复位CPU(U3)，从而使跑飞或死机的CPU(U3)重新运行，避免了系统长时间的瘫机。当CPU(U3)加载解压缩软件时，CPU无法做喂狗动作，加载解压缩软件所需时间视软件的大小而不同，一般需要30秒左右，在这段时间内如果不做特殊处理，超过1.6秒ADM706(U1)得不到喂狗信号，它将通过CPLD(U2)使CPU(U3)复位，重新加载解压缩程序，如此反复进行，将永远完不成软件的加载解压缩过程。为了解决以上问题，目前的做法是用CPLD(U2)对单板上的时钟(如33MHZ)进行分频计数，延时一段软件加载解压缩所需要的时间(如30秒)，在这段时间内由CPLD(U2)逻辑单独完成对ADM706(U1)的喂狗，超过这段时间后由CPU(U3)通过CPLD(U2)进行喂狗。

一般通讯等领域中单板上的时钟频率大多在几十MHZ左右(如33MHZ)，通过对几十MHZ的时钟分频技术，来延时软件加载解压缩所需要的几十秒的时间，需要使用CPLD(U2)逻辑的很多宏单元，浪费很多CPLD逻辑资源，如对33MHZ的时钟进行分频计数来延时30秒，需要计数到990000000(十六进制为3B023380)，需要30 BITS的触发器，即30个逻辑宏单元，而LATTICE的ispLSI2032VE CPLD总共只有32个宏单元，几乎将ispLSI2032VE的宏单元全部占用，因此，现有的看门狗电路占用CPLD的资源大，对CPLD的逻辑资源需求多，从而增加了成本。

现有技术用了很大的CPLD开销延时软件加载解压缩所需时间，而且软件完成加载后，看门狗的时间周期固定为1.6秒，不能再改变，这不够灵活，软件在一些地方不方便加喂狗指令，需要看门狗的时间周期适当延长(如延长3.2秒、6.4秒等)，同时兼顾看门狗对软件跑飞或死机响应的及时性，有些地方又需要看门狗的时间周期短些，看门狗的时间周期固定为1.6秒不能满足这样的需求。

实用新型内容

本实用新型所要解决的技术问题是：克服现有技术的不足，提供一种占用CPLD资源少，且可变时间周期的看门狗，从而在不方便加喂狗指令时能适当延长看门狗的时间周期，同时兼顾看门狗对软件跑飞或死机响应的及时性。

本实用新型为解决上述技术问题所采用的技术方案为：

这种看门狗电路，包括看门狗电路芯片(U1)，所述看门狗电路芯片(U1)的WDI端输入信号，WDO端产生相应的输出信号，其特征在于：将所述的输出信号反馈到看门狗电路芯片(U1)的WDI端，形成固定周期的时钟信号，将此时钟信号作为看门狗电路的时钟源。

所述的输出信号直接输入看门狗电路芯片(U1)的WDI端，或先输入可编程逻辑芯片CPLD(U2)，经CPLD(U2)对输出信号进行如延时等的处理后，环回输入到看门狗电路芯片(U1)的WDI端。

利用可编程逻辑芯片CPLD(U2)中的宏单元形成累加计数器，对所述的时钟源进行分频计数，并根据累加计数器的值，在看门狗电路芯片(U1)的/MR端输入相应的触发信号，看门狗电路芯片(U1)的/RESET端输出相应的电平信号，该电平信号经驱动后输出到CPU(U3)。

软件正常运行时，所述的可编程逻辑芯片CPLD(U2)接收来自CPU(U3)上PORTX端的喂狗指令，对累加计数器付值，完成喂狗动作，并确定下一次喂狗的时间周期。

将CPLD(U2)上累加计数器的最高两位的结果相与后反相的值，输入到看门狗电路芯片(U1)的/MR端。

本实用新型的有益效果为：本实用新型将看门狗电路芯片(如ADM706)的WDO端输出的信号CPLD_TIME反馈给WDI端，从而利用看门狗电路芯片的计时特性，产生连续的时钟信号，利用此时钟信号作时钟源，可以显著减少对可编程逻辑芯片(CPLD)逻辑资源的占用，从而节省了成本，如现有技术需要30个CPLD的宏单元，几乎将LATTICE公司的ispLSI2032VE芯片(总共有32个宏单元)全部占用，而采用本实用新型则只需要5个CPLD宏单元，使用ispLSI2032VE芯片绰绰有余，对于一些常用的小系统来说，这种节约是非常可观的。

本实用新型通过采用CPU对CPLD中的累加计数器付值的方法进行喂狗，可以使看门狗的时间周期随时可调，前一个喂狗动作可以决定下一个时间周期，从而使看门狗更加灵活，在不方便加喂狗指令时能适当延长看门狗的时间周期，同时兼顾了看门狗对软件跑飞或死机响应的及时性，应用更方便。

附图说明

图1为现有的看门狗电路图；

图2为本实用新型实施例一的看门狗电路图；

图3为本实用新型ADM706芯片的WDO端输出的时钟信号示意图；

图4为本实用新型实施例二的看门狗电路图。

具体实施方式

为使本实用新型所要解决的技术问题、技术方案及优点更清楚明白，下面根据附图和实施例对本实用新型作进一步详细说明：

实施例一：

如图2所示，本实施例的看门狗电路由按键(S1)、ADM706(U1)、CPLD(U2)、MPC8245 CPU(U3)构成，本实用新型主要是利用了ADM706(U1)的1.6秒的计时特性，ADM706(U1)上电后会进行1.6秒的计时，若在此时间ADM706(U1)的WDI管脚输入的电平没有变换，则ADM706(U1)的WDO输出将由高电平变换为低电平；当WDO的输出变为低电平时，如果此时ADM706(U1)的WDI输入端没有电平变换，则ADM706(U1)的输出将保持低电平不变，本实用新型将WDO输出的信号反馈到WDI端，此时恰好在WDI端加了一个电平变换信号，所以此时ADM706(U1)的输出端将变为高电平，并进行1.6秒的计时，1.6秒后再变为低电平，如此反复地进行下去，将在ADM706(U1)的WDO端形成一个如图3所示周期大约为1.6秒的时钟信号。

将此1.6秒的时钟信号送到CPLD(U2)中，作为时钟源，进行分频计数，此时只需5个BITS的寄存器，即5个CPLD(U2)的宏单元，就可以完成最大51秒的延时计数。此时要解决软件加载解压缩过程(如30秒)无法喂狗并要兼顾看门狗响应的及时性的问题可以如下：在CPLD(U2)中用5个宏单元形成一个5位的累加计数器：B0、B1、B2、B3、B4，将最高的两位B4、B3相与的结果反相后通过CPLD(U2)的I/O口输到ADM706(U1)的/MR端，即/MR＝|(B4∧B3)，刚上电时，ADM706(U1)完成200毫秒的复位延时后，五位计数器的值为零(00000B)，则/MR＝|(0∧0)＝1，所以ADM706(U1)的/RESET端输出高电平，整个系统不会复位，此时五位累加计数器对图3所示的周期大约为1.6秒的时钟进行累加计数；当软件经过30秒顺利完成加载解压缩时，累加计数器中的值为(10011B)，此时/MR＝|(1∧0)＝1，系统不会复位。这之后由于软件已完成加载解压缩，可进行第一次喂狗动作，如果软件希望第一次喂狗动作之后的看门狗的时间周期为3.2秒，则CPU(U3)可以通过PORTX口付给CPLD(U2)中的累加计数器的值为(10110B)，这之后如果CPU(U3)在3.2秒之内进行喂狗，即给累加计数器付值(10110B)，则不会复位；如果程序跑飞或死机，无法喂狗，则3.2秒后累加计数器中的值为(11000B)，则/MR＝|(1∧1)＝0，ADM706的/RESET端输出低电平，经过CPLD(U2)的驱动，CPLD(U2)的输出端/CPU_RESET、/RESET1、/RESET2、/RESET3输出低电平，复位CPU(U3)和单板上的其他电路，从ADM706的/RESET端输入到CPLD(U2)的/RST信号将累加计数器清零(00000B)，此时虽然/MR＝|(0∧0)＝1，但是由于ADM706(U1)芯片的特性要使/RST信号维持200毫秒低电平，以确保复位的可靠性，在此200毫秒内ADM706(U1)的WDO端将固定输出高电平，所以累加计数器的值保持为零(00000B)，200毫秒过后ADM706(U1)的/RESET端输出高电平，它驱动的/CPU_RESET、/RESET1、/RESET2、/RESET3信号也变为高电平，复位结束，CPU(U3)开始进行30秒的程序加载解压缩，此时ADM706(U1)的WDO端开始输出周期为1.6秒的时钟信号，CPLD(U2)累加计数器由零(00000B)开始进行累加计数，重复前面讲过的30秒的软件加载解压缩过程。

本实用新型可以根据需要灵活改变看门狗的时间周期，如当软件正常运行时，进行喂狗，CPU(U3)通过PORTX口给累加计数器付值(10110B)，则喂狗后的看门狗时间周期为3.2秒，如果想保持该时间周期不变，则每次喂狗都给累加计数器付值(10110B)，如果后面有较长的一段时间软件不方便喂狗，需要将看门狗时间周期调整为6.4秒，则在前一次喂狗时付给累加计数器(10100B)，从而本实用新型看门狗的前一次喂狗动作，可以改变看门狗的下一次时间周期，使得本实用新型的看门狗时间周期可变。

实施例二：

如图4所示为本实用新型另一实施例，将ADM706(U1)的WDO端输出的信号CPLD_TIME经过可编程逻辑芯片CPLD(U2)环回到ADM706(U1)的WDI端，在CPLD(U2)里可以对CPLD_TIME信号进行适当处理，如延时等，从而改善图3所示的时钟信号，如调整低电平宽度t1的长短等，本实施例中看门狗电路的其它结构和原理与实施例一相同，在此不在赘述。

Claims (6)

1、一种看门狗电路，包括看门狗电路芯片、可编程逻辑芯片，所述看门狗电路芯片上设有喂狗信号输入端、喂狗信号输出端和复位信号输出端，所述看门狗电路芯片通过复位信号输出端与可编程逻辑芯片相连接，其特征在于：所述的喂狗信号输出端与喂狗信号输入端相连接，将喂狗信号输出端的输出信号传送到喂狗信号输入端，形成固定周期的时钟信号，作为看门狗电路的时钟源。

2、根据权利要求1所述的看门狗电路，其特征在于：所述看门狗电路芯片的喂狗信号输出端直接与喂狗信号输入端相连接。

3、根据权利要求1所述的看门狗电路，其特征在于：所述看门狗电路芯片的喂狗信号输出端输出的信号先输入可编程逻辑芯片，经可编程逻辑芯片对输出信号进行处理后，环回输入到喂狗信号输入端。

4、根据权利要求1、2或3所述的看门狗电路，其特征在于：所述可编程逻辑芯片中包括累加计数器，该累加计数器与所述看门狗电路芯片的喂狗信号输出端相连以接收所述的时钟源信号，进行延时计数；所述的可编程逻辑芯片还与看门狗电路芯片的人工复位输入端相连，根据累加计数器的值，在看门狗电路芯片的人工复位输入端输入相应的触发信号，看门狗电路芯片的复位信号输出端输出相应的电平信号到可编程逻辑芯片，经可编程逻辑芯片驱动后输出到CPU的复位端。

5、根据权利要求4所述的看门狗电路，其特征在于：所述的累加计数器采用若干个所述可编程逻辑芯片的宏单元组成。

6、根据权利要求4所述的看门狗电路，其特征在于：所述的可编程逻辑芯片还与CPU的另一端口相连接，使CPU可对所述可编程逻辑芯片的累加计数器赋值，确定下一次喂狗的时间周期。

Images