CN201804329U - 一种基于arm微处理器的usb接口硬件装置 - Google Patents
一种基于arm微处理器的usb接口硬件装置 Download PDFInfo
- Publication number
- CN201804329U CN201804329U CN2010205570259U CN201020557025U CN201804329U CN 201804329 U CN201804329 U CN 201804329U CN 2010205570259 U CN2010205570259 U CN 2010205570259U CN 201020557025 U CN201020557025 U CN 201020557025U CN 201804329 U CN201804329 U CN 201804329U
- Authority
- CN
- China
- Prior art keywords
- circuit
- usb
- arm microprocessor
- microprocessor
- arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 claims abstract description 8
- 230000005540 biological transmission Effects 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 9
- 230000011664 signaling Effects 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- PSYGHMBJXWRQFD-UHFFFAOYSA-N 2-(2-sulfanylacetyl)oxyethyl 2-sulfanylacetate Chemical compound SCC(=O)OCCOC(=O)CS PSYGHMBJXWRQFD-UHFFFAOYSA-N 0.000 description 1
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 1
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 1
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 1
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型涉及一种硬件接口装置，提供一种成本低、功耗小、速度快、USB设备应用脱离PC领域的基于ARM微处理器的USB接口硬件装置，包括ARM微处理器、LD0稳压电源、复位电路、FLASH存储电路、JTAG测试口电路、键盘接口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、I/O输入输出电路、USB主机芯片，所述ARM微处理器输入连接于LD0稳压电源，输出与LED显示电路连接，并分别与复位电路、FLASH存储电路、JTAG测试口电路、键盘接口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、I/O输入输出电路、USB主机芯片实现连接，实现双向信号传输。
Description
技术领域
本实用新型涉及一种硬件接口装置，特别涉及一种基于ARM微处理器的USB接口硬件装置。
背景技术
目前，越来越多的嵌入式产品都具有USB接口功能，但实际指的是下位机的功能，不具备主动识别USB设备，更不能对其进行控制和读写等操作。如今的接口上使用的绝大多数仍然基于PC实现，一般都使用并口或串口与计算机连接，其中有些接口是由IBM在20世纪80年到初设计的，使用了很多年，物理层的协议己经非常成熟。但是，随着计算机技术的飞速发展，这些接口已经无法满足PC系统与外部设备之间不断提高的速度以及稳定性、易用性等要求，并且给PC系统的设计者带来了越来越多的麻烦，也给使用者带来诸多不便。这一现象，大大限制了计算机的发展。这些传统的接口协议一般只是针对其物理层做了定义和约束，而对于设备和PC间具体的通信行为和自身的拓扑结构则基本上没有设计。
实用新型内容
本实用新型的目的是提供一种成本低、功耗小、速度快、USB设备的应用脱离PC领域的基于ARM微处理器的USB接口硬件装置。
本实用新型所采用的技术方案是这样的：一种基于ARM微处理器的USB接口硬件装置，包括ARM微处理器，LD0稳压电源、复位电路、FLASH存储电路、JTAG测试口电路、键盘接口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、I/O输入输出电路、USB主机芯片，所述ARM微处理器输入连接于LD0稳压电源，输出与LED显示电路连接，并分别与复位电路、FLASH存储电路、JTAG测试口电路、键盘接口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、I/O输入输出电路、USB主机芯片双向连接，实现双向信号传输。
进一步：一种基于ARM微处理器的USB接口硬件装置，所述FLASH存储电路采用39vF160作为程序存储器。
进一步：所述ARM微处理器以S3C4510B芯片作为主CPU。
进一步：所述USB主机芯片为ISPI161AI芯片。
进一步：所述ARM微处理器双向连接一晶振电路，所述晶振电路为有源晶振电路。
通过采用前述技术方案，本实用新型的有益效果是：该种基于ARM微处理器的USB接口硬件装置，使用S3C4510B芯片作为主CPU，使用ISP1161芯片作为主机控制器芯片，构建了USB主机系统，使USB设备的应用脱离了PC领域，具有成本低、功耗小、速度快的特点。
附图说明
图1是本实用新型实施例硬件系统原理图；
图2是本实用新型实施例ARM微处理器S3C4510B结构框图；
图3是本实用新型实施例主机芯片ISP1161同时用作USB主机和设备结构框图；
图4是本实用新型实施例ARM微处理器S3C4510B与主机芯片ISP1161接口电路图；
图5是本实用新型实施例RS232串行接口电路图；
图6是本实用新型实施例主机芯片ISP1161传输流程图。
具体实施方式
以下结合附图和具体实施方式来进一步说明本实用新型。
参考图1，一种基于ARM微处理器的USB接口硬件装置，包括ARM微处理器S3C4510B，LD0稳压电源、晶振复位电路、FLASH存储电路、JTAG测试口电路、键盘接口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、I/O输入输出电路、USB主机芯片，所述ARM微处理器S3C4510B输入连接LD0稳压电源，输出与LED显示电路连接，并分别与复位电路、FLASH存储电路、JTAG测试口电路、键盘接口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、I/O输入输出电路、USB主机芯片ISP1161连接，实现双向信号传输。所述LD0稳压电源输入电压为高质量的5V的直流稳压电源；所述晶振电路用于向CPU及其他电路提供工作时钟。在该系统中，S3C4510B使用有源晶振；所述作为一种非易失性存储器，所述FLASH存储电路在系统中通常用于存放程序代码，常量表，以及在系统掉电后需要保存的数据。本系统中采用STS公司的39vF160作为程序存储器，该FLAHS容量为16Mb，在系统中其数据总线宽度为16位，可提供M2字节的程序存储空间，完全满足系统需求；FLASH存储电路在本系统中采用内部JTAG由CP复位方式；与Flash存储器相比，SDARM不具有掉电数据保持的特性，但其存取速度大大高于Flash存储器，且具有读写的属性，因此SDRAM在系统主要用作程序的运行空间、数据及堆栈区。
如图5系统提供与CP通过RS232串行口通信的功能，因为RS232电平标准与系统的TTL电平无法兼容，故需加入电平转换电路。
图2为S3C4510B微处理器，此微处理器组成高效、实时处理、功能全面、操作简单的嵌入式USB主控制器系统。数据总线可以是8位(字节)、16位(半字)、32位(字)，地址总线最大为32位。可以支持多种存储器的访问：ROM、SRAM、FLASHROM、DRAM、SDRAM，并且采用I/O与存储器统一编址，S3C4510B内部集成了：8K快速静态RAM、以太网网络控制器、HDLC控制器、I2C接口、通用DMA接口、两个异步串行口、16个可编程的I/O口、两个32位的定时器.并具有4个外部中断。
S3C4510B是基于以太网应用系统的高性价比16/32位RISC微控制器，内含一个由ARM公司设计的16/32位ARM7TDMI RISC处理器核，ARM7TDMI为低功耗、高性能的16/32核，适合用于对价格及功耗敏感的应用场合；除了ARM7TDMI核以外，S3C4510B比较重要的片内外围功能模块包括：2个带缓冲描述符的HDLC通道，2个UART通道，2个GDMA通道，2个32位定时器，18个可编程的I/O口；片内的逻辑控制电路包括：中断控制器，DRAM/SDRAM控制器，ROM/SRAM和FLASH控制器，系统管理器，一个内部32位系统总线仲裁器，一个外部存储器控制器；
S3C4510B共有208只引脚，采用QFP封装。主要包括电源和接地引脚有近50根，地址总线、数据总线和通用I/O口，以及其他的专用模块如HDLC、UART、IIC、MAC等的接口。总之，S3C4510B的引脚主要分为三类，即：输入(I)、输出(O)、输入/输出(I/O)。
参考图3、主机芯片ISP1161A1是一个单片通用串行总线(USB)主机控制器(HC)和设备控制器(DC)，两个USB控制器——HC和DC，共用一个微处理器总线接口。它们有相同的数据总线，但I/O地址不同。它们也有各自的中断请求输出管脚和独立的DMA通道，DMA通道含有各自的DMA请求输出管脚和DMA应答输入管脚。这就使微处理器在应用中可以同时对USB HC和USB DC进行控制；ISP1161为USB HC提供两个下行端口，为USB DC提供一个上行端口。每一个下行端口都有一个过流(OC)检测输入管脚和电源转换控制输出管脚。上行端口也有一个VBUS检测输入管脚。另外，ISP1161还分别为USB HC和USB DC提供单独的唤醒输入管脚和挂起状态输出管脚，这就使电源管理起来很灵活。HC的下行端口可与任意一个符合USB规范并含有USB上行端口的USB器件和USB集线器相连。类似地，DC的上行端口可与任意一个符合USB规范并含有USB下行端口的USB主机和USB集线器相连。
参考图4，ISP1161与S3C4510B的数据传输可以通过I/O方式或DMA方式进行数据传输，通过硬件连线就可以确据传输方式，嵌入式系统选择I/O方式进行数据传输；ISP1161的数据线D0～D15可以与S3C4510B的数据线的低16位进行连接，S3C4510B的两根地址线(A21、A20)通过与ISP1161的地址线A1、A0相连接来选择ISP1161的内部寄存器：A1 A0＝“00”选择主控制器的数据端口；A1A0＝“01”选择主控制器的命令端口；A1 A0＝“10”选择从控制器的数据端口；A1A0＝“11”选择从控制器的命令端口。用S3C4510B的nECS3引脚为ISP1161分配一个确定的地址端，S3C4510B的n OE和n WBE<0>引脚连接到ISP1161的n RD和n WR，分别用来传送读信号和写信号。INT1和INT2分别是主从控制器的中断申请引脚，接S3C4510B的IRQ1和IRQ2引脚，这两个中断线可编程控制为电平或脉冲触发方式。ISP1161的n RESET引脚直接与3C4510B的n RESET引脚相连，这样在S3C4510B复位后自动产生一个低电平使ISP1161复位。
参考图6，数据传输过程是主机芯片控制器ISP1161编程过程中不可缺少的部分，主机芯片控制器ISP1161在运行模式下的传输它分为以下几个步骤：
1).在微控制器系统内存准备PTD Data主机控制器驱动和ISP1161主控制器的通信通道以PTD形式表现的。PTD提供USB关于命令、状态、USB数据包的通讯信息。PTD一般存储在单片机的RAM里，对于USB的HC，存储在ISP1161的Buffer里。USB的HCD先将PTD存于RAM中，为以后传递到ISP1161的RAM做好准备。
2).把PTDData传送到FIFO寄存器当PTD数据已经准备好了，HCD就可以将它传递到FIFO Buffer RAM中
3).HC翻译PTD数据HC通过读取存在FIFO Buffer RAM中PTD，决定什么事务将需要执行。
4).HC通过USB总线执行USB传输通过特定USB总线，指向特定的端口。主控制器执行交换。进行数据传输处理之后，还有诸如中断处理、出错处理等。
通过I/O读写方式访问ISP1161的从控制器。从控制器能执行诸如打印机、数字摄像机等外设功能，也可以与PC主机进行数据交换。从控制器的固件设计成自动中断驱动模式，所以当S3C4510B执行前台任务时，USB传输被放到后台处理。确保了最好的传输效率、更好的软件结构、简化了编程和调试。
从控制器的编程实现首先必须建立主控制器与其他设备CPU平台的连接，其次是设置硬件提取层。接着就是中断服务程序的安装，包括：总线复位、挂起状态改变、EOT处理、控制终端处理、控制输出处理、控制输入处理、块终端处理、ISO终端处理。在接上电源以后，微处理器必须初始化端口、存储器、定时器和中断服务程序，然后微处理器重新连接USB，它确保微处理器设置从控制器之前，从控制器没有进入运行状态。在此之后就可以对一系列的标准设备请求进行响应，完成对这些请求的清除或设置。
Claims (5)
1.一种基于ARM微处理器的USB接口硬件装置，其特征在于：包括ARM微处理器、LD0稳压电源、复位电路、FLASH存储电路、JTAG测试口电路、键盘接口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、I/O输入输出电路、USB主机芯片，所述ARM微处理器输入连接于LD0稳压电源，输出与LED显示电路连接，并分别与复位电路、FLASH存储电路、JTAG测试口电路、键盘接口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、I/O输入输出电路、USB主机芯片连接，实现双向信号传输。
2.根据权利要求1所述的一种基于ARM微处理器的USB接口硬件装置，其特征在于：所述FLASH存储电路采用39vF160作为程序存储器。
3.根据权利要求1所述的一种基于ARM微处理器的USB接口硬件装置，其特征在于：所述ARM微处理器以S3C4510B芯片作为主CPU。
4.根据权利要求1所述的一种基于ARM微处理器的USB接口硬件装置，其特征在于：所述USB主机芯片为ISPI161AI芯片。
5.根据权利要求1或2或3或4所述的一种基于ARM微处理器的USB接口硬件装置，其特征在于：所述ARM微处理器双向连接一晶振电路，所述晶振电路为有源晶振电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205570259U CN201804329U (zh) | 2010-10-07 | 2010-10-07 | 一种基于arm微处理器的usb接口硬件装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205570259U CN201804329U (zh) | 2010-10-07 | 2010-10-07 | 一种基于arm微处理器的usb接口硬件装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201804329U true CN201804329U (zh) | 2011-04-20 |
Family
ID=43873831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010205570259U Expired - Fee Related CN201804329U (zh) | 2010-10-07 | 2010-10-07 | 一种基于arm微处理器的usb接口硬件装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201804329U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103118393A (zh) * | 2013-03-18 | 2013-05-22 | 山东大学 | 一种基于数据采集的无线自组网仿真平台及仿真方法 |
| CN106356628A (zh) * | 2016-10-27 | 2017-01-25 | 广东南方电信规划咨询设计院有限公司 | 一种天线控制系统 |
-
2010
- 2010-10-07 CN CN2010205570259U patent/CN201804329U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103118393A (zh) * | 2013-03-18 | 2013-05-22 | 山东大学 | 一种基于数据采集的无线自组网仿真平台及仿真方法 |
| CN106356628A (zh) * | 2016-10-27 | 2017-01-25 | 广东南方电信规划咨询设计院有限公司 | 一种天线控制系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110545319A (zh) | 一种SoC核系统的设计和核间任务通信的实现方法 | |
| CN102662903A (zh) | 一种通过cpld或fpga实现pcie设备热插拔的方法 | |
| CN107562672B (zh) | 一种提高矢量网络分析仪数据传输速率的系统及方法 | |
| CN105335548B (zh) | 一种用于ice的mcu仿真方法 | |
| CN101000597A (zh) | 一种基于AMBA总线的嵌入式Java处理器IP核 | |
| WO2010062514A2 (en) | Technique for communicating interrupts in a computer system | |
| CN104731746A (zh) | 设备控制器装置 | |
| CN113489594B (zh) | 基于fpga模块的pcie实时网卡 | |
| CN108664440A (zh) | 接口服务器和机箱 | |
| EP4071583A1 (en) | Avoiding processor stall when accessing coherent memory device in low power | |
| CN103793263A (zh) | 一种基于PowerPC处理器的DMA事务级建模方法 | |
| CN201804329U (zh) | 一种基于arm微处理器的usb接口硬件装置 | |
| CN203632688U (zh) | 基于PowerPC嵌入式系统的多功能通信接口机装置 | |
| CN102591817A (zh) | 一种多总线桥控制器及其实现方法 | |
| US20230098298A1 (en) | Scalable secure speed negotiation for time-sensitive networking devices | |
| CN103246584A (zh) | 片上系统芯片结构及保存调试信息的方法 | |
| CN203930809U (zh) | 一种兼容不同gpu的管理系统 | |
| CN103607286B (zh) | 基于PowerPC嵌入式系统的多功能通信接口机装置 | |
| CN201673429U (zh) | 一种用于波束控制的集成电路 | |
| CN204706031U (zh) | 串行外设接口spi总线电路以及电子设备 | |
| KR20230091861A (ko) | 하드웨어 가속을 위한 높은 처리량 회로 아키텍처 | |
| CN209017081U (zh) | 一种基于PowerPC处理器的高精度同步信息处理系统 | |
| CN109522056B (zh) | VxWorks系统下大容量存储设备的主机控制器驱动实现方法 | |
| CN209182809U (zh) | 一种移动存储设备 | |
| WO2012143949A2 (en) | Secure digital host controller virtualization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJIAN BOWEI INTELLIGENT TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: LI BINBIN Effective date: 20120222 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 362302 QUANZHOU, FUJIAN PROVINCE TO: 362000 QUANZHOU, FUJIAN PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120222 Address after: 362000, Fujian, Quanzhou province Licheng District Qixing street West Lake community neighborhood two building Patentee after: Fujian Bowei Intelligent Technology Co., Ltd. Address before: Xia Mei Zhen Si Jia Cun 362302 Fujian city of Nanan Province Patentee before: Li Binbin |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110420 Termination date: 20131007 |