CN102830320B - Dc去耦电流测量 - Google Patents

Abstract

本发明涉及DC去耦电流测量。公开了一种用于测量经由负载晶体管的第一负载端子被提供至负载的负载电流的电路装置。根据本发明的一个示例，电路装置包括耦合至负载晶体管的感测晶体管，以提供表示感测晶体管的第一负载端子处的负载电流的感测电流。负载和感测晶体管的第一负载端子处于相应浮动电位。浮动感测电路耦合在感测晶体管和负载晶体管的负载端子之间，至少在一种操作模式中，感测电路接收感测电流并且提供表示该感测电流的浮动信号。非浮动测量电路经由DC去耦电容器被耦合至感测电路，用于将表示感测电流的浮动信号传送至非浮动测量电路。测量电路被配置成提供表示浮动信号以及因此表示感测电流的输出信号。

Description

DC去耦电流测量

技术领域

本公开大体涉及电流测量，例如，涉及在高DC电位的数字输出电流测量。

背景技术

为了测量功率晶体管（尤其是IGBT或MOSFET）的负载电流，通常使用所谓的感测（sense）晶体管装置（arrangement）。这种感测晶体管装置的早期公布例如是美国专利号5,023,693。具体而言，当将功率晶体管用作高边（high side）半导体开关时，负载电流可能必须在高DC电位被测量。测量处于高DC电位的电流通常需要在测量电路中使用高压电路组件。这种高压组件伴随更复杂的电路设计，并且需要大量的芯片面积。尤其是当将测量结果作为数字值提供时，对于耐高压的需求包含在电路设计中的相当多的问题。因此，存在对允许仅以几个高压电路组件在高DC电位进行电流测量的电流测量电路的需求。

发明内容

公开了一种用于测量经由负载晶体管的第一负载端子提供至负载的负载电流的电路装置。根据本发明的一个示例，该电路装置包括感测晶体管，其被耦合至负载晶体管以提供表示感测晶体管的第一负载端子处的负载电流的感测电流。负载和感测晶体管的第一负载端子处于相应浮动电位。浮动感测电路耦合在感测晶体管和负载晶体管的负载端子之间，至少在一个操作模式中，感测电路接收感测电流并且提供表示感测电流的浮动信号。非浮动测量电路经由DC去耦电容器被耦合到感测电路，用于将表示感测电流的浮动信号传送至非浮动测量电路。测量电路被配置成提供表示浮动信号以及因此表示感测电流的输出信号。

附图说明

参考下文附图和描述，能够更好地理解本发明。附图中的组件不一定按比例绘制，相反，重点在于说明本发明的原理。而且，在附图中，相同的附图标记指代对应的部分。在附图中：

图1示出了感测晶体管装置的一般示例；

图2示出了能够处理相对于地电位的负源极电位的感测晶体管装置的示例；

图3示出了作为本发明一个示例性实施例的包括浮动感测电路和从其DC去耦的测量电路的感测晶体管装置；

图4更详细地示出了图3的示例；

图5a示出了图4的示例的替换方案；

图5b示出了在第一操作模式中的图4a的示例；以及

图5c示出了在第二操作模式中的图4a的示例。

具体实施方式

图1总体示出了其中本示例包括MOSFET作为功率和感测晶体管的感测晶体管装置的操作原理。功率晶体管T_L可以由多个晶体管单元组成，以便能够切换供应至具有负载阻抗Z_L的负载的高负载电流i_L。相比之下，仅一个或几个晶体管单元被用于形成感测晶体管T_S，从而，两个晶体管的晶体管单元基本相同，并且可以具有一个公共漏极（或集电极）端子和一个公共栅极端子。单独的源极（或发射极）端子分别提供负载电流i_L和感测电流i_S。假定在相同操作点操作这两个晶体管，感测电流i_S与负载电流i_L成比例。从而比例因子k = i_L/i_S由晶体管T_L和T_S的有源（active）区之比确定，晶体管T_L和T_S的有源区之比等于晶体管T_L和T_S中有效的（active）晶体管单元的数量之比。本示例示出了公共漏极/单独源极晶体管结构。可替换地，公共源极/单独漏极晶体管结构是可适用的。应该注意的是，依据该应用，因子k通常可以从1000（或以下）变动直至10000或者甚至以上。

可以以任何有用的方式测量感测电流i_S，例如经由测量电阻器R_S可以排放感测电流i_S，并且所述测量电阻器R_S两端的电压降i_S·R_S=i_L·R_S/k可以用作表示负载电流i_L的测量值。如上所述，只要两个晶体管在被提供有相同栅极（基极）电压时（至少近似）在相同操作点即在相同漏源电压（或集电极-发射极电压）操作时，负载电流i_L和感测电流i_S之间的比例得以保持。在图1的示例中，两个晶体管T_S和T_L的源极电位V_S和V_L应当基本相等，以便遵循上述讨论的条件并且确保负载和感测电流之间的比例。

从图1中可以看出，当将负载晶体管T_L驱动成导通状态从而电源电压V_DD基本上施加于负载阻抗Z_L时每个晶体管T_S、T_L的源极电位V_S、V_L可以呈现相当高的值。为此，用于直接或间接测量感测电流i_S的任何测量电路通常包括耐高压电路组件，所述耐高压电路组件对电路设计产生不利影响，如上文已经另外提及的。当连接到负载晶体管T_L的负载阻抗Z_L包括电感组件时出现另一问题。在该情况下，负载晶体管T_L的源极电位V_L可以呈现负值，并且当使用常规感测晶体管装置时不能保持负载和感测电流之间的比例。

图2示出了允许即使在负源极电位V_L的时段期间也进行电流测量的感测晶体管装置的一个示例。从图2的电路显而易见的是，就芯片空间和功率损耗而言这种方法是低效的。通过在负载晶体管T_L和感测晶体管T_S的源极端子之间耦合的相对小的分流电阻器R_S来确保源极电压V_L和V_S的所需匹配。电压差V_S=i_SR_S对感测晶体管的操作点仅产生可忽略的影响，从而不影响负载和感测电流之间的比例。运算放大器OA驱动晶体管T₁的栅极，以使得电阻器R₁两端的电压降与分流电阻器R_S两端的电压降匹配。通过由晶体管T₂和T₃组成的电流镜来“复制”通过晶体管T₁的电流，并且经由晶体管R₂排放镜像电流i₂，导致即使当负载晶体管T_L的源极电位V_L为负时也与负载电流i_L（近似）成比例的在V_S电阻器R₂两端的电压降。在电阻器R_S、R₁和R₂具有相等阻值的情况下，感测电压V_S得出V_S=i_S·R_S=i_L·R_S/k。

如上所述，可以期望比图2的示例更简单且更高效的实施方式。此外，晶体管T₁、T₂、T₃必须耐高压，从而需要很大芯片面积。改善这种情况是可替换方法的设计目标。

图3示出了即使当负载晶体管T_L的源极电位V_L降至地电位之下（例如，由于电感负载Z_L）时用于测量通过感测晶体管T_S（如先前示例中的那样其被耦合到负载晶体管T_L）提供的感测电流的感测晶体管装置的一个示例。图3的示例性电路装置包括两个电子可控开关SW₁和SW₂，其被交替地接通和断开以便提供两种不同操作模式（模式1：SW₁=断开且SW₂=接通，模式2: SW₁=接通且SW₂=断开）。

在当负载晶体管T_L的源极电位V_L高于阈值时（例如当V_L > 0V时）的情况下，开关SW₁被断开并且开关SW₂被接通（模式1），导致电路等效于如图1中示出的常规电路。经由感测晶体管T_S的源极和地GND之间耦合的测量电阻器R_S可以将感测电流i_S排放至地。可以将所述测量电阻器R_S两端的电压降i_SR_S=i_LR_S/k当作与负载电流（近似）成比例的测量值。在感测电流i_S和负载电流i_L之间的比例不是完美的，这是由于源极电位V_L和V_S可能彼此略微不同。然而，倘若源极电位为正并且晶体管T_S和T_L的负载路径两端的电压降V_DS相比于电源电压V_DD要小（V_DS=i_LR_ON，R_ON是负载晶体管的导通电阻），则这种影响小从而可以忽略。

在当负载晶体管T_L的源极电位V_L低于阈值时（例如，当V_L < 0V时）的情况下，开关SW₁被接通并且开关SW₂被断开（模式2）。结果，如图3中所示，经由浮动感测电路10和负载阻抗Z_L将感测电流i_S排放至地。即，浮动感测电路10分别耦合感测晶体管T_S和负载晶体管T_L的源极端子。感测电路10被配置成保持电位差V_S-V_L，以确保两个晶体管（至少近似地）在相同操作点（即，晶体管的漏源电压和栅极电压近似相同）中操作。浮动感测电路10还被配置成感测表示感测电流i_S的浮动电压信号并且使用开关电容器C_D1将该信号电平传送到接地基准测量电路20。由于电容器C_D1用于将感测电流信息传送到接地基准测量电路20，两个电路（感测电路10和测量电路20）被DC去耦，以允许几乎任意高的源极电位V_S、V_L。唯一限制性参数是去耦电容器C_D1的耐压。图3也包括AC耦合浮动感测电路10和测量电路20的另一电容器C_CLK。提供该电容器C_CLK以将时钟信号（CLK）从“低边（low side）”（即，测量电路20）传送到“高边”（即，浮动感测电路10），由此需要时钟信号来控制这些开关的开关操作。

在此处未详细地示出这些开关（可以将其看作感测电路10的一部分）的控制。然而，任何低压半导体开关（例如：DMOS开关）可以用于该目的。可以通过本领域已知的适当电路将这些半导体开关驱动为接通状态或断开状态。测量电路20由低于电源电压V_DD的单独电源电压V_S供应，并且可以被配置成将从浮动感测电路10获得的感测电流信息转换成表示负载电流i_L的（模拟或数字）输出信号x_OUT，并且可以被适当地缩放，以便进一步处理。本质上，该输出信号与如上所述的负载电流i_L（至少近似）成比例。

图4更详细地示出了上文参考图3所讨论的示例。尤其是，给出了感测电路10的实施方式的一个示例。应该注意的是，为了方便示出，已经省略了电容器C_CLK和驱动所述开关的电路的细节。如已经指出的，用于驱动半导体开关SW₁、SW₂等的电路是可容易获得的。

在上述操作模式1中，图4的本示例与图3的一般示例相同地操作。即，经由在感测晶体管T_S的源极和地GND之间连接的测量电阻器R_S1排放感测电流i_S，并且能够将电阻器R_S1两端的电压降看作表示负载电流i_L的测量值。

此外，在本示例中，浮动感测电路10包括分流电阻器R_S2，分流电阻器R_S2在上述操作模式2期间以与图2的示例中的情况相似的方式，提供从感测晶体管T_S的源极至负载晶体管T_L的源极（其被连接至该负载）的电流路径。开关SW₁和SW₂具有与图3的一般示例中相同的功能（即，模式切换）。提供另外两个开关SW₃和SW₄以将电容器C_D1的“高边”端子与耦合至感测晶体管源极的分流电阻器R_S2的端子或者与耦合至负载晶体管源极的分流电阻器R_S2的端子连接。即，耦合到感测电路10的电容器C_D1的“高边”端子要么被切换成感测晶体管源极电位V_S或者被切换成负载晶体管源极电位V_L，其中，电位差V_S-V_L等于分流电阻器R_S2两端的电压降R_S2i_S，因此

V_S-V_L = R_S2i_S.  (1)。

DC去耦电容器C_D1的“低边”端子被耦合至例如接地基准、测量电路20。倘若电容器C_D1被预充电至诸如例如电压V_L的预定义电压同时开关SW₃被闭合且开关SW₄被打开，并且倘若对电容器C_D1放电的泄露电流可忽略，则分流电阻器R_S2两端的电压降R_S2i_S能够被看作为当将开关SW₃断开和将开关SW₄接通时在电容器C_D1的“低边”端子处的相同量R_S2i_S的电压摆幅。以这种方式，在不需要除了去耦电容器C_D1之外的耐高压电路组件的情况下，能够将感测电流信息从浮动感测电路10传送到接地基准（即，非浮动）测量电路20。如根据上文讨论应该变得清晰明了的，开关SW₃和SW₄被交替地接通和断开，而从不同时接通。即，两个开关SW₃和SW₄提供单一转接开关的功能。这同样类似地适用于将感测电流指向测量电阻器R_S1或分流电阻器R_S2的开关SW₁和SW₂。

图5a示出了图4的示例的更复杂的替换方案。在操作模式2（即，使用分流电阻器R_S2感测电流测量）期间，图5a的示例与图4的示例十分相似地示出。在该情况下，共源共栅（cascode）晶体管T_C阻断感测电流i_S，从而具有与图4的示例中的打开的开关SW₂相同的效果。随后，在该模式期间将开关SW₁闭合。在图5c中示出了该模式期间电路的“剩余”有效部件。在图5b中示出了互补情形（模式1，共源共栅晶体管T_C接通，开关SW₁断开），其中，在这个模式期间无效的（inactive）所有电路组件已经被省略，以允许集中于该电路的相关部件。将在下文参考图5b和图5c解释图5a的电路的功能，其分别涵盖模式1和2中的图5a的有效电路。

在当负载晶体管T_L的源极电位V_L高于阈值时（例如，当V_L > 0V时）的情况下，开关SW₁断开并且共源共栅晶体管T_C处于接通状态（模式1），导致如图5b中示出的有效电路。因此，通过分别闭合开关SW_4'或开关SW_3'同时打开另一开关，去耦电容器C_D2的“高边”端子被连接至感测晶体管T_S的源极电位V_S或负载晶体管T_L的源极电位V_L。

去耦电容器C_D2的“低边”端子被耦合到比较器K₁的输入，比较器K₁的输出被耦合到例如可以是逐次逼近寄存器的寄存器30。电流输出数模转换器DAC被耦合至共源共栅晶体管以汇集（sink）感测电流i_S，并且配置成将感测电流设置成与通常是由寄存器30提供的n位二进制字的数字输入值x_COUNT相对应的模拟电流值。目标在于将感测电流i_S设置成源极电位V_S和V_L分别相等的这种值。在该理想匹配状态下，感测电流i_S和负载电流i_L优选地成比例。通常，供应至电流输出数模转换器DAC的n位二进制字x_COUNT以及从而感测电流被改变（例如，从初始值开始斜升）直至实现所提及的匹配条件。使用感测电路10、去耦电容器C_D2和比较器K₁可以检测该匹配条件。将在下文概述该检测过程。

测量循环开始于改变n位字x_COUNT从而将感测电流i_S设置成对应的模拟电流值。例如，该改变可以是增加电流寄存器值x_COUNT。随后将存储在电容器C_D2上的电荷初始化。因此，开关SW₃闭合，从而将电容器C_D2耦合在负载晶体管源极和比较器输入之间。同时，在比较器的输入处施加所定义电位，从而允许将电容器C_D2充电至由源极电压V_L和所提及的定义电位所确定的电压。例如，开关SW₅可以用于将比较器短路，从而使得比较器输入达到由比较器的内部输入级的静点所定义的电位。随后开关SW₅被打开，并且另外开关SW₄被闭合而开关SW_3'也被打开。该切换导致在比较器输入处的电压摆幅等于电位差V_S-V_L。在完美匹配状态下，该差为零并且将电流寄存器值看作测量结果X_OUT'。在不充分匹配的情况下，比较器K₁检测所提及的电压摆幅并且比较器输出CMP触发寄存器30，以重新改变电流寄存器值X_OUT'，并且该循环重新开始。仅当匹配状态从而可感测测量值被发现时，或者如果最大数量的循环无结果地通过，测量循环的循环重复停止。

图5c示出了图5b的示例的互补情况。在这个操作模式（模式2）中，当共源共栅晶体管T_C的源极电位V_S（其与感测晶体管T_S的源极电位相同）太低或者甚至为负时，共源共栅晶体管T_C夹断电流流动。开关SW₁被闭合（因而在图5c中未示出），并且有效电路与已经参考图3和图4所解释的相同。接地基准测量电路是具有电压输入和数字输出的模数转换器。模数转换器可以包括采样保持电路，其在模数转换期间“保持”去耦电容器C_D1的电压摆幅。

用于从模式1（图5b的有效电路）和模式2（图5c的有效电路）切换的标准已经在上文提及。当负载晶体管的源极电位V_L降到低于（或反之依然，升到高于）给定阈值时，可以发起模式切换。应注意的是，本领域的技术人员实施该特定功能将不存在困难，因此，在本文对此没有进行更详细的描述。可替换地，当在模式1中无法找到可感测的测量值时，可以发起模式切换。此外，依据共源共栅晶体管T_C的源极电位，可以发起模式切换。

虽然已经公开了本发明的各种示例性实施例，但对于本领域的技术人员将显而易见的是，在不脱离本发明精神和范围的条件下，可以做出各种变更和修改，其将实现本发明的某些优势。对于本领域的合理技术人员将显而易见的是，执行相同功能的其他组件可以被适当地替换。应提及的是，参考特定附图解释的特征可以与其他附图的特征结合，即使在那些未明确提及的附图中。而且，通过使用适当处理器指令的所有软件实施方式，或者通过使用硬件逻辑和软件逻辑的组合以实现相同结果的混合实施方式，可以实现本发明的方法。对于发明概念的这些修改旨在由随附的权利要求涵盖。

Claims (11)

1.一种用于测量经由负载晶体管的第一负载端子被提供至负载的负载电流的电路装置，所述电路装置包括：

感测晶体管，其被耦合至所述负载晶体管以提供表示所述感测晶体管的第一负载端子处的负载电流的感测电流，其中所述负载和感测晶体管的第一负载端子处于相应浮动电位；

浮动感测电路，其被耦合在感测晶体管和负载晶体管的负载端子之间，至少在一种操作模式中，所述感测电路接收所述感测电流，并且提供表示所述感测电流的浮动信号；

DC去耦电容器；以及

非浮动测量电路，其经由所述DC去耦电容器耦合至所述感测电路，用于将表示所述感测电流的所述浮动信号传送至所述非浮动测量电路，

其中，所述测量电路被配置成提供表示所述浮动信号以及因此表示所述感测电流的输出信号；并且

其中，所述浮动感测电路包括传导感测电流的分流电阻器，以及开关电路，其被配置成使用半导体开关将所述DC去耦电容器的一个端子连接到所述分流电阻器的第一或第二端子。

2.根据权利要求1所述的电路装置，其中，所述浮动感测电路和所述非浮动测量电路被配置成通过开关所述DC去耦电容器来传送所述浮动信号。

3.根据权利要求1所述的电路装置，其中，所述测量电路被配置成在被耦合至所述分流电阻的第一端子时将所定义的电压施加于所述DC去耦电容器，并且观测当将所述DC去耦电容器从所述分流电阻器的第一端子切换到所述分流电阻器的第二端子时，所述DC去耦电容器的低边端子处的电压摆幅。

4.根据权利要求3所述的电路装置，其中，所述测量电路包括被配置成将所述电压摆幅转换成数字输出字的模数转换器。

5.根据权利要求1所述的电路装置，进一步包括：

数字寄存器，其提供第一数字字，

电流输出数模转换器，其被耦合至所述感测晶体管，并且被配置成将所述感测电流设置成表示所述第一数字字的电流值，以及

比较器，其被顺序地、电容性地耦合至所述负载晶体管和所述感测晶体管的负载端子，并且被配置成比较所述负载端子处的电位，

其中，在第二操作模式中，数字寄存器值被反复地改变，直到在所述负载端子处检测到电位的匹配，或者达到了最大的反复次数。

6.根据权利要求5所述的电路装置，进一步包括耦合电容器，其能经由可控开关连接在比较器输入与所述感测晶体管的负载端子或所述负载晶体管的负载端子之间。

7.根据权利要求5所述的电路装置，其中，所述数字寄存器是逐次逼近寄存器。

8.根据权利要求5所述的电路装置，其中，所述数字寄存器依据比较器输出而改变，所述比较器输出指示所述负载端子的电位是否匹配或哪个电位更高。

9.根据权利要求8所述的电路装置，其中，当所述感测晶体管的负载端子处的电位高于所述负载晶体管的负载端子处的电位时，所述数字寄存器值被增大以增大所述数模转换器输出电流，并且反之亦然。

10.根据权利要求5所述的电路装置，其中，依据所述负载晶体管或所述感测晶体管的负载端子的电位来切换所述操作模式。

11.根据权利要求1所述的电路装置，其中，依据所述负载晶体管或所述感测晶体管的负载端子的电位来切换所述操作模式。