CN102811562A

CN102811562A - 陶瓷基板及其制作方法

Info

Publication number: CN102811562A
Application number: CN 201110144806
Authority: CN
Inventors: 廖玟雄; 林文玉; 张炜谦
Original assignee: Qiankun Science and Technology Co Ltd
Current assignee: Cyntec Co Ltd; Qiankun Science and Technology Co Ltd
Priority date: 2011-05-30
Filing date: 2011-05-30
Publication date: 2012-12-05

Abstract

本发明公开了一种陶瓷基板的制作方法。先提供一未烧结层；将一光致抗蚀剂覆盖在该未烧结层上；再以光刻工艺于该光致抗蚀剂中形成一线路凹槽；再将一金属膏填入该线路凹槽，形成一线路图案；最后去除该光致抗蚀剂。

Description

陶瓷基板及其制作方法

技术领域

本发明是关于多层陶瓷基板技术领域，特别是有关于一种具有微细及高深宽比线路的多层陶瓷基板及其制作方法。本发明并包含陶瓷生胚或陶瓷膏制作步骤。本发明多层陶瓷基板特别适用于高精度的陶瓷零组件、IC载版、多晶片模组及耐候性电路板等技术领域。

背景技术

近年来，随着可携式资讯电子产品与行动通讯产品朝着轻薄短小、多功能、高可靠度及低价化的发展，高元件密度成为电子产品的发展趋势，线路中所使用的主动及被动元件也多朝向微小化，积集化、晶片化及模块化的方向发展，已达到有效缩小线路体积，进而降低成本并提高产品的竞争力。其中，低温共烧陶瓷(Low-Temperature Co-fired Ceramic，LTCC)由于可将被动元件埋入多层陶瓷基板中烧结成整合式陶瓷元件，有效减少元件的空间，是目前常被应用的技术。

低温共烧陶瓷工艺是以陶瓷材料作为基板，利用陶瓷粉末加上粘结剂混合成泥状的浆料，经过刮刀成型以及干燥后制成一张张的薄生胚，再利用网印技术将电路设计在上面，并于各层打出成千上万的供讯号垂直传递的通孔，填入银膏作为电极，最后将所需的多层生胚叠压并在1000℃下的温度，将金属与陶瓷一次烧结，形成紧密结合的低温共烧陶瓷元件。由于将电阻、电容、电感等被动元件烧结在同一基板内，使得原本面积庞大的电路被立体化，形成多层的集成结构，大幅缩小电子元件的体积。基板表面则可以承载其它的元件，例如集成电路晶片、收发器等，如此可构成完整的系统封装模块(module)。

然而，以目前业界所使用的低温共烧陶瓷工艺中的网印技术，在固定网目数及乳剂厚度下，会因为网印胶材本身流变性及离膜性的影响，使印刷图形的深宽比受到限制。若欲制成内含微细及高深宽比线路多层陶瓷基板，使用目前的网印工艺技术是无法达成的。

发明内容

本发明的主要目的在提供一种改良的陶瓷基板及其制作方法，以解决现有技艺的不足与缺陷。

根据本发明一优选实施例，本发明提供一种陶瓷基板的制作方法，包含有：提供一未烧结层；将一光致抗蚀剂覆盖在该未烧结层上；以光刻工艺于该光致抗蚀剂中形成一线路凹槽；将一金属膏填入该线路凹槽，形成一线路图案；以及去除该光致抗蚀剂。

根据本发明另一优选实施例，本发明提供一种陶瓷基板的制作方法，包含有：提供一未烧结层；将一第一光致抗蚀剂覆盖在该未烧结层上；以光刻工艺于该第一光致抗蚀剂中形成一第一线路凹槽；将一第一金属膏填入该第一线路凹槽，形成一第一线路图案；去除该第一光致抗蚀剂；于该未烧结层以及该第一线路图案上形成一介电层，其中该介电层具有开孔暴露出部分的该第一线路图案；将一第二光致抗蚀剂覆盖在该介电层上；以光刻工艺于第二光致抗蚀剂中形成一第二线路凹槽；将一第二金属膏填入该第二线路凹槽，形成一第二线路图案；及去除该第二光致抗蚀剂。

根据本发明又另一优选实施例，本发明提供一种陶瓷基板的线路结构，包含有：一陶瓷基板；以及一银线路图案，具有高深宽比，形成在该陶瓷基板的表面上，其中该银线路图案的线宽小于50微米，而高度大于5微米。其中该陶瓷基板中具有由于烧结温度而扩散至晶界的银金属成分。

为让本发明的上述目的、特征及优点能更明显易懂，下文特别举出优选实施方式，并配合附图详细说明如下。然而以下的优选实施方式与附图仅供参考与说明用，并非用来限制本发明。

附图说明

图1所示为本发明陶瓷基板制作流程。

图2A至图2D为依据本发明优选实施例所绘示的陶瓷基板的单层线路结构工艺步骤。

图2E至图2H所示为第二层线路结构的工艺步骤(接续图2D)。

图3所示为本发明陶瓷基板的线路结构特征。

图4A至图4C以剖面图例示不同尺寸微细线路的深宽比。

其中，附图标记说明如下：

具体实施方式

在相关的技艺中，由Peter Barnwell等人所发表标题为「Photo PatternedConductors with LTCC for Microwave and High Density Interconnect」的文献提供了利用感光导电胶材，搭配光刻技术可制成50μm细线路的方法，其精度在2.5μm，厚度控制在10μm(方阻2mΩ)。此感光导电胶材主要为导电粉体、感光剂及粘结剂混合而成。当导电粉体多，曝光时，光源进入胶材，会受到金属导电粉体的反射作用。若降低导电粉体含量，会造成元件的电阻过高。

在日本专利JP3545701(B2)中提到，此产品利用印刷技术制成高深宽比结构，能有效提升元件的质量因子(Q)。在印刷技术中，要达到高深宽比必须：1.重复印刷导体线路，或者2.重复印刷绝缘(或介电层)形成高深宽比的沟槽，再将导体填入。这两种工艺方法会因为重复印刷的步骤在侧面行形成锯齿状结构。在结构上与光刻工艺的导体线路侧面有所区别。

另外，由Meg Tredinnick等人所发表标题为「Thick Film Fine LinePatterning-ADefinitive Discussion ofthe Alternatives」的文献提供了将线路印刷并烧附于基板，利用光致抗蚀剂曝光显影再蚀刻线路的方式，提高线路的精度。其缺陷在于：1.线宽、线厚受限制；2.工艺时间太长。

一般而言，薄膜元件的光刻工艺，例如美国专利US2010/0091473所揭露，是在特定厚度的基板上以溅射(sputter)、化学气相沈积(CVD)或物理气相沈积(PVD)形成导电附着层，再用电镀铜方式形成其电路部分，此工艺方法的结构，其基板及导电层介面部分多以物理性附着为主，因此在附着层着膜前的清洁工艺相当重要，因为任何有机物质污染均会严重影响到介面的附着性，甚至影响产品后续工艺或使用上的质量可靠度。而低温共烧陶瓷工艺是利用共烧方式使导电材料与介电材料或其他绝缘材料产生键结，烧结过程中界面处的有机物质被完全烧出，当温度到达原子发生扩散行为的热能时，基材及导电材介面开始有扩散行为产生，提高介面的附着性。在论文集「MultilayerElectronic Ceramic Devices」中的一篇标题为「Mulilayer Chip Inductor」论文中，则说明了共烧系统中介面由于有氯或硫的存在，直接造成银扩散的行为。

另外，薄膜元件因工艺上需求，需在特定厚度的陶瓷基板成型，又元件尺寸规格被规范，因此所能成型的线路层数及产品设计结构规格也受到限制。低温共烧工艺能依结构需求调整基材厚度，提高线路层数，相对薄膜工艺，低温共烧陶瓷在产品规格设计上有较多的空间。

特别来说，本发明是关于一新颖工艺技术，由低温共烧陶瓷结合光刻技术，制成内含微细及高深宽比线路的多层陶瓷基板。本发明利用光刻工艺对于尺寸控制上高精度的特性，搭配不同光致抗蚀剂特性来控制欲成型的线路尺寸，获得微细及高深宽比线路，并结合低温共烧陶瓷工艺，调整共烧材料间的匹配度，获得高介面附着性多层陶瓷元件。

请参阅图1，本发明陶瓷基板制作流程是先将未烧结的陶瓷生胚(以下亦称「未烧结层(green layer)」)或烘干后的陶瓷膏膜粘于热脱胶(步骤11)；然后将光致抗蚀剂热压披覆于该陶瓷生胚上(步骤12)；利用曝光显影，制作出电路图性凹槽(步骤13)；利用厚模印刷工艺，将金属膏填入电路图形凹槽(步骤14)；进行干燥(步骤15)；再以蚀刻液将剩余光致抗蚀剂去除，留下所需电路图形，形成微细线路附着于陶瓷生胚上(步骤16)；随后再进行干燥(步骤17)；最后，将具有微细线路的数层陶瓷生胚堆叠成三维电路结构后，经烧结成多层陶瓷基板(步骤18)。

本发明工艺方法其材料需接触到高湿度的酸碱环境，因此所选用的生胚材料及印刷的胶材(金属膏)需特别具有耐酸碱及耐水性的功能性，特别是配制胶材需选用酯溶性且耐酸碱的有机载体。根据本发明的优选实施例，生胚材料可以是陶瓷粉末加上酯溶性且耐酸碱的粘结剂，例如，聚乙烯缩丁醛(polyvinyl butyral，PVB)。根据本发明的优选实施例，印刷的胶材包括金属粉末，例如，银粉、铜粉或金粉，以及酯溶性且耐酸碱的粘结剂，例如，聚乙烯缩丁醛(PVB)，其添加量相对于主体粉末部份为3～15％(重量百分比)，若考量附着性及且耐酸碱性，添加量优选在10～12％(重量百分比)，所使用溶液如松醇油(terpineol)等有机溶剂。印刷的胶材可另包括塑化剂，例如，邻苯二甲酸二丁酯(dibutyl phthalate，DBP)，其添加量相对于粘结剂部份为20～50％(重量百分比)，若考量附着性及且耐酸碱性，添加量优选在25～35％(重量百分比)，做为胶材附着性、分散性及均匀性的特性改善。

下列实施例用以进一步说明本发明，但不限制本发明范围。凡熟悉本项技术的人士所知的替代与修饰，均仍属于于本发明的精神和范围内。

实施例一

请参阅图2A至图2D，其为依据本发明优选实施例所示的陶瓷基板的单层线路结构工艺步骤。首先，如图2A，将一未烧结层20固定于一热脱胶膜22上，其中热脱胶膜22为了适用于后续工艺使用，其脱胶发泡温度须限定在80～110℃。未烧结层20可以是一陶瓷生胚。在其它实施例中，未烧结层20亦可能以其它内层基材取代，例如玻璃基板。接着，如图2B，将一干膜光致抗蚀剂24热压覆盖在未烧结层20上，例如，以真空热压机，在0～1托(torr)的真空压力，70℃热压温度下，维持20秒，使干膜光致抗蚀剂24均匀压合在未烧结层20上。再以光刻工艺技术于干膜光致抗蚀剂24中形成线路凹槽24a，其中该线路凹槽24a暴露出部分的未烧结层20表面。随后，如图2C，以印刷方式(可用网版或不用网版)将金属膏，例如银膏，填入线路凹槽24a，形成线路图案25，然后进行烘干。接着，如图2D，在低于50～60℃的碱性溶液中将干膜光致抗蚀剂24去除，然后在50℃下将已去光致抗蚀剂的半成品烘干，即形成单层线路结构。于去除干膜光致抗蚀剂24后，更可进一步将未烧结层20与线路图案25共烧。

图2E至图2H所示的是第二层线路结构的工艺步骤(接续图2D)。如图2E，以湿式法将一介电层26印刷至未烧结层20上，介电层26覆盖住部分的线路图案25，且介电层26具有开孔26a暴露出部分的线路图案25。介电层26可以包括磁性粉末、陶瓷粉末、氧化物粉末等。接着，如图2F，将一干膜光致抗蚀剂28热压覆盖在介电层26上。再以光刻工艺技术于干膜光致抗蚀剂28中形成线路凹槽28a。随后，如图2G，以印刷方式将金属膏，例如银膏，填入线路凹槽28a，形成线路图案30，然后进行烘干。最后，如图2H，在低于50～60℃的碱性溶液中将干膜光致抗蚀剂28去除，然后在50℃下将已去光致抗蚀剂的半成品烘干，即完成第二层线路结构。接着可以继续重复图2E至图2H的步骤即可制成多层线路结构，然后在850～950℃下(针对银膏)或900～1000℃下(针对铜膏)烧结成多层陶瓷基板。

请参阅图3，其以侧视立体图显示本发明陶瓷基板的线路结构特征，其中为方便说明，图3中并未绘示出介电层。如图3所示，本发明多层陶瓷基板100至少包括一基材120以及形成在基材120表面上的一微细线路125，例如，银线路图案，其中银线路图案的高/宽比介于0.5～2.5间。多层陶瓷基板100上的微细线路125可以利用如图2A至图2H所述的方法制成。结构特征在于，微细线路125具有高深宽比(h/w)，其中，微细线路125的线宽w可视光刻工艺解析能力做调整，根据本发明实施例，线宽w可小于50微米(μm)，优选可小于20微米，而微细线路125的深度或高度h可以大于5微米(μm)，优选可介于15～50微米间。以线宽为20微米为例，微细线路125的深宽比(或高宽比)至少超过0.25，甚至1.2以上，另外金属线路图案可直接接触陶瓷基板；图4A至图4C以剖面图例示不同尺寸微细线路的深宽比，通常金属线路图案为梯形，宽度是取高度的中间值。

另外，本发明在微细线路125与基材120的界面(如放大圆圈处所示)可显示出另一线路结构特征，也就是在基材120的晶界120a中可以发现因为烧结温度而扩散至晶界120a的银金属成分125a。上述微细线路125的结构特征并非传统以网印技术(其线宽极限约50微米)或电镀技术所能达成的。此外，由于以光刻技术形成线路图案，故本发明线路结构具有高线宽均匀性以及高边缘解析度(edge resolution)，而不会有如传统以网印技术印刷出的线路的不规则线宽问题。

电镀工艺及共烧结构主要差异在于导体材料的微观结构，电镀工艺需在基材上利用物理或化学气相沉积方式形成一层晶种层(seed layer)，再利用电镀方式将金属离子沿晶种表面向上成长，晶粒成长的方向为晶种的晶格结构所决定，为各向异性成长，晶粒间紧密排列，致密度高。而共烧系统的导体材料晶粒成长机制为降低晶界的表面能，为各向同性成长，通常呈现接近正多边形状，晶粒大小受到吸收的总热能(烧结温度及时间)影响。晶粒排列较不致密，有排胶不完全所残留的孔隙。

实施例二

本发明另提供利用玻璃陶瓷为基底的生胚制成一内含微细及高深宽比线路的多层陶瓷基板的方法，其工艺步骤如下所述：

步骤1：在用来固定胚体的热脱胶片(或冷脱胶片)上分别打堆叠定位孔。

步骤2：先将不印刷线路的外层生胚(dummy layer)部份分别打堆叠定位孔(align pin hole)。

步骤3：将打好堆叠定位孔的不印刷线路的外层生胚及冷脱胶套栓(pin)一起堆叠压合。

步骤4：再将欲印刷线路的内层生胚打堆叠定位孔、印刷定位孔(photoalign hole)及线路连通的贯穿孔(via hole)。

步骤5：利用堆叠定位将第一层欲印刷线路的内层生胚与固定于热脱胶片上的叠设生胚压合。

步骤6：将步骤5中的半成品与干膜光致抗蚀剂压合。

步骤7：将四周印刷定位孔曝光并显影露出。

步骤8：曝光显影于干膜光致抗蚀剂中形成线路凹槽。

步骤9：以网版乳剂覆盖住不印刷区域，将银膏填入线路凹槽后将银膏烘干，形成银线路图案，其中银线路图案可以为螺旋状。

步骤10：将干膜光致抗蚀剂显影去除。

步骤11：将前一步骤的半成品压上另一第二层欲印刷线路的内层生胚。

步骤12：将步骤11中的半成品与干膜光致抗蚀剂压合。

步骤13：重复步骤7～13。

步骤14：压上另一不印刷线路的外层生胚。

步骤15：水均压压合。

步骤16：切割。

步骤17：去除热脱胶。

步骤18：烧结。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种陶瓷基板的制作方法，其特征在于包含有：

提供一未烧结层；

将一光致抗蚀剂覆盖在该未烧结层上；

以光刻工艺于该光致抗蚀剂中形成一线路凹槽；

将一金属膏填入该线路凹槽，形成一线路图案；及

去除该光致抗蚀剂。

2.如权利要求1所述的陶瓷基板的制作方法，其特征在于该未烧结层包含一陶瓷生胚。

3.如权利要求1所述的陶瓷基板的制作方法，其特征在于去除该光致抗蚀剂后更包含将该未烧结层与线路图案共烧。

4.如权利要求1所述的陶瓷基板的制作方法，其特征在于该光致抗蚀剂包含一干膜光致抗蚀剂。

5.如权利要求4所述的陶瓷基板的制作方法，其特征在于该干膜光致抗蚀剂是以热压覆盖在该未烧结层上。

6.如权利要求1所述的陶瓷基板的制作方法，其特征在于该金属膏为银膏。

7.如权利要求1所述的陶瓷基板的制作方法，其特征在于该金属膏以印刷方式填入该线路凹槽。

8.一种陶瓷基板的制作方法，其特征在于包含有：

提供一未烧结层；

将一第一光致抗蚀剂覆盖在该未烧结层上；

以光刻工艺于该第一光致抗蚀剂中形成一第一线路凹槽；

将一第一金属膏填入该第一线路凹槽，形成一第一线路图案；

去除该第一光致抗蚀剂；

于该未烧结层以及该第一线路图案上形成一介电层，其中该介电层具有开孔曝露出部分的该第一线路图案；

将一第二光致抗蚀剂覆盖在该介电层上；

以光刻工艺于第二光致抗蚀剂中形成一第二线路凹槽；

将一第二金属膏填入该第二线路凹槽，形成一第二线路图案；及

去除该第二光致抗蚀剂。

9.一种陶瓷基板的线路结构，其特征在于包含有：

一陶瓷基板；以及

一银线路图案，形成在该陶瓷基板的表面上，其中该银线路图案高度侧边为一平顺型结构，其线宽小于50微米，而高度大于5微米。

10.如权利要求9所述的陶瓷基板的线路结构，其特征在于该陶瓷基板的晶界中具有银金属成分。

11.如权利要求9所述的陶瓷基板的线路结构，其特征在于该银线路图案的线宽小于20微米。

12.如权利要求9所述的陶瓷基板的线路结构，其特征在于该银线路图案的高度介于15～50微米间。

13.如权利要求9所述的陶瓷基板的线路结构，其特征在于该银线路图案的高/宽比介于0.5～2.5间。