CN111900092A - 具有耐摩擦区域电路图形微波薄膜电路制作方法及其电路 - Google Patents

具有耐摩擦区域电路图形微波薄膜电路制作方法及其电路 Download PDF

Info

Publication number
CN111900092A
CN111900092A CN202010760870.4A CN202010760870A CN111900092A CN 111900092 A CN111900092 A CN 111900092A CN 202010760870 A CN202010760870 A CN 202010760870A CN 111900092 A CN111900092 A CN 111900092A
Authority
CN
China
Prior art keywords
circuit
area
resistant
abrasion
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010760870.4A
Other languages
English (en)
Other versions
CN111900092B (zh
Inventor
王斌
宋振国
桑锦正
付延新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronics Technology Instruments Co Ltd CETI
Original Assignee
China Electronics Technology Instruments Co Ltd CETI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronics Technology Instruments Co Ltd CETI filed Critical China Electronics Technology Instruments Co Ltd CETI
Priority to CN202010760870.4A priority Critical patent/CN111900092B/zh
Publication of CN111900092A publication Critical patent/CN111900092A/zh
Application granted granted Critical
Publication of CN111900092B publication Critical patent/CN111900092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种具有耐摩擦区域电路图形的微波薄膜电路制作方法及其电路，采用低温共烧陶瓷技术，首先完成电路上耐摩擦区域与陶瓷电路基板的共烧，然后采用传统薄膜电路制作技术，经过基片清洗、溅射或蒸发、光刻蚀、电镀等工序，完成非耐摩擦区域的制作，在满足电路特定区域耐磨性能的同时，保证电路的线条精度。本发明与现有最好技术相比较，可满足电路特定区域耐磨性能要求，同时又能够保证电路的线条精度，并且具有稳定性好、性价比高的优点。

Description

具有耐摩擦区域电路图形微波薄膜电路制作方法及其电路
技术领域
本发明涉及薄膜电路制作技术领域，尤其涉及的是，一种具有耐摩擦区域电路图形的微波薄膜电路制作方法及其电路。
背景技术
为了满足低电阻率、高抗电迁移能力、良好的可焊性和稳定性，同时保持良好的微波信号传输性能，传统薄膜电路制作技术涉及到基片清洗、溅射或蒸发、光刻蚀、电镀等工序，其中在电镀工序，为了满足薄膜电路的电气性能指标，通常会采用电镀金作为导电层，同时为了满足部分电路上特定区域的耐摩擦要求，通常采用加厚镀金层厚度或者电镀硬金的方法来解决，但是由于金本身特有的软质地特性，无法完全满足电路特定区域的耐磨性能。现有技术的缺点有两个：一是耐磨擦区域的性能受电镀液的金含量、电镀液的PH值、电镀液温度以及长时间使用后电镀液中的总碳含量等因素的影响较大，工艺稳定性差；二是该方法的成本也较高。
因此，现有技术存在缺陷，需要改进。
发明内容
为解决现有技术中存在的问题，本发明提供一种具有耐摩擦区域电路图形的微波薄膜电路制作方法及其电路。
本发明的技术方案如下：一种具有耐摩擦区域电路图形的微波薄膜电路制作方法，具体包括以下步骤：
步骤1：采用低温共烧陶瓷技术，制作陶瓷电路基板及其上耐摩擦区域及非耐磨擦区域；设置耐磨擦区域与非耐磨擦区域是相互连接在一起的一体化图形，在耐磨擦区域和非耐磨擦区域交界的位置，将耐磨擦区域图形向非耐磨区域方向做适当延长作为过渡区，过渡区用于减小耐磨区域和非耐磨区域之间的接触电阻；
步骤2：采用薄膜电路制作技术在陶瓷电路基板上形成一凹型的光刻胶掩蔽膜图形，光刻胶掩蔽膜图形是由耐磨擦区域和电路基板上非电路图形区域合并组成的，用以将耐磨擦区域和电路基板上非电路图形区域覆盖起来；
步骤3，采用溅射或者蒸发等技术在电路基板上形成金薄膜，采用厚度约300±50埃的TiW或Cr薄膜作为附着层，溅射或蒸发的金薄膜厚度为2000±100埃；
步骤4，然后去除光刻胶掩蔽膜图形及其上的金薄膜，形成电路；
步骤5，采用薄膜电路制作技术，在陶瓷电路基板上形成光刻胶掩蔽膜图形，所述光刻掩蔽膜图形是与步骤2相同，都是由耐磨擦区域和电路基板上非电路图形区域合并组成的，用以将耐磨区域和电路基板上非电路图形区域覆盖起来；
步骤6，电镀加厚金层到大于2.5μm厚度；
步骤7，去除光刻胶掩蔽膜图形，得到需要的电路。
上述中，所述过渡区长度的范围设置为0μm<b≤50μm。
上述中，制作陶瓷电路基板及其上耐摩擦区域及非耐磨擦区域过程中，在等静压工序，需要将带有电路的一面面向硬质承载板，以减小印刷浆料带来的电路表面不平整性，避免后续薄膜形成过程中因台阶过高造成的良品率下降问题，所采用印刷浆料为金浆，烧结温度为850±5℃，烧结后厚度为10±2μm。
本发明的另一技术方案为根据上述制作方法制作而成的具有耐摩擦区域电路图形的微波薄膜电路，包括陶瓷基板、耐摩擦区域和非耐摩擦区域。
本发明的技术方案是采用低温共烧陶瓷技术与薄膜电路制作技术相结合的方法，采用低温共烧陶瓷技术制作电路上的耐磨区域，利用薄膜电路制作技术制作电路上的非耐磨区域，即可满足电路特定区域耐磨性能又能保证电路的线条精度。本发明与现有最好技术相比较，可满足电路特定区域耐磨性能要求，同时又能够保证电路的线条精度，并且具有稳定性好、性价比高的优点。
附图说明
图1为本发明具有耐摩擦区域电路图形的微波薄膜陶瓷电路立体图。
图2为本发明具有耐摩擦区域电路图形的微波薄膜陶瓷电路正视图。
图3为本发明实施例中电路中耐摩擦区域宽度示意立体图。
图4为本发明实施例中电路中耐摩擦区域宽度示意正视图。
图5为本发明方法中制作陶瓷电路基板及其上耐摩擦区域立体图。
图6为本发明方法中制作陶瓷电路基板及其上耐摩擦区域正视图。
图7为本发明方法中步骤2中光刻胶掩蔽膜的图形示意立体图。
图8为本发明方法中步骤2中光刻胶掩蔽膜的图形示意正视图。
图9为本发明方法中电路基板上形成金薄膜图形示意立体图。
图10为本发明方法中电路基板上形成金薄膜图形示意正视图。
图11为本发明方法中去除光刻胶及其上金薄膜的陶瓷电路立体图。
图12为本发明方法中去除光刻胶及其上金薄膜的陶瓷电路正视图。
图13为本发明方法中步骤5中光刻胶掩蔽膜图形示意立体图。
图14为本发明方法中步骤5中光刻胶掩蔽膜图形示意正视图。
图15为本发明方法中步骤6中电镀金图形示意立体图。
图16为本发明方法中步骤6中电镀金图形示意正视图。
图17为本发明方法中具有耐摩擦区域电路图形的微波薄膜陶瓷电路立体图。
图18为本发明方法中具有耐摩擦区域电路图形的微波薄膜陶瓷电路正视图。
具体实施方式
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。但是，本发明可以用许多不同的形式来实现，并不限于本说明书所描述的实施例。需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明的一个实施例是，以图3-图4所示的具有耐摩擦区域的微波薄膜陶瓷电路制作为例，耐摩擦区域宽度为a，其制作步骤如下：
步骤1：采用低温共烧陶瓷技术，制作陶瓷电路基板及其上耐摩擦区域；其中，如图5-图6所示，其中，1是陶瓷电路基板，2是耐摩擦区域，4是耐摩擦区域与非耐摩擦区域的过渡区，如果耐磨擦区域与非耐磨擦区域是相互连接在一起的一体化图形，则在耐磨擦区域和非耐磨擦区域交界的位置，将耐磨擦区域图形向非耐磨区域方向做适当延长作为过渡区，过渡区长度为b的范围设置为0μm<b≤50μm，本实施例中，将耐磨擦区域宽度a向非耐磨区域方向做适当延长作为过渡区b，过渡区用于减小耐磨区域和非耐磨区域之间的接触电阻，提高微波电路的导体损耗等性能指标；如果耐磨区域与非耐磨区域是相互孤立的图形，则无需过渡区；另外，制作陶瓷电路基板及其上耐摩擦区域过程中，在等静压工序，需要将带有电路的一面面向硬质承载板，以减小印刷浆料带来的电路表面不平整性，尽量避免后续薄膜形成过程中因台阶过高造成的良品率下降问题；所采用浆料为金浆，烧结温度为(850±5)℃，烧结后厚度为(10±2)μm；
步骤2：如图7-图8所示，采用薄膜电路制作技术在陶瓷电路基板上形成一凹型的光刻胶掩蔽膜图形5，再如图5-图8所示，光刻胶掩蔽膜图形5是由耐磨擦区域2和电路基板上非电路图形区域合并组成的，用以将耐磨擦区域2和电路基板上非电路图形区域覆盖起来；
步骤3，采用溅射或者蒸发等技术在电路基板上形成金薄膜，为了增加金层的附着力，通常会用厚度约(300±50)埃的TiW或Cr薄膜作为附着层，溅射或蒸发的金薄膜厚度为(2000±100)埃，如图9-图10中所示，1是陶瓷电路基板，5是掩蔽膜图形，6是金薄膜；
步骤4，然后去除光刻胶掩蔽膜图形5及其上的金薄膜，形成如图11-图12所示的电路，其中1是陶瓷电路基板，2是耐摩擦区域，4是过渡区，6是金薄膜；
步骤5，采用薄膜电路制作技术，在陶瓷电路基板上形成如图13-图14所示的光刻胶掩蔽膜图形7，掩蔽膜图形7是与步骤2相同，都是由耐磨擦区域2和电路基板上非电路图形区域合并组成的，用以将耐磨区域2和电路基板上非电路图形区域覆盖起来；
步骤6，电镀加厚金层到需要的厚度，一般在2.5μm以上，如图15-图16所示，1是陶瓷电路基板，3是电镀加厚的金层(非耐摩擦区域)，4是过渡区，7是掩蔽膜图形；
步骤7，去除光刻胶掩蔽膜图形7，得到需要的电路，如图17-图18所示，1是陶瓷电路基板，2是耐摩擦区域，3是非耐摩擦区域，4是过渡区。
本发明的另一实施例为根据上述制作方法制作而成的具有耐摩擦区域电路图形的微波薄膜电路，采用低温共烧陶瓷技术，首先完成电路上耐摩擦区域与陶瓷电路基板的共烧，然后采用传统薄膜电路制作技术，经过基片清洗、溅射或蒸发、光刻蚀、电镀等工序，完成非耐摩擦区域的制作，在满足电路特定区域耐磨性能的同时，保证电路的线条精度。具有耐摩擦区域要求的微波薄膜陶瓷电路结构如图1-图2所示，电路结构包括陶瓷基板1、耐摩擦区域2和非耐摩擦区域3。
本发明与现有最好技术相比较，可满足电路特定区域耐磨性能要求，同时又能够保证电路的线条精度，并且具有稳定性好、性价比高的优点。
本发明的技术方案是采用低温共烧陶瓷技术与薄膜电路制作技术相结合的方法，采用低温共烧陶瓷技术制作电路上的耐磨区域，利用薄膜电路制作技术制作电路上的非耐磨区域，即可满足电路特定区域耐磨性能又能保证电路的线条精度。本发明与现有最好技术相比较，可满足电路特定区域耐磨性能要求，同时又能够保证电路的线条精度，并且具有稳定性好、性价比高的优点。
需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (4)

1.一种具有耐摩擦区域电路图形的微波薄膜电路制作方法，其特征在于，具体包括以下步骤：
步骤1：采用低温共烧陶瓷技术，制作陶瓷电路基板及其上耐摩擦区域及非耐磨擦区域；设置耐磨擦区域与非耐磨擦区域是相互连接在一起的一体化图形，在耐磨擦区域和非耐磨擦区域交界的位置，将耐磨擦区域图形向非耐磨区域方向做适当延长作为过渡区，过渡区用于减小耐磨区域和非耐磨区域之间的接触电阻；
步骤2：采用薄膜电路制作技术在陶瓷电路基板上形成一凹型的光刻胶掩蔽膜图形，光刻胶掩蔽膜图形是由耐磨擦区域和电路基板上非电路图形区域合并组成的，用以将耐磨擦区域和电路基板上非电路图形区域覆盖起来；
步骤3，采用溅射或者蒸发等技术在电路基板上形成金薄膜，采用厚度约300±50埃的TiW或Cr薄膜作为附着层，溅射或蒸发的金薄膜厚度为2000±100埃；
步骤4，然后去除光刻胶掩蔽膜图形及其上的金薄膜，形成电路；
步骤5，采用薄膜电路制作技术，在陶瓷电路基板上形成光刻胶掩蔽膜图形，所述光刻掩蔽膜图形是与步骤2相同，都是由耐磨擦区域和电路基板上非电路图形区域合并组成的，用以将耐磨区域和电路基板上非电路图形区域覆盖起来；
步骤6，电镀加厚金层到大于2.5μm厚度；
步骤7，去除光刻胶掩蔽膜图形，得到需要的电路。
2.如权利要求1所述的制作方法，其特征在于，所述过渡区长度的范围设置为0μm<b≤50μm。
3.如权利要求1所述的制作方法，其特征在于，制作陶瓷电路基板及其上耐摩擦区域及非耐磨擦区域过程中，在等静压工序，需要将带有电路的一面面向硬质承载板，以减小印刷浆料带来的电路表面不平整性，避免后续薄膜形成过程中因台阶过高造成的良品率下降问题，所采用印刷浆料为金浆，烧结温度为850±5℃，烧结后厚度为10±2μm。
4.一种具有耐摩擦区域电路图形的微波薄膜电路，其特征在于，根据权利要求1-3所述的制作方法制作而成的具有耐摩擦区域电路图形的微波薄膜电路，包括陶瓷基板、耐摩擦区域和非耐摩擦区域。
CN202010760870.4A 2020-07-31 2020-07-31 具有耐摩擦区域电路图形微波薄膜电路制作方法及其电路 Active CN111900092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010760870.4A CN111900092B (zh) 2020-07-31 2020-07-31 具有耐摩擦区域电路图形微波薄膜电路制作方法及其电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010760870.4A CN111900092B (zh) 2020-07-31 2020-07-31 具有耐摩擦区域电路图形微波薄膜电路制作方法及其电路

Publications (2)

Publication Number Publication Date
CN111900092A true CN111900092A (zh) 2020-11-06
CN111900092B CN111900092B (zh) 2022-01-28

Family

ID=73184151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010760870.4A Active CN111900092B (zh) 2020-07-31 2020-07-31 具有耐摩擦区域电路图形微波薄膜电路制作方法及其电路

Country Status (1)

Country Link
CN (1) CN111900092B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181645A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置の製造方法
CN101236950A (zh) * 2008-02-26 2008-08-06 日月光半导体制造股份有限公司 低温共烧陶瓷基板及其制作方法以及半导体封装装置
CN102811562A (zh) * 2011-05-30 2012-12-05 乾坤科技股份有限公司 陶瓷基板及其制作方法
CN110444532A (zh) * 2019-07-17 2019-11-12 中电国基南方集团有限公司 一种htcc工艺的v波段小孔耦合型无引线表贴外壳
US20190385936A1 (en) * 2018-02-02 2019-12-19 Compass Technology Company Limited Formation of Fine Pitch Traces Using Ultra-Thin PAA Modified Fully Additive Process
CN110678434A (zh) * 2017-06-29 2020-01-10 株式会社Ｄｉｔ 多层陶瓷基板及其制造方法
CN111243964A (zh) * 2020-01-15 2020-06-05 中国电子科技集团公司第五十四研究所 一种具有大面积侧壁金属图形的薄膜电路及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181645A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置の製造方法
CN101236950A (zh) * 2008-02-26 2008-08-06 日月光半导体制造股份有限公司 低温共烧陶瓷基板及其制作方法以及半导体封装装置
CN102811562A (zh) * 2011-05-30 2012-12-05 乾坤科技股份有限公司 陶瓷基板及其制作方法
CN110678434A (zh) * 2017-06-29 2020-01-10 株式会社Ｄｉｔ 多层陶瓷基板及其制造方法
US20190385936A1 (en) * 2018-02-02 2019-12-19 Compass Technology Company Limited Formation of Fine Pitch Traces Using Ultra-Thin PAA Modified Fully Additive Process
CN110444532A (zh) * 2019-07-17 2019-11-12 中电国基南方集团有限公司 一种htcc工艺的v波段小孔耦合型无引线表贴外壳
CN111243964A (zh) * 2020-01-15 2020-06-05 中国电子科技集团公司第五十四研究所 一种具有大面积侧壁金属图形的薄膜电路及其制备方法

Also Published As

Publication number Publication date
CN111900092B (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
US8296929B2 (en) Method for manufacturing an integrated lead suspension
US7453343B2 (en) Thin-film type common-mode choke coil
US7835112B2 (en) Integrated lead flexure with embedded traces
US8144430B2 (en) Multi-layer ground plane structures for integrated lead suspensions
US6967313B1 (en) Hot plate and method of producing the same
CN111900092B (zh) 具有耐摩擦区域电路图形微波薄膜电路制作方法及其电路
US7877873B2 (en) Method for forming a wire bonding substrate
CN1976556B (zh) 配线电路基板
KR940010224A (ko) 절연 기판의 주표면상에 박막 성분 및 전기적 상호 연결부를 포함하는 회로 및 그의 형성 방법
US20050280498A1 (en) Conductive base material with resistance layer and circuit board material with resistance layer
KR20020023097A (ko) 다중의 저항성 물질층을 갖는 저항 소자
US5153384A (en) Circuit board and process for manufacturing same
CN102711393A (zh) 一种印刷电路基板用表面细晶粒铜箔的制造方法
JP5964751B2 (ja) 高温印刷部分と低温印刷部分の２つの部分を有する光起電力電池導体
CN1325790A (zh) Tab带载体的铜箔以及使用铜箔的tab载体带和tab带载体
JP2000013016A (ja) 配線基板及びその製造方法
KR100402263B1 (ko) 다층의 저항 재료를 갖는 저항 구성요소
JPH0442841B2 (zh)
CN102696104B (zh) 用于制造电子构件的方法以及按照所述方法制造的电子构件
CN219780514U (zh) 具有长短金手指和分段金手指的pcb
CN101339908B (zh) 电性接触垫的电镀方法及具有电性接触垫的半导体基板
US8123927B1 (en) Reduced circuit trace roughness for improved signal performance
CN220359425U (zh) 一种镀膜电路板
JPH0360186A (ja) 銅配線セラミック基板の製造方法
CN220224009U (zh) 一种镀铜mini LED玻璃基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 266000 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Applicant after: CLP kesiyi Technology Co.,Ltd.

Address before: 266000 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Applicant before: CHINA ELECTRONICS TECHNOLOGY INSTRUMENTS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant