CN102811060A - 流水线模数转换器、视频系统和无线系统 - Google Patents
流水线模数转换器、视频系统和无线系统 Download PDFInfo
- Publication number
- CN102811060A CN102811060A CN2012102750874A CN201210275087A CN102811060A CN 102811060 A CN102811060 A CN 102811060A CN 2012102750874 A CN2012102750874 A CN 2012102750874A CN 201210275087 A CN201210275087 A CN 201210275087A CN 102811060 A CN102811060 A CN 102811060A
- Authority
- CN
- China
- Prior art keywords
- module
- circuit module
- level
- analog
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种流水线模数转换器、视频系统和无线系统。所述流水线模数转换器包括:多个串联的级电路模块、后级模数转换模块、延时及错位相加模块、替换电路模块、开关模块和控制模块,所述开关模块与所述级电路模块、替换电路模块和后级模数转换模块相连,所述控制模块与所述开关模块相连,至少在对前几个所述级电路模块中的任一个进行校正时,所述控制模块通过控制开关模块使所述替换电路模块代替所述级电路模块工作。本发明在不影响流水线模数转换器正常工作和准确校正的前提下,可以同时节省硬件和时间,提高转换效率。
Description
技术领域
本发明涉及模数转换器技术领域,尤其涉及的是一种流水线模数转换器、视频系统和无线系统。
背景技术
流水线(pipeline)模数转换器(Analog to Digital Converter,ADC)是一种常用于视频图像系统、数字用户回路、以太网收发机或者无线通讯系统中的重要元件,其可以在功率、速度和集成电路芯片面积上取得不错的平衡点,因此可以用来实现取样频率在百万赫兹等级的高精度ADC运算中。
图1是流水线ADC的结构示意图。模拟信号Vi经过采样保持模块100之后,再通过多个串联的级电路模块200和后级模数转换模块300进行量化,最后将各级电路模块200和后级模数转换模块300得到的量化值通过延时及错位相加模块400,根据时间延时以及权重进行错位相加,输出最终数字信号Dout。
如图2所示是现有技术中流水线ADC中某一个级电路模块200的单端结构示意图。级电路模块200由两相非交叠时钟控制:在相位1内,子采样保持电路210对输入信号Vi进行采样,子模数转换器220对输入信号Vi进行粗量化得到量化值D;在相位2内,子数模转换器230将上述粗量化值D转换成对应的模拟信号,然后该模拟信号进入减法器240中与经子采样保持电路210的输入信号Vi相减得到量化余量,该量化余量经过余量放大器250的放大,输出给下一个级电路模块200。每一个级电路模块200都这样进行流水线工作:采样-粗量化—余量放大—输出到下一个级电路模块200。最后一个级电路模块200的输出送到后级模数转换模块300中,且每一个级电路模块200的粗量化值D和后级模数转换模块的量化值Db还要输出给延时及错位相加模块400。
图3所示的实现图2功能的具体电路,其采用1.5位结构,具体实现采样输入信号Vi,粗量化和余量放大的功能。该电路在两相非交叠时钟控制下工作,在相位1内,所有开关S1导通,所有开关S2关闭,输入信号被采样在第一电容C1和第二电容C2上,同时比较器221和比较器222对输入信号进行粗量化,比较器221和比较器222的阈值电压分别是-Vref/4和+Vref/4,随着输入信号的增大,粗量化值D依次是-1、0和1;在相位2内,所有开关S1关闭,所有开关S2导通,第二电容C2下底板根据量化值D决定是连到-Vref/4、0还是+Vref/4,而第一电容C1作为反馈电容连接到运算放大器251的输出端。这样经过两个相位之后,该电路就实现了级电路模块200的功能。
假设第一电容C1和第二电容C2完全匹配,开关S1和开关S2是理想的,并且运算放大器251是理想的(即具有无限大的开环增益和零输入失调),那么根据电荷守恒定律,可以得到输出电压为Vo=2*Vi-D*Vref,Vref是满量程电压,理想的余量传输曲线如图4中虚线所示。Db为该级输出信号Vo经过之后的所有级电路模块200和后级模数转换模块300得到的量化结果,该结果和本级粗量化值D加权相加后得到级电路模块200的完整传输曲线,假设每一个级电路模块200和后级模数转换模块300都是理想的,那么该完整传输曲线(D+Db)应该是一条斜率固定的直线,如图5中虚线所示。
但是在实际情况中,存在很多误差,如:固定模式误差和随机模式误差。固定模式误差的来源包括放大器的失调、采样电容的失配、开关的非理想效应和电路中的低频噪声;随机模式误差的来源包括放大器的有限增益、生产工艺中的误差、热噪声及其他随机噪声。考虑到版图设计因素,固定模式误差对于各级的影响存在相关性,而随机模式误差的影响是独立的。在两种误差模式的影响下,最后的结果在一个固定的范围内产生随机性的波动。因此,上述误差会导致传输曲线的恶化,实际的余量传输曲线和完整传输曲线如图4(a)和图4(b)中的实线所示,该情形将使模数转换器性能变差。
针对上述缺陷,现有技术提出了流水线ADC校正技术,即在使用ADC对模拟量进行转换时,需要至少先对部分级电路模块进行校正,获得对应的校正值,从而根据转换值和校正值,得到校正的转换值。流水线ADC校正技术是针对造成模数转换器精度误差的各种误差源进行分析研究,进而提出各种校正方法,并通过电路加以实现,从而达到消除误差源的影响或者将其影响控制在精度允许的范围内。在实际的应用中表明,传统带有冗余位校正的流水线ADC结构在10位以下精度的模数转换中具有较好的表现。在更高精度的应用中,需要加入其它的校正方法。
目前存在很多种流水线ADC的校正方法,按照是否中断ADC的正常工作可以分为前台校正和后台校正。
在进行前台校正时,需要将正常转换工作停止,输入校正用的准确输入信号,通过此时的输出数字码可以提出级电路模块的误差参数,从而在正常工作时,对误差进行校正。但是前台校正无法在工作的时候实时校正,在校正时需要将正常转换工作停止,这在一些应用中是不允许的。
在进行后台校正时,校正与正常转换工作同时进行,使用伪随机输入与输出码的相关性计算提取出误差参数,再把误差与伪随机抖动从输出码中减去。但是后台校正提取误差参数所需的时间较长,高精度ADC一般需要几秒甚至几分钟才能提取出较准确的误差参数。
研究表明精确倍乘放大器和DAC中电容阵列的失配是最主要的误差源,因此针对此误差源的后台校正方法有很多的研究。有的采用多个流水线ADC结构并行的时间交叉处理方法,这种方法需要消耗很多的硬件。有些后台校正方法在信号输入端使用采样保持放大器(SHA),使采样频率低于转换频率来获得校正数据,不过这类方法不能保证ADC按照最快的设计速度进行正常的转换。
因此,在对流水线ADC进行校正的同时,如何同时节省硬件和时间就成为本领域技术人员亟待解决的问题之一。
发明内容
本发明解决的问题是提供一种流水线模数转换器、视频系统和无线系统,在不影响流水线模数转换器正常工作和准确校正的前提下,可以同时节省硬件和时间,提高转换效率。
为解决上述问题,本发明提供了一种流水线模数转换器,包括:多个串联的级电路模块、后级模数转换模块、延时及错位相加模块、替换电路模块、开关模块和控制模块,所述开关模块与所述级电路模块、替换电路模块和后级模数转换模块相连,所述控制模块与所述开关模块相连,至少在对前几个所述级电路模块中的任一个进行校正时,所述控制模块通过控制开关模块使所述替换电路模块代替所述级电路模块工作。
可选地,所述替换电路模块的精准度大于或等于第一个级电路模块的精准度。
可选地,所述替换电路模块与每个所述级电路模块的电路结构相同。
可选地,所述级电路模块为N个,所述控制模块通过控制开关模块对前M个级电路模块依次进行校正,所述N大于或等于M;在对第i个级电路模块进行校正时,所述i小于或等于M,所述控制模块通过控制开关模块使第一个级电路模块至第i-1个级电路模块、替换电路模块、第i个级电路模块至第N个级电路模块和后级模数转换模块依次串联,替换电路模块代替第i个级电路模块工作,对第i个级电路模块进行校正;在完成对第i个级电路模块的校正转换之后,所述控制模块通过控制开关模块使后级模数转换模块、第N个级电路模块至第i个级电路模块依次闲置,直至使替换级闲置,第一个级电路模块至第N个级电路模块、后级模数转换模块依次串联。
可选地,对第i个级电路模块进行校正和对第i+1个级电路模块进行校正的时间间隔为时钟周期的正整数倍;所述i+1小于或等于M。
可选地,所述开关模块至少包括与前M个级电路模块对应的M组开关单元和N-M+2个旁路开关;每组所述开关单元连接一个级电路模块和替换电路模块,所述开关单元包括:第一开关、第二开关和第三开关,所述第一开关的一端和所述第二开关的一端均连接前一个级电路模块的输出端,所述第一开关的另一端连接对应级电路模块的输入端,所述第二开关的另一端连接替换电路模块的输入端,所述第三开关的一端连接替换电路模块的输出端,所述第三开关的另一端连接对应级电路模块的输入端;所述旁路开关对应与后面的N-M+1个级电路模块和后级模数转换模块并联。
为了解决上述问题,本发明还提供了一种视频系统,包括:
模拟信号输入电路,用于输入模拟视频信号;
上述的流水线模数转换器,用于将所述模拟视频信号转换为数字视频信号;
数字视频信号处理电路,用于对所述数字视频信号进行处理。
为了解决上述问题,本发明还提供了一种无线系统,包括:
无线信号输入电路,用于接收无线信号;
模拟信号提取电路,用于从所述无线信号中提取模拟信号;
上述的流水线模数转换器,用于将所述模拟信号转换为数字信号;
数字信号处理电路,用于对所述数字信号进行处理。
与现有技术相比,本发明技术方案具有以下优点:在现有的流水线模数转换器中增加一个替换电路模块、开关模块和控制模块,从而在对任一个级电路模块进行校正时,控制模块就会通过控制开关模块使替换电路模块代替所述级电路模块工作,最终在不影响流水线模数转换器正常工作和准确校正的前提下,可以同时节省硬件面积和时间,提高转换效率。
附图说明
图1是现有技术中的流水线模数转换器的结构示意图;
图2是图1中级电路模块的结构示意图;
图3是图2的电路示意图;
图4是现有技术中流水线模数转换器的级电路模块余量传输曲线;
图5是现有技术中流水线模数转换器的级电路模块完整传输曲线;
图6是本发明实施方式中流水线模数转换器的结构示意图;
图7是图6中后级模数转换模块的结构示意图;
图8是本发明实施例中流水线模数转换器的结构示意图;
图9是本发明实施方式中视频系统的结构示意图;
图10是本发明实施方式中无线系统的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述,现有技术为了实现对流水线模数转换器的校正,可以采取前台校正和后台校正。但是前台校正无法在工作的时候实时校正,在校正时需要将正常转换工作停止,从而降低了转换效率。而现有技术中的后台校正需要消耗很多的硬件或时间。
针对上述缺陷,发明人提供了一种流水线模数转换器,其采用后台校正方式,从而不影响流水线模数转换器的正常工作,可以节省时间。具体地,在现有的流水线模数转换器中增加一个替换电路模块、开关模块和控制模块,使所述开关模块与所述级电路模块和替换电路模块相连,所述控制模块与所述开关模块相连,从而在对前几个级电路模块中的任一个进行校正时,控制模块就可以通过控制开关模块使替换电路模块代替所述级电路模块工作。由于增加的硬件比现有技术其他后台校正方式少很多,因此在保证对级电路模块精确校正的前提下,可以节省硬件面积。由于既节省了时间,又节省了硬件面积,且不影响流水线模数转换器的正常工作和对级电路模块的准确校正,因此最终可以提高转换效率。
此外,发明人还提出将上述流水线模数转换器应用到视频系统和无线系统。
下面结合附图进行详细说明。
参考图6所示,本实施方式提供了一种流水线模数转换器,包括:
采样保持模块100,用于对输入的模拟信号Vi进行采样保持;
多个串联的级电路模块200,第一个级电路模块的输入端与采样保持模块100的输出端相连,前一个级电路模块的第二输出端(即模拟输出端)与后一个级电路模块的输入端相连,所述级电路模块200获取对应的采样信号,对采样信号进行粗量化得到量化值,且通过第一输出端(即数字输出端)将所述量化值输出;所述级电路模块200还对所述量化值进行数模转换得到对应的模拟信息,将该模拟信号与所述采样信号相减得到量化余量,且对所述量化余量进行放大,将放大后的量化余量通过第二输出端输出;
后级模数转换模块300,后级模数转换模块300的输入端与最后一个级电路模块的第二输出端相连,用于获取对应的采样信号,对采样信号进行粗量化得到量化值,且通过输出端将所述量化值输出;
延时及错位相加模块400,连接各级电路模块200的第一输出端和后级模块转换模块300的输出端,用于根据时间延时以及权重对获取的各量化值进行错位相加,输出最终数字信号Dout;
一个替换电路模块600,包括:输入端、第一输出端(即数字输出端)和第二输出端(即模拟输出端),所述替换电路模块600的第一输出端连接延时及错位相加模块400;
开关模块700,分别连接所述级电路模块200的输入端和第二输出端、替换电路模块600的输入端和第二输出端、后级模数转换模块300的输入端和输出端;
控制模块500,与所述开关模块700相连,至少在对前几个所述级电路模块200中的任一个进行校正时,所述控制模块500通过控制开关模块700使所述替换电路模块600代替所述级电路模块200工作。
所述流水线模数转换器还可以包括时钟模块(图中未示出),连接控制模块、每个级电路模块、后级模数转换模块和替换电路模块,从控制模块获取级电路模块、后级模数转换模块和替换电路模块的连接关系,并根据所述连接关系为处于依次串联的级电路模块、后级模数转换模块或替换电路模块提供两相非交叠时钟信号。
所述流水线模数转换器还可以包括校正模块,连接控制模块500和至少前几个级电路模块200,从控制模块500获取待校正的级电路模块的信息,并对所述待校正的级电路模块200进行校正。
需要说明的是,本实施例中还可以不包括采样保持模块100,其不影响本发明的保护范围。
通过选择不同的开关模块700和对应的控制模块500既可以实现对前几个级电路模块的校正,也可以实现对所有级电路模块的校正,具有较大的灵活性。
本实施例中每个级电路模块200的结构可以相同,具体可以包括:子采样保持电路、子模数转换器、子数模转换器、减法器和余量放大器,其中,子采样保持电路的输入端连接采样保持模块100或前一个级电路模块的输出端,子模数转换器的输入端连接所述子采样保持电路的输出端,子模数转换器的输出端连接延时及错位相加模块的输入端和子数模转换器的输入端,所述减法器的两个输入端分别连接所述子数模转换器的输出端和所述子采样保持电路的输出端,所述减法器的输出端连接所述余量放大器的输入端,所述余量放大器的输出端连接下一个级电路模块的输入端或后级模数转换模块的输入端。
由于子模数转换器的量化速度越快越好,因此,优选地,所述子模数转换器可以为Flash结构。
所述级电路模块200可以采用1.5位结构、2.5位结构等冗余位校正结构。优选地,所述级电路模块200采用1.5位结构,即使用1位的有效位和1位的冗余位,此时反馈系数最大,可以使每个级电路模块200中的余量放大器选择最小的带宽,使得级电路模块200的设计比较简单。
当级电路模块200采用1.5位结构时,每个所述级电路模块200中包括两个比较器,其对于本领域的技术人员是熟知的,在此不再赘述。
所述比较器的阈值要保证每一级的输出值不超过下一级的有效转换范围,因此本实施例中所述比较器的阈值为±1/3Vref,所述Vref是满量程电压,从而可以给比较器的冗余校正保留足够的余量。
本实施例中级电路模块200的精准度依次减小,即第一个级电路模块(即连接采样保持电路模块100的级电路模块200)的精准度最高,最后一个级电路模块(即连接后级模数转换模块300的级电路模块200)的精准度最低。
所述替换电路模块600用于代替所述级电路模块200工作,从而所述替换电路模块600与所述级电路模块200的电路结构可以相同,在此不再赘述。
所述替换电路模块600至少用于替换前几个级电路模块200工作,因此,所述替换电路模块600的精准度大于或等于第一个级电路模块200的精准度。优选地,所述替换电路模块600的精准度与所述第一个级电路模块200的精准度相同,从而替换电路模块600可以采用与所述第一级电路模块200相同的电路设计。
参考图7所示,所述后级模数转换模块300可以包括:子采样保持电路310和子模数转换器320,其中,子采样保持电路310的输入端连接最后一个级电路模块200的输出端,子模数转换器320的输入端连接所述子采样保持电路310的输出端,子模数转换器320的输出端连接延时及错位相加模块400的输入端。
所述采样保持模块100可以包括:
电容电路,用于对来自外部的电压进行采样;
传输电路,连接电容电路和第一个级电路模块,用于将由电容电路采样的电压传输至第一个级电路模块。
具体地,所述传输电路可以包括多个运算放大器,每个所述运算放大器的结构相同,且各个运算放大器并联连接。
需要说明的是,在本发明的其他实施例中,所述传输电路还可以采用其他电路结构,其不限制本发明的保护范围。
相邻两个级电路模块200得到的转换数据之间存在半个周期的时间差,因此所述延时及错位相加模块400可以包括:寄存器和全加器,其中,所述寄存器用于存储所述量化值,所述全加器用于对所述量化值进行全加处理,其对于本领域的技术人员是熟知的,在此不再赘述。
所述控制模块500可以是单片机、ARM、FPGA(Field Programmable GataArray,现场可编程门阵列)、ASIC(Application Specific Integrated Circuit,特定用途集成电路)、SOC(System on a Chip,片上系统)、CPU(Central ProcessingUnit,中央处理机)、MCU(Micro Controller Units,微控制单元)、DSP(DigitalSignal Processor,数字信号处理器)或PLC(Programmable Logic Controller,可编程逻辑控制器)中的一种或多种器件的任意组合。为了节省硬件的面积,所述控制模块500的面积越小越好。
当所述级电路模块为N个,所述控制模块通过控制开关模块对前M个级电路模块依次进行校正时,所述N大于或等于M;在对第i个级电路模块进行校正时,所述i小于或等于M,所述控制模块通过控制开关模块使第一个级电路模块至第i-1个级电路模块、替换电路模块、第i个级电路模块至第N个级电路模块和后级模数转换模块依次串联,替换电路模块代替第i个级电路模块工作,对第i个级电路模块进行校正;在完成对第i个级电路模块的校正转换之后,所述控制模块通过控制开关模块使后级模数转换模块、第N个级电路模块至第i个级电路模块依次闲置,直至使替换级闲置,第一个级电路模块至第N个级电路模块、后级模数转换模块依次串联,至此完成对第i个级电路模块的校正。
其中,对第i个级电路模块进行校正和对第i+1个级电路模块进行校正的时间间隔为时钟周期的正整数倍;所述i+1小于或等于M。如:对第一个级电路模块进行校正结束后,可以间隔1个时钟周期或多个时钟周期后对第二个级电路模块进行校正。优选地,所述时间间隔为1个时钟周期,从而可以尽快完成对级电路模块的校正。
具体地,所述开关模块至少包括与前M个级电路模块对应的M组开关单元和N-M+2个旁路开关;每组所述开关单元连接一个级电路模块和替换电路模块,所述开关单元包括:第一开关、第二开关和第三开关,所述第一开关的一端和所述第二开关的一端均连接前一个级电路模块的输出端,所述第一开关的另一端连接对应级电路模块的输入端,所述第二开关的另一端连接替换电路模块的输入端,所述第三开关的一端连接替换电路模块的输出端,所述第三开关的另一端连接对应级电路模块的输入端;所述旁路开关对应与后面的N-M+1个级电路模块和后级模数转换模块并联。
所述开关或旁路开关可以是任意类型的开关,其不限制本发明的保护范围。为了节省面积,所述开关或旁路开关所占的面积越小越好。
参考图8所示,作为一个具体实施例,所述流水线模数转换器包括:采样保持模块100、3个串联的级电路模块(即第一级电路模块801、第二级电路模块802和第三电路模块803)、后级模数转换模块300、延时及错位相加模块400、开关模块、控制模块(图中未示出)和替换电路模块600。
本实施例中级电路模块的数目为3个,控制模块通过控制开关模块和替换电路模块600对前两个级电路模块进行校正。
具体地,采样保持模块100的输出端连接第一级电路模块801的输入端,第一级电路模块801的第二输出端连接第二级电路模块802的输入端,第二级电路模块802的第二输出端连接第三级电路模块803的输入端,第三级电路模块803的第二输出端连接后级电路模块300的输入端,第一级电路模块801的第一输出端、第二级电路模块802的第二输出端、第三级电路模块803的第二输出端、后级模数转换模块300的输出端和替换电路模块600的第二输出端分别连接延时及错位相加模块400,开关模块分别连接第一级电路模块801的输入端和第二输出端、第二级电路模块802的输入端和第二输出端、第三级电路模块803的输入端和第二输出端、后级模数转换模块300的输出端、替换电路模块600的输入端和第二输出端,控制模块连接开关模块。
所述开关模块包括九个开关,其中:第一开关S11的一端连接采样保持模块100的输出端,另一端连接替换电路模块600的输入端;第二开关S12的一端连接替换电路模块600的模拟输出端,另一端连接第一级电路模块801的输入端;第三开关S13的一端连接采样保持模块100的输出端,另一端连接第一级电路模块801的输入端;第四开关S21的一端连接第一级电路模块801的模拟输出端,另一端连接替换电路模块600的输入端;第五开关S22的一端连接替换电路模块600的模拟输出端,另一端连接第二级电路模块802的输入端;第六开关S23的一端连接第一级电路模块801的模拟输出端,另一端连接第二级电路模块802的输入端;第七开关S24的一端连接第二级电路模块802的输入端,另一端连接第二级电路模块802的模拟输出端;第八开关S33的一端连接第三级电路模块803的输入端,另一端连接第三级电路模块803的模拟输出端;第九开关S44的一端连接后级模数转换模块300的输入端,另一端连接后级模数转换模块300的输出端。
上述第七开关S24作为第二级电路模块802的旁路开关,第八开关S33作为第三级电路模块803的旁路开关,第九开关S44作为后级模数转换模块300的旁路开关,第一开关S11、第二开关S12和第三开关S13作为与第一级电路模块801对应的第一开关单元,第四开关S21、第五开关S22和第六开关S23作为第二级电路模块802对应的第二开关单元。
需要说明的是,图8所示的开关模块的具体结构仅为举例,只要第一开关单元能使替换电路模块600、第一级电路模块801、第二级电路模块802、第三级电路模块803和后级模数转换模块300依次串联,第二开关单元能使第一级电路模块801、替换电路模块600、第二级电路模块802、第三级电路模块803和后级模数转换模块300依次串联,第一开关单元和第二开关单元配合使用能使替换电路模块600、第二级电路模块802、第三级电路模块803和后级模数转换模块300依次串联(即第一级电路802被旁路),第二级电路模块802的旁路开关能使第二级电路模块802被旁路,第三级电路模块803的旁路开关能使第三极电路模块803被旁路,后级模数转换模块300的旁路开关能使后级模数转换模块300被旁路即可,其不限制本发明的保护范围。
图8所示流水线模数转换器在对模拟信号进行模数转换的同时,依次实现对第一级电路模块801至第二级电路模块802的校正,具体过程包括:
一、对第一级电路模块801进行校正
在对第一级电路模块801进行校正前,需要闭合第一开关S11和第二开关S12且断开第三开关S13,同时闭合第六开关S23且断开第四开关S21、第五开关S22、第七开关S24、第八开关S33和第九开关S44,使替换电路模块600、第一级电路模块801至第三级电路模块803和后级模数转换模块300处于依次串联状态。
需要说明的是,各个开关闭合或断开的时间相对于一个时钟周期T可以忽略不计。
1、在0~0.5T时,替换电路模块600采样模拟信号A11,对模拟信号A11进行粗量化处理得到量化值D11,且将量化值D11发送给延时及错位相加模块400(以下简写为采样模拟信号A11,得到量化值D11);校正模块对第一级电路模块801进行校正处理并获取对应的校正值B11;第二级电路模块802采样校正值B11,得到量化值C11(即对所述校正值B11进行采样,对所述校正值B11进行粗量化处理得到对应的量化值C11,且将量化值C11发送给延时及错位相加模块400)。
所述校正模块对第一级电路模块801进行校正处理指的是校正模块将第一级电路模块801中的每个比较器置1以获得对应的校正值。需要说明的是,校正模块对每个级电路模块进行校正的具体过程对于本领域的技术人员是熟知的,在此不再赘述。
2、在0.5T~T时,替换电路模块600将量化值D11转换成对应的模拟信号,且将该模拟信号与模拟信号A11相减得到量化余量,对该量化余量放大得到模拟信号A21,且将所述模拟信号A21发送给第一级电路模块801(以下简称为将量化值D11余量放大为模拟信号A21,并发送给第一级电路模块801);第一级电路模块801采样模拟信号A21,得到量化值D21;第二级电路模块802将量化值C11余量放大为模拟信号E11,并发送给第三级电路模块803;第三级电路模块803采样模拟信号E11,得到量化值C21。
3、在T~1.5T时,替换电路模块600采样模拟信号A12,得到量化值D12;第一级电路模块801将量化值D21余量放大为模拟信号A31,并发送给第二级电路模块802;第二级电路模块802采样模拟信号A31,得到量化值D31;第三级电路模块803将量化值C21余量放大为模拟信号E21,并发送给后级模数转换模块300;后级模数转换模块300采样模拟信号E21,得到量化值C31,至此完成对校正值B11的转换。
在完成对校正值B11的转换之后,闭合第九开关S44,即使后级模数转换模块300闲置。
4、在1.5T~2T时,替换电路模块600将量化值D12余量放大为模拟信号A22,并发送给第一级电路模块801;第一级电路模块801采样模拟信号A22,得到量化值D22;第二级电路模块802将量化值D31余量放大为模拟信号A41,并发送给第三级电路模块803;第三级电路模块803采样模拟信号A41,得到量化值D41,至此完成对模拟信号A11的转换。
5、在2T~2.5T时,替换电路模块600采样模拟信号A13,得到量化值D13;第一级电路模块801将量化值D22余量放大为模拟信号A32,并发送给第二级电路模块802;第二级电路模块802采样模拟信号A32,得到量化值D32;第三级电路模块803没有动作。
此时,断开第九开关S44且闭合第八开关S33,使后级模数转换模块300代替第三级电路模块803工作,第三级电路模块803闲置。
6、在2.5T~3T时,替换电路模块600将量化值D13余量放大为模拟信号A23,并发送给第一级电路模块801;第一级电路模块801采样模拟信号A23,得到量化值D23;第二级电路模块802将量化值D32余量放大为模拟信号A42,并发送给后级模数转换模块300;后级模数转换模块300采样模拟信号A42,得到量化值D42,至此完成对模拟信号A12的转换。
此时,断开第八开关S33且闭合第七开关S24,使第三级电路模块803代替第二级电路模块802工作,第二级电路模块802闲置。
7、在3T~3.5T时,替换电路模块600采样模拟信号A14,得到量化值D14;第一级电路模块801将量化值D23余量放大为模拟信号A33,并发送给第三级电路模块803;第三级电路模块803采样模拟信号A33,得到量化值D33;后级模数转换模块300没有动作。
此时,断开第七开关S24、第二开关S12且闭合第五开关S22,使第二级电路模块802代替第一级电路模块801工作,第一级电路模块801闲置。
8、在3.5T~4T时,替换电路模块600将量化值D14余量放大为模拟信号A24,并发送给第二级电路模块802;第二级电路模块802采样模拟信号A24,得到量化值D24;第三级电路模块802将量化值D33余量放大为模拟信号A43,并发送给后级模数转换模块300;后级模数转换模块300采样模拟信号A43,得到量化值D43,至此完成对模拟信号A13的转换。
此时,断开第一开关S11和第五开关S22且闭合第三开关S13和第六开关S23,使替换电路模块600闲置,第一级电路模块801、第二级电路模块802、第三级电路模块803和后级模数转换模块300依次串联,即模数转换器处于正常工作状态。
9、在4T~4.5T时,第一级电路模块801不工作,第二级电路模块802将量化值D24余量放大为模拟信号A34,并发送给第三级电路模块803;第三级电路模块803采样模拟信号A34,得到量化值D34;后级模数转换模块300不工作。
10、在4.5T~5T时,第一级电路模块801采样模拟信号A15,得到量化值D15;第二级电路模块802不工作;第三级电路模块803将量化值D34余量放大为模拟信号A44,并发送给后级模数转换模块300;后级模数转换模块300采样模拟信号A44,得到量化值D44,至此完成对模拟信号A14的转换。
本实施例在4T结束时,替换电路模块600就完成了代替第一级电路模块801工作,从而在不影响流水线模数转换器正常工作的前提下,完成了对第一级电路模块801的校正。
二、对第二级电路模块802进行校正
此时,闭合第四开关S21、第五开关S22且断开第六开关S23,第一级电路模块801、替换电路模块600、第二级电路模块802、第三级电路模块803和后级模数转换模块300依次串联。
11、在5T~5.5T时,第一级电路模块801将量化值D15放大为模拟信号A25,并发送给第二级电路模块802;替换电路模块600采样模拟信号A25,得到量化值D25;校正模块对第二级电路模块802进行校正处理并获取对应的校正值B12;第三级电路模块803采样校正值B12,得到量化值C12。
12、在5.5T~6T时,第一级电路模块801采样模拟信号A16,得到量化值D16;替换电路模块600将量化值D25余量放大为模拟信号A35,并发送给第二级电路模块802;第二级电路模块802采样模拟信号A35,得到量化值D35;第三级电路模块803将量化值C12余量放大为模拟信号E12,并发送给后级模数转换模块300;后级模数转换模块300采样模拟信号E12,得到量化值C22,至此完成对校正值B12的转换。
在完成对校正值B12的转换之后,闭合第九开关S44,即使后级模数转换模块300闲置。
13、在6T~6.5T时,第一级电路模块801将量化值D16余量放大为模拟信号A26,并发送给替换电路模块600;替换电路模块600采样模拟信号A26,得到量化值D36;第二级电路模块802将量化值D35余量放大为模拟信号A45,并发送给第三级电路模块803;第三级电路模块803采样模拟信号A45,得到量化值D55,至此完成对模拟信号A15的转换。
14、在6.5T~7T时,第一级电路模块801采样模拟信号A17,得到量化值D17;替换电路模块600将量化值D36余量放大为模拟信号A46,并发送给第二级电路模块802;第二级电路模块802采样模拟信号A46,得到量化值D46;第三级电路模块803不工作。
此时,断开第九开关S44且闭合第八开关S33,使后级模数转换模块300代替第三级电路模块803工作,第三级电路模块803闲置。
15、在7T~7.5T时,第一级电路模块801将量化值D17余量放大为模拟信号A27,并发送给替换电路模块600;替换电路模块600采样模拟信号A27,得到量化值D27;第二级电路模块802将量化值D46余量放大为模拟信号A56,并发送给后级模数转换模块300;后级模数转换模块300采样模拟信号A56,得到量化值D56,至此完成对模拟信号A16的转换。
此时,断开第八开关S33且闭合第七开关S24,使第三级电路模块803代替第二级电路模块802工作,第二级电路模块802闲置。
16、在7.5T~8T时,第一级电路模块801采样模拟信号A18,得到量化值D18;替换电路模块600将量化值D27余量放大为模拟信号A37,并发送给第三级电路模块803;第三级电路模块803采样模拟信号A37,得到量化值D37;后级模数转换模块600不工作。
此时,断开第四开关S21、第五开关S22、第七开关S24且闭合第六开关S23,使替换电路模块600闲置,第一级电路模块801、第二级电路模块802、第三级电路模块803和后级模数转换模块300依次串联,即模数转换器处于正常工作状态。
17、在8T~8.5T时,第一级电路模块801将量化值D18余量放大为模拟信号A28,并发送给第二级电路模块802;第二级电路模块802采样模拟信号A28,得到量化值D28;第三级电路模块803将量化值D37余量放大为模拟信号A47,并发送给后级模数转换模块300;后级模数转换模块300采样模拟信号A47,得到量化值D57,至此完成对模拟信号A17的转换。
至此在不影响整个模数转换器正常工作的同时,完成对前二个级电路模块的校正。当每个级电路模块包括两个比较器时,一共可以得到4个比较器的校正值。本实施例对第三级电路模块803和后级模数转换模块300不进行校正处理。
其中,对第一级电路模块801进行校正需要4个时钟周期(即0~4T),对第二级电路模块802进行校正需要3个时钟周期(即6T~8T),共需要7个时钟周期。
需要说明的是,上述过程中,对第一级电路模块801进行校正和对第二级电路模块802进行校正的时间间隔为一个时钟周期,从而可以很快完成对级电路模块的校正。在本发明的其他实施例中,在完成对第一级电路模块801的校正之后,还可以间隔多个时钟周期再对第二级电路模块802进行校正,此时可以避免出现混乱。
本实施例得到一个输出数据时,相当于进行了校正值和正常转换的两次采样,从而消除了固定模式误差。
在实际应用中,14位的流水线模数转换器(即包括十三个级电路模块和后级模数转换模块)应用较多。当需要对前6个级电路模块进行校正时,此时,前6个级电路模块在获取校正值时的转换都是独立进行的,经过F次的独立采样之后得到最后的数字结果相加,使得随机模式误差减小到原来的每一次获得校正值的过程中后7个级电路模块和后级模数转换模块(后面简称后八级)进行了12次的独立转换,前6个级电路模块中第i级完成一次取样过程需要完成2(i-1)次的独立转换过程。需要说明的是,在实际的使用中,采用之前10次获得的校正值的均值(即针对一个比较器而言,将其最近10个校正值的平均值作为该次的校正值),可以进一步减小随机模式噪声。此时,每一次获取采样值需要69个时钟周期(即第一个级电路模块进行校正需要14个时钟周期,第二个级电路模块进行校正需要13个时钟周期,依次类推,第六个级电路模块进行校正需要9个时钟周期),每69个时钟周期的时间就可以刷新一次校正值。
一个14位的流水线模数转换器输入的模拟量在进行A/D转换之后可以表达成下式:
其中,A表示输入的模拟量,Di表示第i+1位的数字输出结果,Qi表示在固定模式噪声影响之下第i+1位的权值,LSB表示1个最低有效位电压。一个理想的流水线ADC,Qi的取值应为2i,在非理想情况下,Qi的取值用下式表达:
其中,ai表示第i+1级的乘2放大器的增益,μ表示由其他固定模式误差源引起的误差修正值。其他固定模式误差主要考虑放大器的失调、开关的时钟馈通和电荷注入。ai的取值主要受到电容值失配的影响,电容失配引起的增益误差通常被认为是ADC固定模式误差最主要的来源,同时也是需要最优先校正的误差源。
本实施例的后台校正技术就是针对其中的增益误差、偏移、电容失配等误差加以估计并进行量化,然后通过一定的方法加入到输出结果中。其基本思路是对于ADC的前六级,采取依次把每一级输入置成比较器阈值进行AD转换,用后级的数字码表示,并把结果保存到寄存器之中作为输出的校正值。ADC前六级的输出结果完全由后八级的结果相加进位得到,这样前六级的增益误差不会影响流水线ADC的输出。
需要说明的是,在本发明的其他实施例中,还可以将比较器的输入电压设置为不超出转换范围的任一电压值都可以。本实施例中选择比较器阈值电压的好处在于该电压比较容易获得,采用简单的结构就可以实现。
采用本实施例方法进行校正之后,可以保证在式(2)中,a0至a5的值都可以精确的等于2,而不受实际电路中电容失配的影响,完全消除前六级的增益误差。后八级的增益误差可以依靠电路本身的设计来降低。当a6a7.....a12≈27时,流水线ADC的有效输出范围不会出现较大偏差。因此在理想模型中只存在增益误差的情况下,只要保证a6a7.....a12≈27,各级增益误差的影响就可以近似忽略。在满足上述条件并且不考虑随机模式误差的情况下,这种校正方法的本质是对输入输出曲线做线性的近似,采取的是一种均匀取点的方法,取点的个数为26=64个,取点是严格精确的,每2点之间的非线性由后八级的固定模式误差决定。
总之,本实施例在不影响流水线模数转换器正常工作的前提下,通过增加相当少的硬件资源(即仅增加了一个替换电路模块、控制模块和多个开关器件),就可以消除流水线模数转换器的固定模式误差和随机模式误差,保证其校正的精确性。
相应地,参考图9所示,本实施方式还提供了一种视频系统,包括:
模拟信号输入电路910,用于输入模拟视频信号;
流水线模数转换器920,连接模拟信号输入电路910,用于将所述模拟视频信号转换为数字视频信号;
数字视频信号处理电路930,连接流水线模数转换器920,用于对所述数字视频信号进行处理。
所述流水线模数转换器具体参考前面所述,其他电路对于本领域技术人员是熟知的,在此均不再赘述。
相对应地,参考图10所示,本实施方式还提供了一种无线系统,包括:
无线信号输入电路990,用于接收无线信号;
模拟信号提取电路980,连接无线信号输入电路990,用于从所述无线信号中提取模拟信号;
流水线模数转换器970,连接模拟信号提取电路980,用于将所述模拟信号转换为数字信号;
数字信号处理电路960,连接流水线模数转换器970,用于对所述数字信号进行处理。
所述流水线模数转换器具体参考前面所述,其他电路对于本领域技术人员是熟知的,在此均不再赘述。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种流水线模数转换器,包括:多个串联的级电路模块、后级模数转换模块和延时及错位相加模块,其特征在于,还包括:替换电路模块、开关模块和控制模块,所述开关模块与所述级电路模块、替换电路模块和后级模数转换模块相连,所述控制模块与所述开关模块相连,至少在对前几个所述级电路模块中的任一个进行校正时,所述控制模块通过控制开关模块使所述替换电路模块代替所述级电路模块工作。
2.如权利要求1所述的流水线模数转换器,其特征在于,所述替换电路模块的精准度大于或等于第一个级电路模块的精准度。
3.如权利要求1所述的流水线模数转换器,其特征在于,所述替换电路模块与每个所述级电路模块的电路结构相同。
4.如权利要求1或3所述的流水线模数转换器,其特征在于,所述级电路模块包括:子采样保持电路、子模数转换器、子数模转换器、减法器和余量放大器,其中,子采样保持电路的输入端连接前一个级电路模块的输出端,子模数转换器的输入端连接所述子采样保持电路的输出端,子模数转换器的输出端连接延时及错位相加模块的输入端和子数模转换器的输入端,所述减法器的两个输入端分别连接所述子数模转换器的输出端和所述子采样保持电路的输出端,所述减法器的输出端连接所述余量放大器的输入端,所述余量放大器的输出端连接下一个级电路模块的输入端或后级模数转换模块的输入端。
5.如权利要求4所述的流水线模数转换器,其特征在于,所述级电路模块包括比较器;所述比较器的阈值为±1/3Vref,所述Vref是满量程电压。
6.如权利要求1所述的流水线模数转换器,其特征在于,所述后级模数转换模块包括:子采样保持电路和子模数转换器,其中,子采样保持电路的输入端连接最后一个级电路模块的输出端,子模数转换器的输入端连接所述子采样保持电路的输出端,子模数转换器的输出端连接延时及错位相加模块的输入端。
7.如权利要求6所述的流水线模数转换器,其特征在于,所述子模数转换器为Flash结构。
8.如权利要求1所述的流水线模数转换器,其特征在于,还包括:采样保持模块,连接第一个级电路模块的输入端,用于对输入的模拟信号进行采样保持,并将采样保持后的信号发送给第一个级电路模块。
9.如权利要求1所述的流水线模数转换器,其特征在于,还包括:
时钟模块,连接控制模块、每个级电路模块、后级模数转换模块和替换电路模块,从控制模块获取级电路模块、后级模数转换模块和替换电路模块的连接关系,并根据所述连接关系为处于依次串联的级电路模块、后级模数转换模块或替换电路模块提供两相非交叠时钟信号;
校正模块,连接控制模块和至少前几个级电路模块,从控制模块获取待校正的级电路模块的信息,并对所述待校正的级电路模块进行校正。
10.如权利要求1所述的流水线模数转换器,其特征在于,所述级电路模块为N个,所述控制模块通过控制开关模块对前M个级电路模块依次进行校正,所述N大于或等于M;在对第i个级电路模块进行校正时,所述i小于或等于M,所述控制模块通过控制开关模块使第一个级电路模块至第i-1个级电路模块、替换电路模块、第i个级电路模块至第N个级电路模块和后级模数转换模块依次串联,替换电路模块代替第i个级电路模块工作,对第i个级电路模块进行校正;在完成对第i个级电路模块的校正转换之后,所述控制模块通过控制开关模块使后级模数转换模块、第N个级电路模块至第i个级电路模块依次闲置,直至使替换级闲置,第一个级电路模块至第N个级电路模块、后级模数转换模块依次串联。
11.如权利要求10所述的流水线模数转换器,其特征在于,对第i个级电路模块进行校正和对第i+1个级电路模块进行校正的时间间隔为时钟周期的正整数倍;所述i+1小于或等于M。
12.如权利要求10所述的流水线模数转换器,其特征在于,所述开关模块至少包括与前M个级电路模块对应的M组开关单元和N-M+2个旁路开关;每组所述开关单元连接一个级电路模块和替换电路模块,所述开关单元包括:第一开关、第二开关和第三开关,所述第一开关的一端和所述第二开关的一端均连接前一个级电路模块的输出端,所述第一开关的另一端连接对应级电路模块的输入端,所述第二开关的另一端连接替换电路模块的输入端,所述第三开关的一端连接替换电路模块的输出端,所述第三开关的另一端连接对应级电路模块的输入端;所述旁路开关对应与后面的N-M+1个级电路模块和后级模数转换模块并联。
13.如权利要求1所述的流水线模数转换器,其特征在于,所述级电路模块采用1.5位结构。
14.一种视频系统,其特征在于,包括:
模拟信号输入电路,用于输入模拟视频信号;
如权利要求1至13中任一项所述的流水线模数转换器,用于将所述模拟视频信号转换为数字视频信号;
数字视频信号处理电路,用于对所述数字视频信号进行处理。
15.一种无线系统,其特征在于,包括:
无线信号输入电路,用于接收无线信号;
模拟信号提取电路,用于从所述无线信号中提取模拟信号;
如权利要求1至13中任一项所述的流水线模数转换器,用于将所述模拟信号转换为数字信号;
数字信号处理电路,用于对所述数字信号进行处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210275087.4A CN102811060B (zh) | 2012-08-03 | 2012-08-03 | 流水线模数转换器、视频系统和无线系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210275087.4A CN102811060B (zh) | 2012-08-03 | 2012-08-03 | 流水线模数转换器、视频系统和无线系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102811060A true CN102811060A (zh) | 2012-12-05 |
CN102811060B CN102811060B (zh) | 2016-01-13 |
Family
ID=47234657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210275087.4A Active CN102811060B (zh) | 2012-08-03 | 2012-08-03 | 流水线模数转换器、视频系统和无线系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102811060B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110535473A (zh) * | 2019-09-03 | 2019-12-03 | 中国电子科技集团公司第二十四研究所 | 无路径失配的无采保高速高输入带宽流水线结构adc |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102075189A (zh) * | 2011-02-16 | 2011-05-25 | 东南大学 | 一种可进行后台数字校准的流水线式模数转换器 |
CN102386921A (zh) * | 2011-11-15 | 2012-03-21 | 北京时代民芯科技有限公司 | 一种流水线adc多比特子dac电容失配校准方法 |
-
2012
- 2012-08-03 CN CN201210275087.4A patent/CN102811060B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102075189A (zh) * | 2011-02-16 | 2011-05-25 | 东南大学 | 一种可进行后台数字校准的流水线式模数转换器 |
CN102386921A (zh) * | 2011-11-15 | 2012-03-21 | 北京时代民芯科技有限公司 | 一种流水线adc多比特子dac电容失配校准方法 |
Non-Patent Citations (1)
Title |
---|
JOSEPH M. INGINO等: "A continuously calibrated 12-b, 10-MS/s, 3.3-V A/D converter", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》, vol. 33, no. 12, 31 December 1998 (1998-12-31), pages 1920 - 1931, XP011060891 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110535473A (zh) * | 2019-09-03 | 2019-12-03 | 中国电子科技集团公司第二十四研究所 | 无路径失配的无采保高速高输入带宽流水线结构adc |
CN110535473B (zh) * | 2019-09-03 | 2022-04-22 | 中国电子科技集团公司第二十四研究所 | 无路径失配的无采保高速高输入带宽流水线结构adc |
Also Published As
Publication number | Publication date |
---|---|
CN102811060B (zh) | 2016-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9954549B2 (en) | Charge-sharing and charge-redistribution DAC and method for successive approximation analog-to-digital converters | |
CN107395206B (zh) | 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构 | |
US5710563A (en) | Pipeline analog to digital converter architecture with reduced mismatch error | |
CN102075189B (zh) | 一种可进行后台数字校准的流水线式模数转换器 | |
CN104320140A (zh) | 无负载多级逐次逼近寄存器辅助的流水线式模数转换器 | |
CN201957001U (zh) | 一种可进行后台数字校准的流水线式模数转换器 | |
CN101854174B (zh) | 一种流水线型模数转换器及其子转换级电路 | |
CN108809310B (zh) | 无源基于时间交织SAR ADC的带通Delta-Sigma调制器 | |
KR20060052937A (ko) | 공간 효율적 저전력 주기적 a/d 변환기 | |
CN102751990A (zh) | 一种可提高动态性能的流水线式模数转换器 | |
CN109889199A (zh) | 一种带斩波稳定的σδ型和sar型混合型adc | |
US10804920B2 (en) | A/D converter | |
CN112564709B (zh) | 一种基于误差反馈式的噪声整形逐次逼近模数转换器 | |
CN104426547A (zh) | 10位流水线模数转换器 | |
CN115801003B (zh) | 一种多步模数转换器及其实现方法 | |
KR101168047B1 (ko) | 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법 | |
CN106341133A (zh) | 一种双通道时间交错异步流水线快闪型模数转换器 | |
CN109462402B (zh) | 混合型流水线adc结构 | |
CN117559999B (zh) | 一种逐次逼近型模数转换器及模数转换处理方法 | |
CN114362751A (zh) | 快速收敛高精度逐次渐进模数转换器数字校正电路及方法 | |
Chen et al. | A calibration scheme for nonlinearity of the SAR-pipelined ADCs based on a shared neural network | |
EP1398880A2 (en) | Analog-digital conversion circuit | |
CN111490787B (zh) | 一种∑-δ调制器及降低非线性和增益误差的方法 | |
JP2017216561A (ja) | A/d変換器 | |
CN102811060B (zh) | 流水线模数转换器、视频系统和无线系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 508-511, building a, Modern Plaza, No. 18, Weiye Road, Kunshan Development Zone, Suzhou, Jiangsu Patentee after: Ruixin Microelectronics Co., Ltd Address before: Room 508-511, block A, Modern Plaza, 18 Weiye Road, Kunshan, Jiangsu, Suzhou, 215300 Patentee before: BRIGATES MICROELECTRONICS (KUNSHAN) Co.,Ltd. |
|
CP03 | Change of name, title or address |