CN102803126A - 填塞孔的方法和填塞的孔 - Google Patents

填塞孔的方法和填塞的孔 Download PDF

Info

Publication number
CN102803126A
CN102803126A CN2010800578986A CN201080057898A CN102803126A CN 102803126 A CN102803126 A CN 102803126A CN 2010800578986 A CN2010800578986 A CN 2010800578986A CN 201080057898 A CN201080057898 A CN 201080057898A CN 102803126 A CN102803126 A CN 102803126A
Authority
CN
China
Prior art keywords
hole
described method
matrix
stopper
material block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800578986A
Other languages
English (en)
Other versions
CN102803126B (zh
Inventor
A·菲舍尔
G·斯特默
F·尼克劳斯
N·罗克斯赫德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chercasya Co Ltd
Original Assignee
Aerocrine AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aerocrine AB filed Critical Aerocrine AB
Publication of CN102803126A publication Critical patent/CN102803126A/zh
Application granted granted Critical
Publication of CN102803126B publication Critical patent/CN102803126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
    • B01L3/50—Containers for the purpose of retaining a material to be analysed, e.g. test tubes
    • B01L3/502—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures
    • B01L3/5027—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip
    • B01L3/502707—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip characterised by the manufacture of the container or its components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00—Additional constructional details
    • B01L2300/04—Closures and closing means
    • B01L2300/041—Connecting closures to device or container
    • B01L2300/042—Caps; Plugs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/05—Microfluidics
    • B81B2201/058—Microfluidics not provided for in B81B2201/051 - B81B2201/054
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y10T29/49153—Assembling terminal to base by deforming or shaping with shaping or forcing terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining
    • Y10T29/49885—Assembling or joining with coating before or during assembling

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Hematology (AREA)
  • Clinical Laboratory Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)

Abstract

一种用于将塞子至少部分地插入孔中的方法，所述方法包括如下步骤：a)提供具有至少一个孔的至少一个基体，其中所述至少一个孔的最大尺寸为1μm到300μm，b)提供材料块，其中所述材料块的尺寸大于所述至少一个孔，c)用工具将所述材料块压向所述孔，以形成塞子，其中所述材料块的至少一部分被压入所述孔，d)从所述材料块移去所述工具。本发明还公开了用所述方法制造的填塞的孔。一种实施方式的一个优点是可应用工业上可获得的引线接合技术来密封不同的腔室。现有的引线接合技术使得填塞快速而廉价。

Description

填塞孔的方法和填塞的孔
技术领域
本发明涉及一种制造用于孔和腔室的塞子的技术。
背景技术
对于在生命科学装置、液体状态可提高感知性能的高灵敏度传感器和MEMS透镜中应用的MEMS，已经在微型品制造阶段的液体集成是其具有的一个新特征。具体实例包括预填装了药物或蛋白溶液的基于MEMS的药物递送系统，灵敏度水平能够达到ppb范围的使用液体电解质的基于液体的电化学传感器，和小型化的光学透镜。与MEMS中的液体集成相关的困难通常与液体集成时处理过程中缩减的温度预算有关。这对于比如生命科学应用中的敏感或生物材料，可以低至37℃。在传统的晶片级集成程序中，晶片接合工艺的过程中，液体被气密性地堵在腔室内部。这迫使腔室的形成和密封(即晶片接合)使用室温工艺，特别是粘结晶片接合。
以前使用通过金环压印(gold ring embossing)进行的晶片级室温气密性液体密封法，其中将位于一个晶片上的较小金环压向并部分地嵌入位于另一个晶片上的较大金环里。还公开了使用冷焊来重叠具有负坡度的侧壁角的金密封环的方法。这两种方法在晶片接合过程中将液体密封在腔室内，并且在之后需要另外的机械稳定。这是使用聚合物底部填充来实施的。这些方法的优点是它们会比单纯的粘接晶片接合法的气密性更好，因为其用金属密封取代了聚合物密封。潜在的局限性在于需要使用一种连续方法用移液管将所述液体移入每个腔室。近期报道了一种使用浸在待集成的液体中的晶片进行的腔室形成和腔室密封的方法。然而对于某些应用领域，这种方法与连续移液法相比是不合适的。这些应用领域可以为集成可能污染或改变与其接触的表面的溶液、例如表面污染蛋白的情况，或者为来自“浸入接合”过程本身的液体存在受到污染的风险的情况。所述移液方法还具有能够集成两种液体的优点，这对于前述透镜是必需的。
因此，在MEMS(微电子机械系统)装置的封装过程中需要提供气密性的封装体，以保护其结构远离严酷的外部环境和/或确保封装内特定的大气条件或温度敏感液体，以确保装置的性能。
为达到这个目的广泛地采用了晶片级接合技术。常规技术比如熔融接合、压力接合、阳极接合或共晶接合均需要高温、高压、高电压或特殊的表面条件。这些技术存在与许多MEMS装置的工艺不相容性，并且与标准微电子制造工艺不相容。根据现有技术的MEMS装置和/或微型电子电路的气密性密封需要很高的制造成本。
已经投入了大量努力来开发与标准微电子工艺相兼容的接合技术。较新的技术比如局部加热接合，需要复杂的结构和制造步骤。用焊剂接合法密封腔室会影响腔室内部的气压。使用低温粘接接合技术不能得到气密性填塞的腔室。
因此，需要一种通过在晶片或芯片水平上密封腔室的孔来气密性地填塞腔室的技术，以封住在低温下填充在所述腔室内的气体、真空或液体。
发明内容
本发明目的在于消除现有技术的至少一部分缺点，并提供和改善用于至少部分地将塞子插入孔中的方法，以及填塞的孔。
本发明的第一方面提供了一种用于至少部分地将塞子插入孔中的方法，所述方法包括如下步骤：a)提供具有至少一个孔的至少一个基体，其中所述至少一个孔的最大尺寸为1μm到300μm，b)提供材料块，其中所述材料块的尺寸大于所述至少一个孔，c)用工具将所述材料块压向所述孔，以形成塞子，其中所述材料块的至少一部分被压入所述孔，d)从所述材料块移去所述工具。
本发明的第二方面提供了一种通过提供材料块制造的填塞的孔，其中所述材料块的尺寸大于所述至少一个孔，其中将所述材料块用工具压向所述孔，以便使所述材料的至少一部分位于所述孔中形成塞子，其中所述孔的最大尺寸为1μm到300μm。
本发明的其他方面和实施方式限定在所附的权利要求书中，其通过全文引用合并在此。
实施方式的一个优点是可以将工业上可获得的引线接合技术用于填塞不同的腔室。现有的引线接合技术使得该方法快速而廉价。
附图说明
现在以实施例的方式，参考附图对本发明进行描述，其中：
图1a-v示出了填塞的孔的各种实施方式。
图2示出了为了评价填塞使用光学轮廓测量仪进行的随时间的变化膜的曲度的测定。装置4具有大约6*10-8mbarL/s的微弱泄漏。填塞的腔室的曲度变化与大气压力的变化相符。填塞的腔室的泄漏率低于检测极限，在所述条件下检测极限为每个填塞口6*10-12mbarL/s。
图3描述了使用金线接合填塞方法的实施方式。通过放电加工形成金球，所述球通过外力接合到基体上，用接合毛细管施加超声能量，所述金线通过接合毛细管的水平运动(即平行于基底表面的运动)被剪掉，得到填塞后的装置。
图4示出了具有填塞后的入口(access port)的实施方式的横截面SEM图像。
图5a和b示出了一种实施方式，其中引线接合置于通孔的底面或结构6上，提供金属引线，其包括位于通孔顶沿的第二引线球1。所述引线球的直径大于所述孔，并且然后以连续或并行方法，将所述球压入所述孔中(在提高或不提高温度的帮助下以外力/压力)，从而提供一种成品基体(through substrate)，通过所述成品基体将基体2的前侧和后侧气密性地密封。在一个实施方式中，所述基体具有涂层12。
图5c和d示出了一种具有第一球形接合的实施方式，所述球形接合的球径大于所述孔。该接合方法使材料块1以在孔的侧壁上发生机械连接的方式变形。这种方法因而不需要在腔室的底部具有可接合的表面6。第二(上方的)材料块1如在图5a和b描述的实施方式那样应用。
图6示出了用于不同的孔尺寸的引线接合塞子的剪切强度。在非结构的(unstructured)表面上的接合表示在x＝0mm处作为参照。误差线对应于1sigma。
图7示出了在流体入口中引线接合塞子的截面图。整个芯片嵌入PMMA并抛光，直到到达入口的中心。所述入口直径为30mm。
具体实施方式
在本发明公开和具体描述之前，应当理解本发明并不局限于本文公开的具体的化合物、结构、方法步骤、基体和材料，因为这样的化合物、结构、方法步骤、基体和材料是可以有些变化的。还应当理解，本文应用的术语仅仅是为了描述特定实施方式的目的而非进行限定，因为本发明的范围仅由所附的权利要求书及其等效物限定。
必须注意，除非上下文中另有明确声明，在说明书和所附的权利要求书中使用的单数形式的“一个”、“一”和“该”包括复数的所指对象。
除非另有定义，本文的任何用语和科学术语具有本领域普通技术人员通常理解的适合于本发明的含义。
在说明书和权利要求书中，用语“大约”当与数值连接时是指本领域普通技术人员熟悉的和可接受的精确度区间。所述区间为±10％。
本文使用的“腔室”表示基体内的空间。通常腔室具有至少一个通向环境的开口。
本文使用的“孔”表示固体中的开口。基体内的通孔的一个实例包括从基体一端到基体另一端的孔。
本文使用的与比如孔相连的“最大尺寸”表示孔的最大截面距离。对于截面为圆形的孔来说，它对应着直径，对于截面为方形的孔来说，它对应着对角线。
本文使用的“塞子”表示用来插入到孔中的装置。塞子可以是密封物。
本文使用的“密封物”表示至少在某种程度上阻止材料、比如流体穿过填塞的孔泄漏的装置。
第一方面，本发明提供一种用于将塞子至少部分地插入孔中的方法，所述方法包括如下步骤：a)提供具有至少一个孔的至少一个基体，其中所述至少一个孔的最大尺寸为1μm到300μm，b)提供材料块，其中所述材料块的尺寸大于所述至少一个孔，c)用工具将所述材料块压向所述孔，以形成塞子，其中所述材料块的至少一部分被压入所述孔，d)从所述材料块移去所述工具。
在一个实施方式中，所述至少一个孔的最大尺寸为1到200μm。在另一个实施方式中，所述至少一个孔的最大尺寸为1到150μm。在一个可选的实施方式中，所述至少一个孔的最大尺寸为5到200μm。在一个可选的实施方式中，所述至少一个孔的最大尺寸为10到150μm。在一个可选的实施方式中，所述至少一个孔的最大尺寸为5到50μm。在一个可选的实施方式中，所述至少一个孔的最大尺寸为50到150μm。在一个可选的实施方式中，所述至少一个孔具有约100μm的直径。在一个实施方式中，所述至少一个孔包括至少一个凹形结构以加强所述材料块的变形。图1i示出了基体2中的凹形结构8的一个实例。这样具有简化所述材料块变形的优点。在一个实施方式中，所述至少一个孔的内部至少一部分是逐渐变细的。图1g、h和i示出了这种实施方式的实例。它的优点是形成更好地固定于所述基体的塞子。
在一个实施方式中，在将所述材料块压向孔之前，所述材料进行选自加热和超声的中至少一种处理。在一种实施方式中，在将所述材料块压向所述孔的过程中，所述材料进行选自加热和超声的中至少一种处理。还可以包括上述实施方式的结合。这样有助于所述材料形成塞子。
在一个实施方式中，将所述材料熔融为尺寸大于所述至少一个孔的材料块。或者，材料块不经熔融就压向所述孔。在另一个可选的实施方式中，将引线压向所述孔。在一个实施方式中，所述材料以引线的方式提供。
在一个实施方式中，形成所述塞子之前，所述基体至少部分地用至少一种金属涂覆在所述至少一个孔的区域。图1k示出了一种实施方式，在填塞孔之前，两个涂层7和6被涂于基体2上所述孔周围的区域。在一个实施方式中，非金属的基体上涂覆有金属层。它的优点是当所述材料块是金属时，可以形成一种金属-金属密封物。
在一个实施方式中，所述材料为金属。在一个实施方式中，所述材料选自Au、Al、Cu和Ni。这些金属的优点是能够用电弧熔融且具有合适的流动性质。在一个实施方式中，所述材料为金属合金，包括至少一种选自由Au、Al、Cu和Ni组成的组的金属。
在一个实施方式中，所述材料为有机材料，优选为聚合物材料。
在一个实施方式中，所述材料为无机材料，优选为选自由玻璃和陶瓷组成的组。
在一个实施方式中，所述基体包括a)金属和b)陶瓷中的至少一种。
在一个实施方式中，所述材料块用电熔融。在一个实施方式中，所述材料块通过形成电弧被熔融。图3描述了用电弧熔融材料块的实施方式。在图3描述的实施方式中，所述材料是导电的，且采用引线的形式提供。在引线与电极之间形成电弧。
在一个实施方式中，所述材料块以引线的形式提供。图3描述了这样的实施方式。
在一个实施方式中，在将所述材料块压向所述孔之前，所述材料块被熔融，熔融后紧接着被冷却。在一个实施方式中，被冷却至室温。在另一个实施方式中，被冷却至温度低于100℃。在一个实施方式中，被冷却至低于75℃。在一个实施方式中，被冷却至低于50℃。在一个实施方式中，被冷却至低于40℃。在一个实施方式中，被冷却至低于37℃。在一个实施方式中，被冷却至低于25℃。这样的优点是，考虑到腔室内的温度敏感件，为在低温下填塞所述腔室提供了可能性。在一个可选的实施方式中，所述材料块在熔融后、压向所述孔之前不进行显著地冷却。
在一个实施方式中，所述塞子为气密性的密封物。在一个实施方式中，所述塞子为导体。在一个实施方式中，所述塞子为电极。
在一个实施方式中，使用引线形成所述塞子，且所述引线在一个实施方式中是涂覆的，优选地所述涂层选自由化学涂层、生化涂层和电涂层组成的组。在一个实施方式中所述涂层为化学涂层，包括但不限于催化剂涂层和吸气剂。在一个实施方式中，所述涂层为生化涂层，包括但不限于抗体、药物分子和酶。在一个实施方式在，所述涂层为电涂层，包括但不限于导体、绝缘体、介电涂层和金属涂层。
在一个实施方式中，所述材料为引线，填塞后所述引线到达容积内部。图1n和o分别描述了这样的实施方式的实施例，在一个实施方式中，至少一部分的所述材料块作为真空吸气剂材料。
在一个实施方式中，所述材料为引线，且所述引线通过球形接合和/或楔形接合附在所述孔的附近，从而所述引线至少部分地覆盖所述孔。然后将材料压入所述孔中。
在一个实施方式中，至少一个通道与所述孔连通。这样的通道可以用于不同的目的。图1b描述了这样的通道5的实施例。
在一个实施方式中，所述至少一个孔是腔室的开口。在一个实施方式中，所述孔被填塞之前，所述腔室内填充有流体。在一个实施方式中，所述腔室在填塞后是超压的。
对于填塞后腔室内为真空的实施方式，优选地在仍然为真空的情况下，将塞子再一次压向所述孔。在一个实施方式中，所述材料块以所述孔为中心压向所述基体。在一个可选的实施方式中，所述材料块以与所述孔相邻的一个点为中心压向所述基体。图1q和r以及图1s和t给出了这种实施方式的实施例。
与所述孔的中心相邻的所述材料块的实施方式能够密封真空的腔室或者超压腔室。在一个实施方式中，所述材料在被压在基体上之后，另外用平面工具(flat tool)在压力可控的小室内再进行按压。图1m、1n、1o、1q、1r、1s、1t、1u和1v给出了这种实施方式的实施例。在半导体工业中，这样的工具被称为所谓的基体键合机或者晶片接合器。在本文描述的发明中，这样的接合器使得许多腔室可以同时在不同于1atm的绝对压强环境中、比如真空或超压力下进行晶片级密封。
在一个实施方式中，所述腔室是在单个基体2中，通过从至少一个进入孔(entrance hole)钻蚀形成的。这样的实施方式的实施例在图1c和p中分别描述。
在一个实施方式中，所述至少一个基体为选自由陀螺仪、加速仪、IR-检测器、包含电解液的传感器、药物递送系统、包含液体的驱动器、包含液体的光学透镜以及快门组成的组的装置的一部分。这种方法能够用于制造在真空条件下使用的各种集成电路。
在一个实施方式中，至少一个另外的涂层被施于填塞后的基体的至少一部分上。图1e、f、g和h示出了在填塞后施加另外的涂层6、7的实施方式。由此在塞子上形成了另外的层，从而根据所述另外的涂层的选择而为塞子增加合适的性能。
在一个实施方式中，所述基体2包括通孔，且附在另一个基体4上形成腔室。图1a、b、e、f、g、h、i、j、k、l、m、n、o、q和r示出了这样的实施方式的实施例。这样的优点在于提供了产生腔室的合适方法。
在一个实施方式中，所述材料块以所述孔为中心压向所述基体。在一个可选的实施方式中，所述材料块以与所述孔相邻的一个点为中心压向所述基体。图1q和r以及图1s和t给出了这种实施方式的实施例。
在一个实施方式中，将所述材料块从两面压向所述基体中的所述孔。图1u和v给出了这种实施方式的实施例。
用于将所述材料块压向所述孔的工具，在一个实施方式中为可商业获得的引线接合机。图3描述了用于将材料块压向孔的工具的一个实施方式。图4示出了使用引线接合机形成塞子的实施方式。在一个实施方式中，用平面工具按压材料块。图1m、n、q、r、s、t、u和v示出了这样的实施方式的实施例。在一个实施方式中，用另一种工具按压材料块。在一个实施方式中，填塞之后用平面工具按压塞子。
在一个实施方式中，所述工具能够进行球形接合，在一个实施方式中，所述工具能够进行楔形接合。而在另一个实施方式中，所述工具能够进行球形接合和楔形接合。
在一个实施方式中，在将所述材料块压向孔的至少一部分过程中，对所述材料块进行超声处理。
在一个实施方式中，所述工具以平行于基体表面的移动方式从所述材料块移除。平行于所述基体表面应当解释为垂直于孔的区域的基体表面的法向。
在一个实施方式中，在所述材料块被压向所述孔之前，将至少一种物质放入所述孔中，优选地所述物质包括真空吸气剂材料。因而，这样为向腔室中添加真空吸气剂材料，然后用塞子气密性地密封所述腔室提供了可能。
本发明的第二方面提供了通过提供材料块制造的填塞的孔，其中所述材料块的尺寸大于所述至少一个孔，其中用工具将所述材料块压向所述孔，从而所述材料的至少一部分进入所述孔中形成塞子，其中所述孔的最大尺寸为1μm到300μm。
上述用于填塞孔的方法的特征和实施方式也适用于所述填塞的孔。
在一个实施方式中，所述塞子适合通过用加压、电化学溶解和施力中的至少一种方式打开。
在一个实施方式中，基体2的表面至少部分地包括金属，以及其中所述材料块包括金属且与基体表面上的所述金属形成金属键。
基于阅读说明书和实施例，本发明其他的特征和用途及其相关的优点对于本领域普通技术人员来说是明显的。
应当理解，本发明并不局限于所述的具体实施方式。以下实施例用于示例目的而非限制本发明的范围，因为本发明的范围仅由所附的权利要求书及其等效物限定。
实施例
实施例1
本实施例示例了填塞容积为50μl(11×11×0.4mm)的微加工的腔室的入口的方法。所测的入口直径为20μm到55μm。这样选择是为了适应直径为25μm的接合引线，所述接合引线可以形成直径最大达75μm左右的自由空气球(free air ball)。所述入口位于倾斜的KOH-蚀刻的侧壁上，那里硅层更厚，因为引线接合形成时引线接合毛细管要施加压力。测试了沿腔室的边沿仅分布有两个入口和最多达80个入口的设计方案。
根据图2显示的工艺方案制造液体填塞指示器(demonstrator)。将直径为100mm、厚度为550μm的硅晶片用作腔室的基体。通过在基于CHF3/CF4的等离子体中进行光阻掩膜和干法蚀刻，在晶片的背面上在热生长的二氧化硅层中形成硬掩膜。通过KOH蚀刻形成深度为400μm的腔室，然后在HF缓冲液中进行湿法二氧化硅移除。通过阳极接合到派热克斯(Pyrex)晶片将所述腔室真空填塞。用厚度为7μm的光阻掩膜，用深反应离子蚀刻圆孔进入硅正面，向下进入所述腔室中。然后，晶片堆叠的正面和入口的上部通过溅射沉积100/500nm的TiW/Au进行金属化。将开放的腔室排空并在晶片尺度上用红色染料填充。然后所述晶片用干燥的氮气和无尘布干燥。通过在孔的顶部引线接合“凸块”来填塞入口，从而填塞所述填充的腔室。图3示出了所述球形接合方法。通过对金线进行放电加工，在金线的末端开始形成自由空气球。形成的球在外力和超声的帮助下接合到所述基体上。然后，所述接合毛细管在与接合球保持接触的情况下垂直于装置表面移动，在从基体移走之前剪断所述金线。应用全自动Esec 3100+引线接合器(Esec公司，瑞典)，在夹头温度为40℃下进行填塞。所述引线接合器具有所谓的“凸块模式”软件选项，能够以自动的形式得到凸块结构而无需对硬件进行任何特定的调整。在工艺工程中，所述引线接合器的生产量在不经任何优化来提高速度的情况下，达到15塞子/s。这相当于7.5腔室/s的效率，或者在我们的实例中，不到4秒的时间内完成整个100mm的晶片。主要的速度限制是接合头在引线接合器中的移动范围。
图5的SEM图片示出了所述填塞方法的结果。为了比较，所述图中还示出了直径为37μm的空的入口。使用的75μm的球尺寸被证明足以可靠地填塞小于42μm孔。对于更大直径的孔，在引线接合过程中，所述凸块被从金线剪掉。放大金线的直径以及随后的球尺寸和可密封的入口直径都不会有任何问题。目前金线直径的限制与使用的引线接合器的配置有关。
位于具有不同孔尺寸的孔上的球形接合的机械粘合性用剪切测试仪(shear tester)(2400PC，Dage公司，英国)测试。为了比较，还测定了放置于未图案化的基体上的接合。图6示出了孔的直径为20μm到42μm的至少五个测定结果的平均值及其标准偏差。较大孔的直径的剪切强度的增加表明，在接合过程中有显著的金量被压入孔内。这还通过图7所示的显示了填塞的入口的横截面照片的SEM得到了确认。在入口的顶部还可看到小的收缩。正如所示，这对入口的填充没有负面影响。
为了研究塞子的气密性，使用与填塞的通孔(没有玻璃晶片)后侧连接的氦质谱仪(Pfeiffer Vacuum GmbH，德国)测定了绝对泄漏率。用具有真空润滑油的橡胶o形环与芯片连接。该方法虽然测量范围广泛，但仅能给出当前泄漏率。开始时用抛光的非结构的硅片进行了几次空白试验。所有的结果在表1中示出。
表1：不同孔径下测量的氦泄漏率，显示孔径＜40μm时产生了气密性的塞子
  孔的直径〔μm〕   泄漏率〔1010mbarL/s〕
  没有孔   ～1
  24   1.4
  37   1.2
  44   5
  48   5
  52   74
测定的在直径小于40μm的孔上的接合的泄漏率，优于1×1010mbarL/s的泄漏检测器的噪音水平。所述泄漏率水平比依据MIL标准883F测试方法1014.11对这个尺寸的气密性封装体的要求高出三个数量级。这种方法通过准则与水进入腔室的长的扩散时间相关。这里同样可以适用，不过是另一方向的材料流动。因此，认为所述塞子对液体封装应用领域是气密性的。越大的孔具有越大的泄漏率。这与在引线接合过程中表现出的特点是一致的，接合到较大的孔上的产量要差得多。
填塞和切粒装置是通过在热板上将其缓慢加热进行的另外的爆裂试验。在大约130℃时装置的盖子开始显著地向外膨胀。在大约140℃时，腔室附近1.9mm宽的阳极接合失效，进一步显示了塞子良好的机械连接。
在这个实施例中描述了填塞方法。生产的塞子在液体封装应用中显示出完全的气密性。所述塞子还进行了彻底的机械测试，且显示了牢固的连结。该方法使得液体可以容易且有效地集成和封装在MEMS装置中。
实施例2
所测腔室用阳极接合法制造。使用热氧化来制备双侧抛光的硅基体。所述基体然后进行腔室的背面光刻(lithography)和KOH蚀刻。所有残留的二氧化硅层用湿法除去。然后，所述硅基体被阳极接合到borofloat基体上。然后用光刻和随后的深反应离子蚀刻制造入口。然后通过溅射沉积将金沉积在二氧化硅基体的顶部。
1.)通过放电加工将金线局部熔融并在金线末端形成球体。2.)为了不完全覆盖和阻塞所述入口，将金凸块用平板印刷(offset)接合到被蚀刻的孔中。
抛光的硅晶片置于所述凸块上，该堆叠置于晶片接合器上。在小室压力达到10-5mbar后，施加接合力。所述凸块被压入孔中并将其气密性地填塞。
图4示出了填塞的入口的横截面SEM照片。通过磨削和抛光制造所述剖面。所述金被压入入口中90微米。
腔室中的压力与大气压的差别导致了所述硅膜的弯曲。对所述弯曲的曲率进行长期观察来研究其气密性。
用两个步骤进行真空填塞。第一，使用引线接合器，将金凸块偏心地引线接合至通向在其它位置均封闭的空腔的、直径为30μm的入口。所述凸块优选高而窄的凸块形状，并以14凸块/s的速率进行接合。然后所述腔室的晶片被转移至晶片接合器，在晶片接合器中所述凸块在真空下用3.5kN，大约9N/凸块的力压缩。所述凸块的塑性变形使腔室被气密性地填塞。图4示出了填塞的入口的横截面。所述压缩导致来自凸块的金填充入口至90μm的深度。
所述真空填塞的腔室的膜在暴露于大气压中时产生弯曲。所述弯曲通过白光干涉仪进行测定，且与用Comsol制作的FEM仿真膜模型相比，相当于腔室压力为小于10mbar。
在空气中对膜的弯曲测试5天以评价泄漏率。在图2中，将四个腔室弯曲变化的结果与使用附近气象站测定的大气压力变化进行仿真的膜相比较。显示出四个腔室中的三个被填塞了。如果假定变形和压力具有线性关系的话，第四个装置具有6*10-8mbarL/s的微弱泄漏。所述3个填塞的腔室的弯曲变化与大气压的变化非常相符。进入填塞的洞的泄漏率低于检测极限，在本方法中所述检测极限为每个填塞口6*10-12mbarL/s。
在本实施例中描述了通过使引线接合的“凸块”变形进入预成型的腔室入口进行的真空填塞方法。用所述评价方法没有检测到泄漏，这显示泄漏率低于6*10-12mbarL/s。该方法使得能够使用成熟的商业工具进行简单的且成本低廉的真空填塞。

Claims (65)

1.一种用于将塞子至少部分地插入孔中的方法，所述方法包括如下步骤：a)提供具有至少一个孔的至少一个基体(2)，其中所述至少一个孔的最大尺寸为1μm到300μm，b)提供材料块(1)，其中所述材料块(1)的尺寸大于所述至少一个孔，c)用工具将所述材料块(1)压向所述孔，以形成塞子，其中所述材料块的至少一部分被压入所述孔，d)从所述材料块(1)移去所述工具。
2.根据权利要求1所述的方法，其特征在于，所述至少一个孔的最大尺寸为1到150μm。
3.根据权利要求1-2任一项所述的方法，其特征在于，所述至少一个孔包括至少一个凹形结构(8)以加强所述材料块(1)的变形。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述至少一个孔的内部至少一部分是逐渐变细的。
5.根据权利要求1-4任一项所述的方法，其特征在于，形成所述塞子之前，所述基体(2)至少部分地用至少一种金属涂覆在所述至少一个孔区域。
6.根据权利要求1-5任一项所述的方法，其特征在于，在将所述材料块(1)压向所述孔之前，所述材料进行选自加热和超声中的至少一种处理。
7.根据权利要求1-6任一项所述的方法，其特征在于，在将所述材料块(1)压向所述孔的过程中，所述材料进行选自加热和超声中的至少一种处理。
8.根据权利要求1-7任一项所述的方法，其特征在于，将所述材料熔融为尺寸大于所述至少一个孔的材料块。
9.根据权利要求1-8任一项所述的方法，其特征在于，所述材料以引线的方式提供。
10.根据权利要求1-9任一项所述的方法，其特征在于，所述材料为金属。
11.根据权利要求1-10任一项所述的方法，其特征在于，所述材料选自由Au、Al、Cu和Ni组成的组。
12.根据权利要求1-11任一项所述的方法，其特征在于，所述材料为有机材料，优选为聚合物材料。
13.根据权利要求1-12任一项所述的方法，其特征在于，所述材料为无机材料，优选地选自由玻璃和陶瓷组成的组。
14.根据权利要求1-13任一项所述的方法，其特征在于，所述材料为包括至少一种选自由Au、Al、Cu和Ni组成的组的金属的金属合金。
15.根据权利要求1-14任一项所述的方法，其特征在于，所述基体(2)包括金属和陶瓷中的至少一种。
16.根据权利要求8所述的方法，其特征在于，所述材料块(1)用电熔融。
17.根据权利要求16所述的方法，其特征在于，所述材料块(1)通过形成电弧熔融。
18.根据权利要求1-17任一项所述的方法，其特征在于，在将所述材料块(1)压向所述孔之前，所述材料片(1)被熔融然后冷却。
19.根据权利要求9所述的方法，其特征在于，所述引线是被涂覆的，优选地所述涂层选自由化学涂层、生化涂层和电涂层组成的组。
20.根据权利要求9或19所述的方法，其特征在于，所述引线(10)到达容积(3，12)内部。
21.根据权利要求1-20任一项所述的方法，其特征在于，所述材料块(1)的至少一部分充当真空吸气剂材料。
22.根据权利要求1-21任一项所述的方法，其特征在于，至少有一个通道(5)与所述孔连通。
23.根据权利要求1-22任一项所述的方法，其特征在于，所述塞子为气密性的密封物。
24.根据权利要求1-23任一项所述的方法，其特征在于，所述塞子为导体。
25.根据权利要求1-24任一项所述的方法，其特征在于，所述塞子为电极。
26.根据权利要求1-25任一项所述的方法，其特征在于，所述至少一个孔为腔室(12)的开口。
27.根据权利要求1-26任一项所述的方法，其特征在于，形成所述塞子之前，所述腔室填充了流体(3)。
28.根据权利要求1-27任一项所述的方法，其特征在于，形成所述塞子之后，所述腔室处于真空状态下。
29.根据权利要求1-28任一项所述的方法，其特征在于，形成所述塞子之后，所述腔室包含超压。
30.根据权利要求1-29任一项所述的方法，其特征在于，所述腔室在一个单独的基体上，通过从至少一个进入孔钻蚀形成。
31.根据权利要求1-30任一项所述的方法，其特征在于，所述至少一个基体(2)为选自由陀螺仪、加速仪、IR-检测器、包含电解液的传感器、药物递送系统、包含液体的驱动器、包含液体的光学透镜以及快门组成的组的装置的一部分。
32.根据权利要求1-31任一项所述的方法，其特征在于，形成所述塞子之后，将至少一个另外的涂层(6，7)涂于基体(2)的至少一部分上。
33.根据权利要求1-32任一项所述的方法，其特征在于，所述基体(2)包括通孔且所述基体(2)附于另一基体(4)以形成腔室。
34.根据权利要求1-33任一项所述的方法，其特征在于，将所述材料块(1)以孔为中心压向所述基体(2)。
35.根据权利要求1-34任一项所述的方法，其特征在于，将所述材料块(1)以与所述孔相邻的点为中心压向所述基体(2)。
36.根据权利要求1-35任一项所述的方法，其特征在于，所述材料块(1)从两面压向所述基体(2)中的所述孔。
37.根据权利要求1-36任一项所述的方法，其特征在于，将所述材料块压向所述孔的至少一部分过程中，所述材料块进行超声波处理。
38.根据权利要求1-37任一项所述的方法，其特征在于，所述工具以平行于所述基体表面的移动方式从所述材料块移除。
39.根据权利要求1-38任一项所述的方法，其特征在于，在将所述材料块(1)压向所述孔之前，将至少一种物质放进所述孔中，优选地所述物质包括真空吸气剂材料。
40.一种通过提供材料块(1)制造的位于基体(2)中的填塞的孔，其中所述材料块(1)的尺寸大于所述至少一个孔，其中将所述材料块(1)用工具压向所述孔中，以使所述材料(1)的至少一部分位于所述孔中形成塞子，其中所述孔的最大尺寸为1μm到300μm。
41.根据权利要求40所述的填塞的孔，其特征在于，所述孔的最大尺寸为1μm到150μm。
42.根据权利要求40-41任一项所述的填塞的孔，其特征在于，所述至少一个孔包括至少一个凹形结构。
43.根据权利要求40-42任一项所述的填塞的孔，其特征在于，所述至少一个孔的内部至少一部分是逐渐变细的。
44.根据权利要求40-43任一项所述的填塞的孔，其特征在于，所述基体(2)至少部分地用至少一种金属涂覆在所述至少一个孔的区域。
45.根据权利要求40-44任一项所述的填塞的孔，其特征在于，所述材料为金属。
46.根据权利要求40-45任一项所述的填塞的孔，其特征在于，所述材料选自由Au、Al、Cu和Ni组成的组。
47.根据权利要求40-46任一项所述的填塞的孔，其特征在于，所述材料为有机材料，优选为聚合物材料。
48.根据权利要求40-47任一项所述的填塞的孔，其特征在于，所述材料为无机材料，优选地选自由玻璃和陶瓷组成的组。
49.根据权利要求40-48任一项所述的填塞的孔，其特征在于，所述材料为包括至少一种选自由Au、Al、Cu和Ni组成的组的金属的金属合金。
50.根据权利要求40-49任一项所述的填塞的孔，其特征在于，所述基体(2)包括金属和陶瓷中的至少一种。
51.根据权利要求40-50任一项所述的填塞的孔，其特征在于，所述塞子到达容积(3，12)内部。
52.根据权利要求40-51任一项所述的填塞的孔，其特征在于，所述材料块(1)的至少一部分适合充当真空吸气剂材料。
53.根据权利要求40-52任一项所述的填塞的孔，其特征在于，至少有一个通道(5)与所述孔连通。
54.根据权利要求40-53任一项所述的填塞的孔，其特征在于，所述塞子为气密性的密封物。
55.根据权利要求40-54任一项所述的填塞的孔，其特征在于，所述塞子为导体。
56.根据权利要求40-55任一项所述的填塞的孔，其特征在于，所述塞子为电极。
57.根据权利要求40-56任一项所述的填塞的孔，其特征在于，所述至少一个孔为腔室的开口。
58.根据权利要求40-57任一项所述的填塞的孔，其特征在于，所述腔室包括至少一种流体(3)。
59.根据权利要求40-58任一项所述的填塞的孔，其特征在于，所述腔室处于真空状态下。
60.根据权利要求40-59任一项所述的填塞的孔，其特征在于，所述腔室包含超压。
61.根据权利要求40-60任一项所述的填塞的孔，其特征在于，所述孔为选自由陀螺仪、加速仪、IR-检测器、包含电解液的传感器、药物递送系统、包含液体的驱动器、包含液体的光学透镜以及快门组成的组的装置的一部分。
62.根据权利要求40-61任一项所述的填塞的孔，其特征在于，形成所述塞子之后，将至少一个另外的涂层(6，7)涂于基体(2)的至少一部分上。
63.根据权利要求40-62任一项所述的填塞的孔，其特征在于，所述塞子适合用选自加压、电化学溶解和施力中的至少一种方式打开。
64.根据权利要求40-63任一项所述的填塞的孔，其特征在于，所述基体(2)的表面至少一部分包括金属，且其中所述材料块包括金属并与所述基体表面的所述金属形成金属键。
65.根据权利要求40-64任一项所述的填塞的孔，其特征在于，至少一种物质被所述塞子封入腔室中，优选地所述物质包括真空吸气剂材料。
CN201080057898.6A 2009-12-18 2010-12-17 填塞孔的方法和填塞的孔 Active CN102803126B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE0901586 2009-12-18
SE0901586-8 2009-12-18
PCT/EP2010/070084 WO2011073393A2 (en) 2009-12-18 2010-12-17 Method for plugging a hole and a plugged hole

Publications (2)

Publication Number Publication Date
CN102803126A true CN102803126A (zh) 2012-11-28
CN102803126B CN102803126B (zh) 2016-04-13

Family

ID=44140764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080057898.6A Active CN102803126B (zh) 2009-12-18 2010-12-17 填塞孔的方法和填塞的孔

Country Status (8)

Country Link
US (1) US9027239B2 (zh)
EP (1) EP2512977B1 (zh)
JP (1) JP5882905B2 (zh)
CN (1) CN102803126B (zh)
AU (1) AU2010332782B2 (zh)
CA (1) CA2782262C (zh)
ES (1) ES2680906T3 (zh)
WO (1) WO2011073393A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105824471A (zh) * 2016-03-16 2016-08-03 京东方科技集团股份有限公司 压力传感面板及制造方法、显示装置和压力触控方法
CN111792621A (zh) * 2020-07-06 2020-10-20 中国科学院上海微系统与信息技术研究所 一种圆片级薄膜封装方法及封装器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE537584C2 (sv) * 2011-12-15 2015-06-30 Silex Microsystems Ab Tunnfilmskapsling
PL2757367T3 (pl) 2013-01-18 2019-05-31 Circassia Ab Zminiaturyzowany czujnik elektrochemiczny
US9463976B2 (en) 2014-06-27 2016-10-11 Freescale Semiconductor, Inc. MEMS fabrication process with two cavities operating at different pressures
DE102014216001A1 (de) * 2014-08-13 2016-02-18 Bayerische Motoren Werke Aktiengesellschaft Bauteilverbindung und Verfahren zum plastischen Umformen einer Kugel
CN111115549B (zh) * 2018-10-31 2022-12-27 深圳华大智造极创科技有限公司 低温封装结构及方法
US11807520B2 (en) * 2021-06-23 2023-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4940181A (en) * 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US20060170112A1 (en) * 2005-01-31 2006-08-03 Renesas Technology Corp. Semiconductor device and method of manufacturing thereof
CN1875476A (zh) * 2003-09-26 2006-12-06 德塞拉股份有限公司 制造包括可流动导电介质的加盖芯片的结构和方法
CN101080359A (zh) * 2004-11-04 2007-11-28 微芯片公司 压入式冷焊密封方法和装置
CN101189921A (zh) * 2005-06-01 2008-05-28 松下电器产业株式会社 电路基板和其制造方法以及使用该电路基板的电子部件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
US6453928B1 (en) * 2001-01-08 2002-09-24 Nanolab Ltd. Apparatus, and method for propelling fluids
JP2002329974A (ja) * 2001-05-01 2002-11-15 Nitto Denko Corp 配線基板及びその製造方法
JP2003115658A (ja) 2001-10-05 2003-04-18 Advantest Corp 配線基板の製造方法、充填物挿入方法、配線基板、及び素子パッケージ
JP4138641B2 (ja) * 2003-12-16 2008-08-27 松下電器産業株式会社 回路基板とその製造方法
FR2870227B1 (fr) * 2004-05-12 2006-08-11 Commissariat Energie Atomique Procede d'obturation d'un event et machine mettant en oeuvre un tel procede
WO2006025139A1 (ja) * 2004-09-01 2006-03-09 Matsushita Electric Industrial Co., Ltd. 回路基板とその製造方法及びこれを用いた電子部品
JP4457879B2 (ja) * 2004-12-20 2010-04-28 ソニー株式会社 プリント基板の製造方法
JP2006294505A (ja) 2005-04-13 2006-10-26 Yokogawa Electric Corp リレー
US7790504B2 (en) * 2006-03-10 2010-09-07 Stats Chippac Ltd. Integrated circuit package system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4940181A (en) * 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
CN1875476A (zh) * 2003-09-26 2006-12-06 德塞拉股份有限公司 制造包括可流动导电介质的加盖芯片的结构和方法
CN101080359A (zh) * 2004-11-04 2007-11-28 微芯片公司 压入式冷焊密封方法和装置
US20060170112A1 (en) * 2005-01-31 2006-08-03 Renesas Technology Corp. Semiconductor device and method of manufacturing thereof
CN101189921A (zh) * 2005-06-01 2008-05-28 松下电器产业株式会社 电路基板和其制造方法以及使用该电路基板的电子部件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105824471A (zh) * 2016-03-16 2016-08-03 京东方科技集团股份有限公司 压力传感面板及制造方法、显示装置和压力触控方法
US10222890B2 (en) 2016-03-16 2019-03-05 Boe Technology Group Co., Ltd. Pressure sensing panel and method for fabricating the same, display device and force touch method
CN111792621A (zh) * 2020-07-06 2020-10-20 中国科学院上海微系统与信息技术研究所 一种圆片级薄膜封装方法及封装器件
CN111792621B (zh) * 2020-07-06 2024-04-16 中国科学院上海微系统与信息技术研究所 一种圆片级薄膜封装方法及封装器件

Also Published As

Publication number Publication date
WO2011073393A3 (en) 2011-09-22
EP2512977A2 (en) 2012-10-24
CN102803126B (zh) 2016-04-13
WO2011073393A2 (en) 2011-06-23
AU2010332782B2 (en) 2015-04-16
ES2680906T3 (es) 2018-09-11
EP2512977B1 (en) 2018-04-25
US9027239B2 (en) 2015-05-12
JP2013514196A (ja) 2013-04-25
US20130012078A1 (en) 2013-01-10
CA2782262A1 (en) 2011-06-23
AU2010332782A1 (en) 2012-06-14
CA2782262C (en) 2018-06-12
JP5882905B2 (ja) 2016-03-09

Similar Documents

Publication Publication Date Title
CN102803126A (zh) 填塞孔的方法和填塞的孔
Oberhammer et al. Sealing of adhesive bonded devices on wafer level
US7288464B2 (en) MEMS packaging structure and methods
CN101898746B (zh) 要求不同气氛压力的mems器件圆片级集成封装方法
Wang et al. Wafer-level vacuum sealing by transfer bonding of silicon caps for small footprint and ultra-thin MEMS packages
Tilmans et al. MEMS packaging and reliability: An undividable couple
Lee et al. Wafer bonding by low-temperature soldering
US7598125B2 (en) Method for wafer level packaging and fabricating cap structures
CN100445195C (zh) 一种圆片级微机械器件或光电器件的低温气密性封装方法
Wang et al. Wafer-level vacuum packaging enabled by plastic deformation and low-temperature welding of copper sealing rings with a small footprint
Welch et al. Transient liquid phase (TLP) bonding for microsystem packaging applications
Antelius et al. Small footprint wafer-level vacuum packaging using compressible gold sealing rings
Wu et al. Wafer-level vacuum packaging for microsystems using glass frit bonding
Jourdain et al. Wafer-scale 0-level packaging of (RF-) MEMS devices using BCB
Antelius et al. Hermetic integration of liquids using high-speed stud bump bonding for cavity sealing at the wafer level
Antelius et al. Hermetic integration of liquids in MEMS by room temperature, high-speed plugging of liquid-filled cavities at wafer level
Pham et al. Metal-bonded, hermetic 0-level package for MEMS
Decharat et al. Room-temperature sealing of microcavities by cold metal welding
Antelius et al. Wafer-level vacuum sealing by coining of wire bonded gold bumps
Chae et al. Wafer-level vacuum package with vertical feedthroughs
Garnier et al. Gold-tin bonding for 200mm wafer level hermetic MEMS packaging
US7816770B2 (en) Device and method for hermetically sealing a cavity in an electronic component
Malik et al. Hermeticity and Reliability of Au-Au Thermocompression Bonds, Realized at Low Temperature
Liang et al. A wafer-level hermetic encapsulation for MEMS manufacture application
Tsou et al. A novel wafer-level hermetic packaging for MEMS devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: uppsala

Patentee after: Chercasya Co., Ltd.

Address before: Solna, Sweden

Patentee before: Aerocrine AB

CP03 Change of name, title or address