CN102800778B - 一种芯片倒装的发光二极管及其制造方法 - Google Patents

一种芯片倒装的发光二极管及其制造方法 Download PDF

Info

Publication number
CN102800778B
CN102800778B CN201110140345.3A CN201110140345A CN102800778B CN 102800778 B CN102800778 B CN 102800778B CN 201110140345 A CN201110140345 A CN 201110140345A CN 102800778 B CN102800778 B CN 102800778B
Authority
CN
China
Prior art keywords
pole
layer
emitting diode
light
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110140345.3A
Other languages
English (en)
Other versions
CN102800778A (zh
Inventor
王维昀
李永德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUDI ELECTRONIC MATERIAL Co Ltd DONGGUAN
Original Assignee
FUDI ELECTRONIC MATERIAL Co Ltd DONGGUAN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUDI ELECTRONIC MATERIAL Co Ltd DONGGUAN filed Critical FUDI ELECTRONIC MATERIAL Co Ltd DONGGUAN
Priority to CN201110140345.3A priority Critical patent/CN102800778B/zh
Publication of CN102800778A publication Critical patent/CN102800778A/zh
Application granted granted Critical
Publication of CN102800778B publication Critical patent/CN102800778B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

本发明涉及发光器件技术,尤其涉及一种芯片倒装的发光二极管及其制造方法。本发明提供的一种芯片倒装的发光二极管,它包括有发光二极管芯片、倒装基板,发光二极管芯片与倒装基板之间设置有各向异性导电胶,发光二极管芯片通过各向异性导电胶倒装固定于倒装基板。本发明只通过各向异性导电胶,就可以将发光二极管芯片倒装固定于倒装基板,无需超声焊接,无需价格昂贵的金及昂贵复杂的超声倒装机台,因此,本发明提供的芯片倒装的发光二极管具有生产成本低、生产的不良率较低、工艺简单等特点。

Description

一种芯片倒装的发光二极管及其制造方法
技术领域
本发明涉及发光器件技术,尤其涉及一种芯片倒装的发光二极管及其制造方法。
背景技术
随着发光二极管(即LED)光效的不断提高,在某些领域,如液晶背光、汽车照明光源等,已逐渐显露出发光二极管代替传统发光器件的趋势。在通用照明领域,大功率发光二极管也同样具有取代传统光源的巨大潜力。
一般发光二极管主要包括用于发光的芯片、用于封装及散热的支架(或散热基板),芯片封装固定于支架。其中,传统发光二极管的芯片一般采用正装结构,请参考图1,在这种结构中,n型半导体层101、有源层102、p型半导体层103依次沉积在衬底基板100上;然后采用半导体微加工工艺制造n接触孔104、n电极105及p电极106。但是,这种正装结构的芯片,其存在的问题是:首先,通过支架封装芯片时,需要打线实现n电极105、p电极106与支架的电连接,而打线往往会存在虚焊等问题,因此导致发光二极管的可靠性差;其次衬底基板100一般厚度较大且导热性差,影响发光二极管整体的导热性能;再者,由于p型半导体层103导电性能差,一般须在p型半导体层103表面引入电流扩散层107,而电流扩散层107会吸收部分光而降低发光二极管的光效。
为了解决芯片正装的发光二极管的问题,有些厂家提出了芯片倒装的发光二极管。芯片倒装的发光二极管是将芯片倒转封装固定于倒装基板,芯片倒装的发光二极管无需在出光面制造电极及电流扩散层,因此具有更高的出光效率。现有技术中的芯片倒装的发光二极管,一般采用超声波及热压装置,使芯片上的金球与倒装基板上的金球在界面摩擦产生足够的热,实现金的熔化连接,并在此过程中采用热压进行辅助。但此方法需使用价格昂贵的金及昂贵复杂的超声倒装机台,使发光二极管的生产成本增加,而且超声摩擦及热压,都会产生应力,容易破坏芯片内部的金属层,使生产的不良率增加。
发明内容
本发明的目的在于针对现有技术的不足而提供一种生产成本低、生产的不良率较低的芯片倒装的发光二极管及其制造方法。
本发明的目的通过以下技术措施实现:一种芯片倒装的发光二极管,它包括有发光二极管芯片、倒装基板,所述发光二极管芯片包括有衬底、n型半导体层、有源层、p型半导体层,所述n型半导体层覆盖在所述衬底的底面,所述有源层覆盖在所述n型半导体层的底面,所述p型半导体层覆盖在所述有源层的底面,且所述n型半导体层设置有外露区域,所述n型半导体层的外露区域设置有与所述n型半导体层电连接的n极接触层,所述p型半导体层表面设置有与所述p型半导体层电连接的p极接触层;
所述倒装基板包括有基底、n极电极线层、p极电极线层、与所述n极电极线层电连接的n极底电极层、与所述p极电极线层电连接的p极底电极层,所述n极电极线层、p极电极线层均覆盖在所述基底的表面,所述n极底电极层、p极底电极层均覆盖在所述基底的底面;
所述发光二极管芯片与所述倒装基板之间设置有各向异性导电胶(Anisotropic Conductive Adhesive,ACA),所述发光二极管芯片通过所述各向异性导电胶倒装固定于所述倒装基板,其中,所述发光二极管芯片的n极接触层通过各向异性导电胶与所述倒装基板的n极电极线层电连接,所述发光二极管芯片的p极接触层通过各向异性导电胶与所述倒装基板的p极电极线层电连接。
所述发光二极管芯片的n极接触层包括有n极透明层、n极金属层,所述n极透明层覆盖在所述n型半导体层的外露区域的底面,且所述n极透明层开设有第一接触孔,所述n极金属层覆盖在所述n极透明层的底面,且所述n极金属层通过所述第一接触孔与所述n型半导体层电连接;所述发光二极管芯片的p极接触层包括有p极透明层、p极金属层,所述p极透明层覆盖在所述p型半导体层的底面,且所述p极透明层开设有第二接触孔,所述p极金属层覆盖在所述p极透明层的底面,且所述p极金属层通过所述第二接触孔与所述p型半导体层电连接。
所述发光二极管芯片的n极接触层的底面、n极接触层的侧边、p极接触层的底面、p极接触层的侧边均覆盖有钝化层,所述n极接触层的底面的钝化层开设有n极窗口,所述p极接触层的底面的钝化层开设有p极窗口。
所述n极接触层的底面的钝化层的n极窗口处覆盖有n极电极层,所述n极电极层与所述n极金属层电连接;所述p极接触层的底面的钝化层的p极窗口处覆盖有p极电极层,所述p极电极层与所述p极金属层电连接。
所述各向异性导电胶的垂直电阻率小于100 mΩ·cm、平行电阻率大于1010 Ω·cm。
本发明提供的一种芯片倒装的发光二极管的制造方法,包括下列步骤:
步骤S1:在衬底的表面依序沉积n型半导体层、有源层和p型半导体层;
步骤S2:蚀刻部分区域的p型半导体层和有源层,使得该部分区域的n型半导体层外露,形成所述n型半导体层的外露区域;
步骤S3:在所述n型半导体层的外露区域表面形成n极接触层,在p型半导体层的表面形成p极接触层;
步骤S4:在n极接触层的表面、n极接触层的侧边、p极接触层的表面、p极接触层的侧边均覆盖钝化层,然后,在n极接触层表面的钝化层蚀刻出n极窗口,在p极接触层表面的钝化层蚀刻出p极窗口,从而制成发光二极管芯片;
步骤S5:在表面绝缘的基底上制作n极电极线层、p极电极线层,在基底的底面制作n极底电极层、p极底电极层,并使n极电极线层与n极底电极层电连接、p极电极线层与p极底电极层电连接,从而制成倒装基板;
步骤S6:在倒装基板的n极电极线层表面、p极电极线层表面、基底表面均覆盖各向异性导电胶;
步骤S7:将步骤S4制成的发光二极管芯片倒装固定于倒装基板,使发光二极管芯片的n极接触层通过各向异性导电胶与倒装基板的n极电极线层电连接、发光二极管芯片的p极接触层通过各向异性导电胶与倒装基板的p极电极线层电连接;
步骤S8:激活各向异性导电胶。
本发明提供的另一种芯片倒装的发光二极管的制造方法,其特征在于:包括下列步骤:
步骤S1:在衬底的表面依序沉积n型半导体层、有源层和p型半导体层;
步骤S2:蚀刻部分区域的p型半导体层和有源层,使得该部分区域的n型半导体层外露,形成所述n型半导体层的外露区域;
步骤S3:在所述n型半导体层的外露区域表面形成n极接触层,在p型半导体层的表面形成p极接触层;
步骤S41:在n极接触层的表面、n极接触层的侧边、p极接触层的表面、p极接触层的侧边均覆盖钝化层,然后,在n极接触层表面的钝化层蚀刻出n极窗口,在p极接触层表面的钝化层蚀刻出p极窗口;
步骤S42:在n极接触层表面的钝化层的n极窗口处形成n极电极层,在p极接触层表面的钝化层的p极窗口处形成p极电极层,从而制成发光二极管芯片;
步骤S5:在表面绝缘的基底上制作n极电极线层、p极电极线层,在基底的底面制作n极底电极层、p极底电极层,并使n极电极线层与n极底电极层电连接、p极电极线层与p极底电极层电连接,从而制成倒装基板;
步骤S6:在倒装基板的n极电极线层表面、p极电极线层表面、基底表面均覆盖各向异性导电胶;
步骤S7:将步骤S42制成的发光二极管芯片倒装固定于倒装基板,使发光二极管芯片的n极电极层通过各向异性导电胶与倒装基板的n极电极线层电连接、发光二极管芯片的p极电极层通过各向异性导电胶与倒装基板的p极电极线层电连接;
步骤S8:激活各向异性导电胶。
本发明有益效果在于:
本发明提供的一种芯片倒装的发光二极管,它包括有发光二极管芯片、倒装基板,发光二极管芯片与倒装基板之间设置有各向异性导电胶,发光二极管芯片通过各向异性导电胶倒装固定于倒装基板,其中,发光二极管芯片的n极接触层通过各向异性导电胶与倒装基板的n极电极线层电连接,发光二极管芯片的p极接触层通过各向异性导电胶与倒装基板的p极电极线层电连接。由于本发明只通过各向异性导电胶,就可以将发光二极管芯片倒装固定于倒装基板,无需超声焊接,所以无需价格昂贵的金及昂贵复杂的超声倒装机台,因此,本发明提供的芯片倒装的发光二极管具有生产成本低、生产的不良率较低、工艺简单等特点。
同样,本发明提供的芯片倒装的发光二极管的制造方法,只通过各向异性导电胶,就可以将发光二极管芯片倒装固定于倒装基板,无需超声焊接工艺,所以无需价格昂贵的金及昂贵复杂的超声倒装机台,因此,本发明提供的芯片倒装的发光二极管的制造方法具有生产成本低、生产的不良率较低、工艺简单等特点。
附图说明
图1是传统发光二极管芯片的正装结构示意图。
图2是本发明一种芯片倒装的发光二极管实施例1的结构示意图。
图3是本发明一种芯片倒装的发光二极管的制造方法实施例1的步骤S1完成时发光二极管芯片的结构示意图。
图4是本发明一种芯片倒装的发光二极管的制造方法实施例1的步骤S2完成时发光二极管芯片的结构示意图。
图5是本发明一种芯片倒装的发光二极管的制造方法实施例1的步骤S3完成时发光二极管芯片的结构示意图。
图6是本发明一种芯片倒装的发光二极管的制造方法实施例1的步骤S4完成时发光二极管芯片的结构示意图。
图7是本发明一种芯片倒装的发光二极管的制造方法实施例1的步骤S5完成时发光二极管芯片的结构示意图。
图8是本发明一种芯片倒装的发光二极管的制造方法实施例1的步骤S6完成时发光二极管芯片的结构示意图。
图9是本发明一种芯片倒装的发光二极管实施例2的结构示意图。
在图2~9中包括有:
11——衬底                12——n型半导体层
13——有源层              14——p型半导体层
151a——n极透明层         151b——p极透明层
152a——n极金属层         152b——p极金属层
16——钝化层              17a——n极电极层
17b——p极电极层          21——基底
22a——n极电极线层        22b——p极电极线层
23——通孔                 24——金属
25a——n极底电极层        25b——p极底电极层
3——各向异性导电胶。
具体实施方式
下面结合附图对本发明作进一步的说明。
实施例1
本发明的一种芯片倒装的发光二极管,如图2所示,其包括有发光二极管芯片、倒装基板,发光二极管芯片包括有衬底11、n型半导体层12、有源层13、p型半导体层14,其中,衬底11为蓝宝石(Al2O3)衬底;n型半导体层12覆盖在衬底11的底面,有源层13覆盖在n型半导体层12的底面,p型半导体层14覆盖在有源层13的底面,且n型半导体层12设置有外露区域,具体地说,将p型半导体层14的部分蚀刻和有源层13的部分蚀刻,使n型半导体层12的部分外露,形成n型半导体层12的外露区域;其中,n型半导体层12的外露区域设置有与n型半导体层12电连接的n极接触层,p型半导体层14表面设置有与p型半导体层14电连接的p极接触层,更具体地说,n极接触层为覆盖在n型半导体层12的外露区域的表面,p极接触层为覆盖在p型半导体层14的表面。
倒装基板包括有基底21、n极电极线层22a、p极电极线层22b、与n极电极线层22a电连接的n极底电极层25a、与p极电极线层22b电连接的p极底电极层25b;其中,基底21是具有良好导热性材料制成的基板,如陶瓷基板、表面覆盖有绝缘层的硅基板或表面覆盖有绝缘层的金属基板,而陶瓷基板包含但不限于为氧化铝陶瓷基板或氮化铝陶瓷基板;进一步,n极电极线层22a、p极电极线层22b均覆盖在基底21的表面,n极底电极层25a、p极底电极层25b均覆盖在基底21的底面,具体地说,是在基底21开设内壁绝缘的两个通孔23,并在通孔23中填充金属24,从而使n极电极线层22a通过一个通孔23中的金属24与n极底电极层25a电连接、p极电极线层22b通过另一个通孔23中的金属24与p极底电极层25b电连接。当然,也可以通过其它方式实现倒装基板的电极线层与底电极层的电连接,例如:在基底21侧边引线的方式,从而使n极电极线层22a通过引线与n极底电极层25a电连接、p极电极线层22b通过引线与p极底电极层25b电连接,其中,基底21的侧边为绝缘。
发光二极管芯片与倒装基板之间设置有各向异性导电胶3,发光二极管芯片通过各向异性导电胶3倒装固定于倒装基板,其中,发光二极管芯片的n极接触层通过各向异性导电胶3与倒装基板的n极电极线层22a电连接,发光二极管芯片的p极接触层通过各向异性导电胶3与倒装基板的p极电极线层22b电连接;具体地说,各向异性导电胶3是一种新型电子封装材料,其具有互连密度高、工艺温度低、操作简便、绿色环保等特点,而且,更为重要的是,各向异性导电胶3具有在垂直方向的电阻率(即垂直电阻率)较小而在平行方向的电阻率(即平行电阻率)较大(几乎绝缘)的特点,在本实施例中,各向异性导电胶3的垂直电阻率小于100 mΩ·cm(毫欧姆·厘米)、平行电阻率大于1010 Ω·cm(欧姆·厘米),从而保证了发光二极管芯片的n极接触层在垂直方向上与倒装基板的n极电极线层22a电连接、发光二极管芯片的p极接触层在垂直方向上与倒装基板的p极电极线层22b电连接,并保证了发光二极管芯片的n极接触层、发光二极管芯片的p极接触层、倒装基板的n极电极线层22a、倒装基板的p极电极线层22b在平行方向上相互之间几乎绝缘,即不会影响发光二极管芯片与倒装基板的电连接。
发光二极管芯片的n极接触层包括有n极透明层151a、n极金属层152a,n极透明层151a覆盖在n型半导体层12的外露区域的底面,且n极透明层151a开设有第一接触孔,n极金属层152a覆盖在n极透明层151a的底面,且n极金属层152a通过第一接触孔与n型半导体层12电连接;发光二极管芯片的p极接触层包括有p极透明层151b、p极金属层152b,p极透明层151b覆盖在p型半导体层14的底面,且p极透明层151b开设有第二接触孔,p极金属层152b覆盖在p极透明层151b的底面,且p极金属层152b通过第二接触孔与p型半导体层12电连接;其中,n极透明层151a与p极透明层151b组成的透明层为SiO2(二氧化硅)层、SiN(氮化硅)层或ITO(氧化铟锡)层,n极金属层152a与p极金属层152b组成的金属层为Ag(银)层、Al(铝)层或Ni/Ag(镍/银)层等高反射性金属层,因此,发光二极管芯片的n极金属层152a和p极金属层152b可以将光线较好地反射,从而提高本发明的出光光效;在本实施例中,所述n极透明层151a具有较低折射率,例如1.3,因此光从p型半导体层14出射至透明层151a时具有较小的全反射临界角,即光从p型半导体层14出射至透明层151a时,较容易在p型半导体层14与透明层151a界面发生全反射,因此提高本发明的出光光效。
发光二极管芯片的n极接触层的底面、n极接触层的侧边、p极接触层的底面、p极接触层的侧边均覆盖有钝化层16,n极接触层的底面的钝化层16开设有n极窗口,使n极接触层可以通过n极窗口与各向异性导电胶3连接,p极接触层的底面的钝化层16开设有p极窗口,使p极接触层可以通过p极窗口与各向异性导电胶3连接,更具体地说,所述n型半导体层12可以通过n极接触层的n极金属层152a与各向异性导电胶3电连接,进而通过各向异性导电胶3与倒装基板的n极电极线层22a电连接;而所述p型半导体层14可以通过p极接触层的p极金属层152b与各向异性导电胶3电连接,进而通过各向异性导电胶3与倒装基板的p极电极线层22b电连接。其中,钝化层16可以防止外露的n型半导体层12或p型半导体层14直接与倒装基板接触,从而保证本发明发光二极管的可靠性。
由于本发明发光二极管采用发光二极管芯片倒装的结构,因此,其发热的金属层更加靠近具有散热功能的倒装基板,故本发明发光二极管具有更好散热效果,而本发明的发光二极管芯片的散热面积几乎为整个发光二极管芯片的100%;由于本发明只通过各向异性导电胶3,就可以将发光二极管芯片倒装固定于倒装基板,无需超声焊接,所以无需价格昂贵的金及昂贵复杂的超声倒装机台,也不容易破坏发光二极管芯片内部的金属层,因此,本发明提供的芯片倒装的发光二极管具有生产成本低、生产的不良率较低、工艺简单等特点。
上述一种芯片倒装的发光二极管的制造方法,包括下列步骤:
步骤S1:在衬底11的表面依序沉积n型半导体层12、有源层13和p型半导体层14;请参考图3,为本步骤完成时发光二极管芯片的结构示意图,具体地说,本步骤是通过外延工艺由下至上依序在衬底11表面沉积n型半导体层12、有源层13、p型半导体层14,更具体地说,所述n型半导体层12由下至上依序包括低温氮化稼缓冲层、未掺杂氮化稼层、n型氮化稼层;有源层13是多层量子阱层(MQW);P型半导体层14由下至上依序包括p型氮化铝稼层、p型氮化稼层。
步骤S2:蚀刻部分区域的p型半导体层14和有源层13,使得该部分区域的n型半导体层12外露,形成n型半导体层12的外露区域;请参考图4,为本步骤完成时发光二极管芯片的结构示意图,具体地说,本步骤是在步骤S1完成后,在p型半导体层14上方提供一掩膜,部分p型半导体层14外露,然后采用干法蚀刻或湿法蚀刻工艺,在掩膜未覆盖处对p型半导体层14和有源层13进行蚀刻直至n型半导体层12外露,形成n型半导体层12的外露区域。
步骤S3:在n型半导体层12的外露区域表面形成n极接触层,在p型半导体层14的表面形成p极接触层;请参考图5,为本步骤完成时发光二极管芯片的结构示意图,具体地说,本步骤是在步骤S2完成后,在n型半导体层12的外露区域表面沉积低折射率的n极透明层151a、在p型半导体层14的表面沉积低折射率的p极透明层151b,然后采用干法蚀刻或湿法蚀刻工艺,将n极透明层151a刻蚀出多个第一接触孔、p极透明层151b刻蚀出多个第二接触孔,接着,在n极透明层151a上沉积n极金属层152a,在p极透明层151b上沉积p极金属层152b,所以,在本步骤中,n极接触层是由n极透明层151a和n极金属层152a组成,而p极接触层是由p极透明层151b和p极金属层152b组成。
步骤S4:请参考图6,为本步骤完成时发光二极管芯片的结构示意图,具体地说,本步骤是在步骤S3完成后,在n极接触层的表面、n极接触层的侧边、p极接触层的表面、p极接触层的侧边均覆盖钝化层16,其中,钝化层16为SiO2层、Al2O3(三氧化二铝)层、SiN层或聚合物薄膜层;然后,采用干法蚀刻或湿法蚀刻工艺,在n极接触层表面的钝化层16蚀刻出n极窗口,使n极接触层的n极金属层152a部分外露,在p极接触层表面的钝化层16蚀刻出p极窗口,使p极接触层的p极金属层152b部分外露,从而制成本实施例完整的发光二极管芯片。
步骤S5:在表面绝缘的基底21上制作n极电极线层22a、p极电极线层22b,在基底21的底面制作n极底电极层25a、p极底电极层25b,并使n极电极线层22a与n极底电极层25a电连接、p极电极线层22b与p极底电极层25b电连接,从而制成倒装基板;请参考图7,为本步骤完成时倒装基板的结构示意图,具体地说,在本实例中,本步骤是通过激光打孔工艺或蚀刻工艺在基底21开设内壁绝缘的通孔23,并采用薄膜沉积工艺在通孔23中填充金属24,然后,在基底21上制作n极电极线层22a、p极电极线层22b,在基底21的底面制作n极底电极层25a、p极底电极层25b,并使n极电极线层22a通过一个通孔23中的金属24与n极底电极层25a电连接、p极电极线层22b通过另一个通孔23中的金属24与p极底电极层25b电连接。当然,也可以通过其它方式实现倒装基板的电极线层与底电极层的电连接,例如:在基底21侧边引线的方式,从而使n极电极线层22a通过引线与n极底电极层25a电连接、p极电极线层22b通过引线与p极底电极层25b电连接,其中,基底21的侧边为绝缘。另外,为了保证倒装基板的可靠性,还可以在基底21外露的表面和n极电极线层22a的侧边、p极电极线层22b的侧边覆盖绝缘层。
步骤S6:请参考图8,为本步骤完成时倒装基板的结构示意图,具体地说,本步骤是在步骤S5完成后,采用沾涂、喷涂或丝网印刷工艺在倒装基板的n极电极线层22a表面、p极电极线层22b表面、基底21表面均覆盖各向异性导电胶3;在本实施例中,本发明的倒装基板的基底21为平板,因此,更加有利于本发明采用喷涂、丝网印刷等高效工艺进行覆盖各向异性导电胶3。
步骤S7:本步骤是在步骤S6完成后,将步骤S4制成的发光二极管芯片倒装固定于倒装基板,使发光二极管芯片的n极接触层通过各向异性导电胶3与倒装基板的n极电极线层22a电连接、发光二极管芯片的p极接触层通过各向异性导电胶3与倒装基板的p极电极线层22b电连接,如图2所示,从而完成发光二极管芯片的倒装。
步骤S8:激活各向异性导电胶3,其中,本步骤是在60~100℃的温度下,通过强度为1000~4000G的磁场对各向异性导电胶3进行激活,且激活时间为5~20S。
实施例2
本发明的一种芯片倒装的发光二极管的实施例2,如图9所示,本实施例与实施例1的不同之处在于,n极接触层的底面的钝化层16的n极窗口处覆盖有n极电极层17a,n极电极层17a与n极金属层152a电连接,即在n极窗口处增加了n极电极层17a,使n极金属层152a通过n极电极层17a与各向异性导电胶3电连接;p极接触层的底面的钝化层16的p极窗口处覆盖有p极电极层17b,p极电极层17b与p极金属层152b电连接,即在p极窗口处增加了p极电极层17b,使p极金属层152b通过p极电极层17b与各向异性导电胶3电连接,上述结构可以使本发明的发光二极管具有更好的导热性能,从而改善散热效果。
本实施例的一种芯片倒装的发光二极管的制造方法与实施例1所述的一种芯片倒装的发光二极管的制造方法的不同之处在于,所述步骤S4分为步骤S41和步骤S42,其中:
步骤S41:本步骤是在步骤S3完成后,在n极接触层的表面、n极接触层的侧边、p极接触层的表面、p极接触层的侧边均覆盖钝化层16,其中,钝化层16为SiO2层、Al2O3层、SiN层或聚合物薄膜层;然后,采用干法蚀刻或湿法蚀刻工艺,在n极接触层表面的钝化层16蚀刻出n极窗口,使n极接触层的n极金属层152a部分外露,在p极接触层表面的钝化层16蚀刻出p极窗口,使p极接触层的p极金属层152b部分外露;
步骤S42:本步骤是在步骤S41完成后,采用薄膜沉积法,在n极接触层表面的钝化层16的n极窗口处形成n极电极层17a,在p极接触层表面的钝化层16的p极窗口处形成p极电极层17b,从而制成本实施例完整的发光二极管芯片。其中,n极电极层17a、p极电极层17b均是由Ti(钛)、Al(铝)、Ni(镍)、Ag(银)、Au(金)中的一种或多种制成。
本实施例的其它结构及制造方法与实施例1相同,在此不再赘述。
最后应当说明的是,以上实施例仅用以说明本发明的技术方案,而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细地说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (6)

1.一种芯片倒装的发光二极管,它包括有发光二极管芯片、倒装基板,其特征在于:所述发光二极管芯片包括有衬底、n型半导体层、有源层、p型半导体层,所述n型半导体层覆盖在所述衬底的底面,所述有源层覆盖在所述n型半导体层的底面,所述p型半导体层覆盖在所述有源层的底面,且所述n型半导体层设置有外露区域,所述n型半导体层的外露区域设置有与所述n型半导体层电连接的n极接触层,所述p型半导体层表面设置有与所述p型半导体层电连接的p极接触层;
所述倒装基板包括有基底、n极电极线层、p极电极线层、与所述n极电极线层电连接的n极底电极层、与所述p极电极线层电连接的p极底电极层,所述n极电极线层、p极电极线层均覆盖在所述基底的表面,所述n极底电极层、p极底电极层均覆盖在所述基底的底面;
所述发光二极管芯片与所述倒装基板之间设置有各向异性导电胶,所述发光二极管芯片通过所述各向异性导电胶倒装固定于所述倒装基板,其中,所述发光二极管芯片的n极接触层通过各向异性导电胶与所述倒装基板的n极电极线层电连接,所述发光二极管芯片的p极接触层通过各向异性导电胶与所述倒装基板的p极电极线层电连接;所述发光二极管芯片的n极接触层包括有n极透明层、n极金属层,所述n极透明层覆盖在所述n型半导体层的外露区域的底面,且所述n极透明层开设有第一接触孔,所述n极金属层覆盖在所述n极透明层的底面,且所述n极金属层通过所述第一接触孔与所述n型半导体层电连接;所述发光二极管芯片的p极接触层包括有p极透明层、p极金属层,所述p极透明层覆盖在所述p型半导体层的底面,且所述p极透明层开设有第二接触孔,所述p极金属层覆盖在所述p极透明层的底面,且所述p极金属层通过所述第二接触孔与所述p型半导体层电连接;所述发光二极管芯片的n极接触层的底面、n极接触层的侧边、p极接触层的底面、p极接触层的侧边均覆盖有钝化层,所述n极接触层的底面的钝化层开设有n极窗口,所述p极接触层的底面的钝化层开设有p极窗口;所述n极接触层的底面的钝化层的n极窗口处覆盖有n极电极层,所述n极电极层与所述n极金属层电连接;所述p极接触层的底面的钝化层的p极窗口处覆盖有p极电极层,所述p极电极层与所述p极金属层电连接;所述各向异性导电胶的垂直电阻率小于100 mΩ·cm、平行电阻率大于1010 Ω·cm。
2.根据权利要求1所述的一种芯片倒装的发光二极管的制造方法,其特征在于:包括下列步骤:
步骤S1:在衬底的表面依序沉积n型半导体层、有源层和p型半导体层;
步骤S2:蚀刻部分区域的p型半导体层和有源层,使得该部分区域的n型半导体层外露,形成所述n型半导体层的外露区域;
步骤S3:在所述n型半导体层的外露区域表面形成n极接触层,在p型半导体层的表面形成p极接触层;
步骤S4:在n极接触层的表面、n极接触层的侧边、p极接触层的表面、p极接触层的侧边均覆盖钝化层,然后,在n极接触层表面的钝化层蚀刻出n极窗口,在p极接触层表面的钝化层蚀刻出p极窗口,从而制成发光二极管芯片;
步骤S5:在表面绝缘的基底上制作n极电极线层、p极电极线层,在基底的底面制作n极底电极层、p极底电极层,并使n极电极线层与n极底电极层电连接、p极电极线层与p极底电极层电连接,从而制成倒装基板;
步骤S6:在倒装基板的n极电极线层表面、p极电极线层表面、基底表面均覆盖各向异性导电胶;
步骤S7:将步骤S4制成的发光二极管芯片倒装固定于倒装基板,使发光二极管芯片的n极接触层通过各向异性导电胶与倒装基板的n极电极线层电连接、发光二极管芯片的p极接触层通过各向异性导电胶与倒装基板的p极电极线层电连接;
步骤S8:激活各向异性导电胶。
3.根据权利要求1所述的一种芯片倒装的发光二极管的制造方法,其特征在于:包括下列步骤:
步骤S1:在衬底的表面依序沉积n型半导体层、有源层和p型半导体层;
步骤S2:蚀刻部分区域的p型半导体层和有源层,使得该部分区域的n型半导体层外露,形成所述n型半导体层的外露区域;
步骤S3:在所述n型半导体层的外露区域表面形成n极接触层,在p型半导体层的表面形成p极接触层;
步骤S41:在n极接触层的表面、n极接触层的侧边、p极接触层的表面、p极接触层的侧边均覆盖钝化层,然后,在n极接触层表面的钝化层蚀刻出n极窗口,在p极接触层表面的钝化层蚀刻出p极窗口;
步骤S42:在n极接触层表面的钝化层的n极窗口处形成n极电极层,在p极接触层表面的钝化层的p极窗口处形成p极电极层,从而制成发光二极管芯片;
步骤S5:在表面绝缘的基底上制作n极电极线层、p极电极线层,在基底的底面制作n极底电极层、p极底电极层,并使n极电极线层与n极底电极层电连接、p极电极线层与p极底电极层电连接,从而制成倒装基板;
步骤S6:在倒装基板的n极电极线层表面、p极电极线层表面、基底表面均覆盖各向异性导电胶;
步骤S7:将步骤S42制成的发光二极管芯片倒装固定于倒装基板,使发光二极管芯片的n极电极层通过各向异性导电胶与倒装基板的n极电极线层电连接、发光二极管芯片的p极电极层通过各向异性导电胶与倒装基板的p极电极线层电连接;
步骤S8:激活各向异性导电胶。
4.根据权利要求2所述的一种芯片倒装的发光二极管的制造方法,其特征在于:所述步骤S5是通过在基底开设内壁绝缘的通孔,并在通孔中填充金属,从而使n极电极线层与n极底电极层电连接、p极电极线层与p极底电极层电连接。
5.根据权利要求2所述的一种芯片倒装的发光二极管的制造方法,其特征在于:所述步骤S5是通过在基底侧边引线的方式,从而使n极电极线层与n极底电极层电连接、p极电极线层与p极底电极层电连接,其中,基底的侧边为绝缘。
6.根据权利要求2所述的一种芯片倒装的发光二极管的制造方法,其特征在于:所述步骤S8是在60~100℃的温度下,通过强度为1000~4000G的磁场对各向异性导电胶进行激活,且激活时间为5~20S。
CN201110140345.3A 2011-05-27 2011-05-27 一种芯片倒装的发光二极管及其制造方法 Expired - Fee Related CN102800778B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110140345.3A CN102800778B (zh) 2011-05-27 2011-05-27 一种芯片倒装的发光二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110140345.3A CN102800778B (zh) 2011-05-27 2011-05-27 一种芯片倒装的发光二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN102800778A CN102800778A (zh) 2012-11-28
CN102800778B true CN102800778B (zh) 2015-03-18

Family

ID=47199825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110140345.3A Expired - Fee Related CN102800778B (zh) 2011-05-27 2011-05-27 一种芯片倒装的发光二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN102800778B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105449087A (zh) * 2015-11-13 2016-03-30 广州市雷腾照明科技有限公司 一种倒装led芯片的固晶方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150295154A1 (en) 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
CN103456729B (zh) * 2013-07-26 2016-09-21 利亚德光电股份有限公司 发光二极管显示屏
TWI542045B (zh) * 2013-11-18 2016-07-11 晶元光電股份有限公司 發光裝置及其製作方法
CN105428510B (zh) * 2014-09-03 2018-01-30 展晶科技(深圳)有限公司 覆晶式发光二极管封装结构
CN105493297B (zh) * 2015-05-21 2018-09-11 歌尔股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
EP3248226B1 (en) 2015-11-04 2020-02-26 Goertek Inc. Micro-led transferring method and manufacturing method of micro-led device
CN106684707A (zh) * 2017-03-13 2017-05-17 西安炬光科技股份有限公司 一种粘接型半导体激光器叠阵及其制备方法
CN108281532B (zh) * 2018-01-25 2020-11-17 扬州乾照光电有限公司 一种柔性led芯片及其制作方法、封装方法
CN111863833B (zh) * 2019-04-30 2024-03-29 成都辰显光电有限公司 一种驱动背板结构、显示面板及驱动背板结构制备方法
CN110635016B (zh) * 2019-08-09 2021-07-09 惠州市志金电子科技有限公司 一种miniled基板封装方法
CN111261053B (zh) * 2020-01-20 2023-10-13 京东方科技集团股份有限公司 微型发光二极管显示面板及其制备方法和显示装置
CN112968021A (zh) * 2020-05-26 2021-06-15 重庆康佳光电技术研究院有限公司 一种键合方法和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2434788Y (zh) * 1999-11-09 2001-06-13 洲磊科技股份有限公司 发光二极管装置
CN101075653A (zh) * 2006-09-05 2007-11-21 武汉迪源光电科技有限公司 准垂直混合式N型高掺杂GaN LED倒装芯片制备工艺
CN101295754A (zh) * 2007-04-26 2008-10-29 亿光电子工业股份有限公司 发光二极管的芯片倒装焊封装结构与方法
CN101859849A (zh) * 2009-04-10 2010-10-13 亿光电子工业股份有限公司 半导体及半导体的形成方法与覆晶式发光二极管封装结构
CN202159699U (zh) * 2011-05-27 2012-03-07 东莞市福地电子材料有限公司 一种芯片倒装的发光二极管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631840B1 (ko) * 2004-06-03 2006-10-09 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2434788Y (zh) * 1999-11-09 2001-06-13 洲磊科技股份有限公司 发光二极管装置
CN101075653A (zh) * 2006-09-05 2007-11-21 武汉迪源光电科技有限公司 准垂直混合式N型高掺杂GaN LED倒装芯片制备工艺
CN101295754A (zh) * 2007-04-26 2008-10-29 亿光电子工业股份有限公司 发光二极管的芯片倒装焊封装结构与方法
CN101859849A (zh) * 2009-04-10 2010-10-13 亿光电子工业股份有限公司 半导体及半导体的形成方法与覆晶式发光二极管封装结构
CN202159699U (zh) * 2011-05-27 2012-03-07 东莞市福地电子材料有限公司 一种芯片倒装的发光二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105449087A (zh) * 2015-11-13 2016-03-30 广州市雷腾照明科技有限公司 一种倒装led芯片的固晶方法

Also Published As

Publication number Publication date
CN102800778A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
CN102800778B (zh) 一种芯片倒装的发光二极管及其制造方法
EP2107620B1 (en) Light emitting device with LED chip
US8455895B2 (en) LED-based light source utilizing asymmetric conductors
TWI397193B (zh) Light emitting diode chip element with heat dissipation substrate and method for making the same
US20140034981A1 (en) Light emitting diode structure
KR100869866B1 (ko) 광전 소자 및 그 피복 방법
JP2011507234A (ja) 改善されたled構造
CN101958389A (zh) 一种硅基板集成有功能电路的led表面贴装结构及其封装方法
US8450765B2 (en) Light emitting diode chip and method for manufacturing the same
US8344392B2 (en) Light-emitting element and the manufacturing method thereof
TW200905907A (en) Package structure of compound semiconductor device and fabrication method thereof
CN102237473A (zh) 发光二极管及其制造方法
JP2006024928A (ja) 熱経路が形成された粘着層を有する発光ダイオード
CN204668358U (zh) 发光二极管和发光装置
CN202159699U (zh) 一种芯片倒装的发光二极管
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
CN102522400B (zh) 一种防静电损伤的垂直发光器件及其制造方法
TWI517442B (zh) 發光二極體裝置及其製作方法
US8247247B2 (en) Method of manufacturing LED module
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
CN102468406A (zh) 发光二极管封装结构及其制造方法
US20120074455A1 (en) Led package structure
CN108365056A (zh) 一种垂直结构发光二极管及其制造方法
CN103606609B (zh) 一种发光二极管电极的制造方法
TWI420713B (zh) 發光二極體封裝結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150318

Termination date: 20150527

EXPY Termination of patent right or utility model