CN1027934C - 字型点阵放大缩小装置 - Google Patents

Abstract

本发明提供一种用于对以图形点阵表示的文字字型进行放大缩小的装置，包括发出装置，接收装置和控制装置三个最基本的组成部分，通过在点数据串的传送过程中产生发送或接收的停顿使点数据被重复接收或舍弃，实现点的插入或删除，从而完成放大或缩小处理。本发明装置可以同时进行多行(列)的处理，并且可以完全用硬件实现，其最主要的特点是处理速度快，比使用指令程度的软件方法提高速度几个数量级。

Description

本发明涉及一种在文字处理领域中实现对以图形点阵表示的文字字型进行放大和缩小的装置。

当改变以图形点阵表示的文字字型大小时，需要对点阵进行放大或缩小处理，方法是按行或列插入或删除若干个点。先有技术是用计算机通过指令程序，即软件方式对点阵逐行或逐列地逐点进行处理。由于指令只能完成简单的逻辑、算术和存取操作，因此对于每点的处理一般地要包括至少数从十计的指令，串行地进行所需的判断、存取等等操作;每条指令除执行其功能外，还要包括取指、译码等冗余操作，使一条指令占用多个机器周期和时钟周期。即使将处理程序固化，也只能很有限地提高运行速度，而并不改变指令执行的串行性和冗余性带来的低效率的本质。当处理较大数量的文字点阵时，尤其是要进行所谓的无级变倍，即非整数倍放大和缩小时，整个处理时间会很长，难以适应实际应用中繁忙的文字处理要求。

本发明的目的在于提供一种可以完全使用逻辑电路，即完全以硬件方式实现的对图形点阵表示的字型进行放大和缩小的装置。该装置可以对多行（列）在行（列）方向上同时进行点的插入或删除，从而成数量级地加快对点阵的放大和缩小处理。本发明装置的实现可以使用通用的中小规模集成电路芯片，也可以制作在超大规模集成电路（VLSI）的一个芯片中。

实现本发明装置的技术方案将说明如下。

本发明的特点是，在点数据的传送过程中，利用点数据发出的停顿使点数据被重复接收来产生插入点，利用点数据接收的停顿使点数据被舍弃造成点被删除。在这里，“停顿”一词是指，在发出和接收二者的同步进行中，其中一个完成而另一个未发生，未发生的一个称作有停顿。点数据的发出和接收，由一个控制装置的输出驱动，根据放大或缩小的需要决定停顿产生的次数和位置。因此，本发明包括三个最基本部分：发出装置、接收装置和控制装置。发出装置和接收装置可以分别进行多行（列）点在行（列）方向上逐点数据的并行发出和接收。每当发出装置受到驱动时，便发出一次点数据，在下一次点数据发出之前，该次的点数据是一直可被接收的，不会丢失;每当接收装置受到驱动时，便接收在此之前发出装置最后一次发出的点数据;控制装置提供驱动发出和接收装置的两个驱动输出，从功能上分，这两个驱动输出分为第一驱动输出和第二驱动输出，第一驱动输出没有停顿，第二驱动输入中有根据放大或缩小的要求而出现的停顿。控制装置输出的产生由该装置的驱动输入来驱动，驱动输入的形式取决于第一、第二驱动输出所需的形式和控制装置产生这些形式的方法，这里的形式是指，驱动相应装置所需的信号个数和每次驱动中各信号的波形格式以及相互之间的时序关系等。

本发明装置用于字型点阵放大时，控制装置的第一驱动输 出作为接收装置的驱动，其第二驱动输出作为发出装置的驱动，通过第二驱动输出中出现的停顿使点数据的发出停顿，以实现点数据接收的重复，停顿间隔由控制装置决定，使点数据能被重复接收应插入的次数，从而使放大处理所需的点被插入。

本发明装置用于字型点阵缩小时，控制装置的第一驱动输出作为发出装置的驱动，其第二驱动输出作为接收装置的驱动，通过第二驱动输出中出现的停顿使点数据的接收停顿，以使点数据被丢弃，从而使缩小所要去掉的各点被删除。

实现放大或缩小的差别仅在于产生停顿的是发出还是接收装置，取决于控制装置第二驱动输出是驱动发出装置还是驱动接收装置这两种不同接法的选择。

本发明装置中的发出装置可以用下述两种方法实现。一种方法是使用并行移位输出寄存器，在第二驱动输出（放大情况下）或第一驱动输出（缩小情况下）的每次作用下，寄存器将所处理的所有行（列）的数据并行移位输出一个点数据，在不移位的时候，寄存器输出端保持着最后一次输出的点数据，直到下一次点数据输出。另一种方法是使用存贮器，包括所需的存贮器和地址发生器，在第二驱动输出（放大时）或第一驱动输出（缩小时）的作用下，地址发生器按点数据发出顺序所需的地址序列向存贮器逐次发出地址以及必要的读控制等，使存贮器输出点数据，数据线的宽度决定于同时处理的行（列）数，每次输出的数据一直保持到下一次点数据输出为止。

本发明装置中的接收装置也可以采用与发出装置上述方法完全类似的两种方法实现。一种方法使用并行移位输入寄存器，在受到驱动时，寄存器将所处理的所有行（列）已产生的部分点数据并行移位并接收来自发送装置的点数据。另一种方法是使用存贮器，包括所需的存贮器及其地址发生器。地址发生器承接接收装置所受驱动，向存贮器按点数据存放顺序所需的地址序列逐次发出地址以及必要的写入控制等，使存贮器存入点数据，存贮器数据线的宽度决定于同时处理的行（列）数。

下面说明控制装置的几种技术方案。

控制装置可以利用存贮装置实现其功能。在存贮装置中存放生成两个驱动输出所需的数据，在放大或缩小过程中，在驱动输入的作用下，将数据顺序输出，用于在或不在驱动输入的参予下生成点数据传送所需的第一和第二驱动输出。

这里所谓的“生成”，可以是由存贮装置中的数据直接形成，也可以是再经过译码，整形，延迟等等环节间接形成。尽管利用存贮装置可以生成任意复杂的驱动输出信号形式，但在这里不一定要求完全由存贮装置中的数据生成驱动输出，也可以是在驱动输入的参予下共同生成。对本发明装置的驱动输入，除了不要求出现停顿（因为这是本发明的内容之一）外，对其在其他方面，如信号个数，波形，及时序关系等，都认为应满足第一、第二驱动输出的形式和控制装置产生驱动输出的具体方法对驱动输入所提出的任何要求。

控制装置还可以是如下结构，第一驱动输出取自驱动输入，第二驱动输出则由一个驱动发生器产生。驱动发生器的输入取自驱动输入，根据放大或缩小的要求在其输出中产生停顿。

所谓的“取自”驱动输入，是指利用其中的部分信号，不一定全部。上述的这种控制装置方案意味着驱动输入的一部分可用于第一驱动输出。同样，该方案中用于驱动发生器的那部分驱动输入应满足该发生器对它的要求，当然是除了提供停顿以外。

上述的驱动发生器可以用存贮装置实现。在存贮装置中存放生成第二驱动输出所需的数据，在点数据传送过程中由驱动发生器的输入（如上述取自驱动输入）驱动下输出，用于在或不在该发生器输入的参予下生成所需的含有停顿的驱动输出。

驱动发生器的结构还可以是，包括一个停顿发生器和一个停顿控制器。停顿控制器的第一输入取自驱动发生器的输入，由停顿控制器的第二输入来决定第一输入是否可以作为通过停顿控制器作为该控制器的输出，该输出作为第二驱动输出。该第二输入来自停顿发生器的输出，停顿发生器的输入取自驱动发生器的输入。该发生器在需要进行插入或删除的点数据的传送中产生有效输出，使停顿控制器的第一输入不能通过该控制器，在不需要插入或删除的传送中，停顿发生器的输出无效，允许停顿控制器的第一输入通过，成为第二驱动输出。

上述停顿发生器可以用存贮装置实现。在存贮装置中予先 存放停顿发生器输出所需要的数据，在点数据的传送过程中，由该发生器的输入驱动将数据输出以产生所需的停顿控制器的第二输入。

停顿发生器还可以用下述的计数器方式实现，其中包括，第一、第二和第三计数器。第二、第三计数器都是自动重复计数的，对停顿发生器的输入进行计数，实际上是对控制装置所驱动的点数据传送次数进行计数。各计数器之间和计数器与停顿发生器输出之间有如下逻辑关系：当第三计数器未达到予定值或者当第二计数器达到予定值时，停顿发生器的输出有效;每当第二计数器达到予定值时，使第三计数器暂停一次计数;第一计数器对第三计数器的暂停次数计数，当达到其予定值后，第一计数器停止工作，同时使第二计数器停止工作或不再起作用。如果用y，y₂，y₃分别表示第一、第二和第三计数器达到予定值的状态变量，E₁，E₂，E₃分别表示第一、第二和第三计数器允许计数的变量，Z表示停顿发生器输出有效的变量，那么，上述关系可以用如下逻辑表达式描述：

E₁＝ y₁y₂

E₂＝ y₁或E₂≡1

E₃＝ y₁y₂

Z＝y₃+ y₁y₂

这组表达式也表示了除计数器之外其他部分的逻辑结构。

在上述的停顿发生器的计数器方式中，各计数器的作用是： 第三计数器用于实现在放大（缩小）中一些可以作为和那些必须作为整数倍放大（缩小）来处理的点的插入（删除），第二计数器用于实现在放大（缩小）中一些可以作为和那些必须作为非整数倍的余数点来处理的点的插入（删除），第一计数器对作为非整数倍的余数点的插入（删除）进行计数。

可以按下述计算方法设定三个计数器的计数值。设需要将点阵在行（列）方向上的点数N处理到M，T₁，T₂，T₃分别是第一、第二和第三计数器的予先设定值，那么，当M＞N时，

表示放大的最大整倍数，

T₁＝M-N·T₃

表示放大最大整倍数之外的余数点数，即作为非整数部分插入的点数，

表示在放大后的行（列）中每隔T₂-1点有一点是作为余数点而插入。这样的点一共有T₁个。除这样的点外，N点中每点后都插入与之相同的T₃-1点。当M＜N时，有

表示缩小的最大整倍数，

T₁＝N-M·T₃

表示最大整数倍缩小外的余数点数，即除整数倍缩小外还要删除的点，

表示在N点中每隔T₂-1点就有一点被删除，这样的点有T₁个，除这样的点外，每隔T₃-1点删去一点。

与先有技术相比较，本发明的突出优点是速度快。首先，本发明装置可以实现对多行（列）同时进行点的插入或删除处理，行（列）个数可以是一个字型点阵中的若干行（列）或全部行（列），也可以是多个字型点阵的行（列），仅取决于实际工艺所能允许的元器件数目或芯片集成度。其次，本发明装置将处理一个点数据的各种操作在一个传送周期内完成，消除了指令程序方式下处理步骤的串行性。第三，本发明装置不需要指令运行中的各种附加的机器周期，如取指、译码等，即不存在指令工作中的冗余性，可以在一个时钟周期内完成所有所处理行（列）的一次点插入或删除，即一次传送，时钟周期仅取决于 电路的传输特性。根据上述分析，本发明装置的处理速度比用指令程序可以提高约三个数量级。另外，在本发明的范围内，所提供的装置还可以直接用于先后进行行列两方向的放大缩小处理，进一步减少整个处理中的软件开销。最后，本发明装置的并行性也为用硬件方式完成平滑处理提供了基础。

下面将参照附图，给出本发明装置的几个实施例，它们都是将放大和缩小功能合并在一个装置内。

图1显示了本发明装置中必不可少的三部分组成的最基本的结构;

图2显示了本发明装置第一实施例的结构;

图3显示了本发明装置第二实施例的结构;

图4显示了本发明装置第三实施例的结构;

图5给出在三个实施例中发出和接收装置可采用的三种实施方案;

图6给出控制装置的实施例一，可用于第一、第二和第三等三个实施例中;

图7给出控制装置的实施例二，可用于第二和第三等两个实施例中;

图8给出控制装置实施例二中以计数器方式实现停顿发生器的两个实施方案;

图9用以说明以存贮装置方式实现实施例二中驱动发生器或停顿发生器的实施方案。

图1显示了用必不可少的三个组成部分表示的本发明装置最基本的结构。控制装置3利用其两个驱动输出分别驱动发出装置2发出点数据和驱动接收装置1接收点数据，图中三部分用于放大和缩小时都相同。在点数据的传送过程中，如果进行放大，控制装置3使发送装置2产生停顿，以便接收装置1重复接收点数据，相当于点的插入;如果进行缩小，控制装置3使接收装置1产生停顿，使发出的点数据不被接收，相当于点被删除。由于在放大或缩小时，只需发出或接收产生停顿，即只需控制装置3的一个驱动输出中有停顿，所以，为描述方便而又不失一般性，把产生停顿的驱动输出称为第二驱动输出d₂，另一个为第一驱动输出d₁。当用d₂驱动2，d₁驱动1时，完成的是放大功能，反之，当用d₂驱动1，d₁驱动2时，完成的是缩小功能。这样，放大与缩小的区别仅在于d₂驱动的是2还是1。d₂中停顿的产生由3根据放大或缩小的需要决定。

图2是本发明装置第一实施例的结构。控制装置3的两个驱动输出p、q与发出装置2和接收装置1具有固定的对应驱动关系。但是在逻辑上，当实现放大时，q上出现停顿，这时的p、q分别是第一驱动输出d₁和第二驱动输出d₂;当实现缩小时，p上将出现停顿，这时的p、q分别是d₂、d₁。总之，p和q中产生停顿的那个驱动输出在逻辑上认为是d₂。第一实施例是一种驱动输出p、q与发出和接收装置具有固定驱动关系，而驱动输出的作用d₁、d₂可交换的结构。

图3是本发明装置第二实施例的结构。其中的P和Q既可以是发出装置，也可以是接收装置，取决于放大和缩小两种情况。P和Q和输入与输出相互连接，串联成环状，实际上，P和Q是将发出与接收用同一个装置实现，可以接收，也可以发出。控制装置3的p、q分别作为d₁、d₂，固定地驱动P和Q，即在点数据传送中，P不会发生停顿，只有Q发生停顿。在需要实现放大作用时，将P作为接收装置1，Q作为发出装置2，便可以实现点数据的插入;在需要实现缩小作用时，将P作为发出装置2，Q作为接收装置1，便可以进行点数据的删除。第二实施例是一种驱动关系固定而被驱动装置的功能可交换的结构。

图4是本发明装置第三实施例的结构。其结构在形式上与图2相比，在控制装置3与被驱动装置1和2之间加入了一个选择分配器4。4的第一输入a₁和第二输入a₂分别来自3的第一驱动输出d₁和第二驱动输出d₂，4的第一输出b₁驱动接收装置1，第二输出b₂驱动发出装置2。4还有一个放大缩小选择输入a₃。当a₃表示放大时，4使a₁、a₂上的驱动信号分别出现在其输出b₁、b₂上，使d₁、d₂分别对1和2驱动，实现放大功能;反之，当a₃表示缩小时，4使a₁、a₂上的驱动信号分别出现在其输出b₂、b₁上;使d₁、d₂分别对2和1驱动，实现缩小功能。可用下列逻辑表达式给出实现4的逻辑结构：

b₁＝a₁a₃+a₂ a₃

b₂＝a₁ a₃+a₂a₃

其中各变量分别表示选择分配器4的具有相同符号端上的逻辑值，a₃表示放大，而 a表示缩小。第三实施例是一种驱动输出作用d₁、d₂固定，而驱动对象1、2交换的结构。

图5给出了在三个实施例中可以采用的几种发出装置和接收装置。图5（a）所示的装置是由一组串入串出移位寄存器14组成的并行移位寄存器，各移位寄存器14的移位驱动输入合并在一起作为移位驱动端d，r是接收端，s是发出端。图5（b）所示的装置是由一组并入并出寄存器15组成的并行移位寄存器，各寄存器15的并入并出驱动输入合并在一起作为移位驱动端d，r和s分别是点数据的接收和发出端。图5（c）所示的装置由随机访问存贮器RAM16及其所属的地址发生器17组成，d是驱动端，使17向16顺序地发出地址并产生相应的读或写控制信号（如果需要的话），16实际包括如图中所示的左右两部分，分别用于发送和接收，点数据由r读入至左边部分，右边部分由s输出。图5（a）、（b）、（c）所示的三种结构的装置，既可以用作发出装置2，也可以用作接收装置1，如用在第一、第三实施例中，还可以兼作发出和接收装置，如用在第三实施例中。在同一实施例中，发出和接收两装置可以分别是图5中三种形式的任何一种，二者不必是同一形式。

这三种形式的驱动输入d是一样的，都是由单相脉冲的上升沿驱动。下面将给出在第一、第二和第三实施例中控制装置3的两种实施方案。

图6给出了控制装置3的实施例一，采用存贮装置实现。图 6（a）采用18和19两个移位寄存器。图6（b）采用存贮器结构，包括RAM21和地址发生器22。图6（a）和（b）的存贮装置中存放的是要产生的d₁、d₂的波形数据，图中显示了作为示范用的存贮数据。图6（c）是在e的驱动下将所存数据输出而形成的驱动输出的波形，图6（a）、（b）、（c）中上排数字表示数据的存贮和发出顺序，图6（c）中下排数字是e的周期序号。产生的驱动输出，第一个数据总是0，是为了避免在e开始驱动之前便有有效驱动输出使对应的驱动对象误动作。每产生一次驱动输出需要发出两次数据，占用e的两个周期。为了使e能够用每一个脉冲驱动控制装置产生一次驱动输出，可以使用倍频器10，如图6（a）、（b）中所示。信频器10可以将e的频率提高一倍，使e的每次驱动，地址发生器22都发出两次地址。

图7给出可用于第二、第三等两个实施例的控制装置3的实施例二。如图7（a）所示，实施例二由驱动发生器5产生d₂，d₂直接取自e，e同时作为5的输入。图7（b）进一步给出了驱动发生器5的结构，包括作为停顿控制器的与门6和停顿发生器7。驱动输入e作为6的第一输入f₁和7的输入m，7的输出n作为6的第二输入f₂，6的输出作为第二驱动输出d₂。当n＝1（无效）时，h＝f₁;当n＝0（有效）时，h＝0，即有d₂＝e·n。

图8又进一步给出了上述实施例二中停顿发生器7的计数器方式的实施例。首先说明图8（a），其中包括，第一计数器11，第二计数器12，第三计数器13，与门8和或非门9。三个计数器 的计数脉冲来自e，下降沿有效。各计数器的计数值分别设定为T₁、T₂、T₃，12和13是自动重复计数的;E₁、E₂、E₃分别是三个计数器的允许计数控制端，如图所示，E₁和E₂为1有效（允许计数），其中E₂≡1，E₃是0有效;y₁、y₂、y₃分别是三个计数器的输出，表示各计数器的计数达到予先设定的值，y₁和y₃是0有效，y₂是1有效。

e是不会停顿的驱动输出d₁，第三计数器13对e计数，实质上是对点数据的传送次数进行监视，当13未达到T₃时，y₃＝1，使9的输出n＝0（有效），如图7（b）所示，e不能通过6，从而d₂停顿，这种由y₃产生的停顿对应作为整倍数放大或缩小的点的插入或删除，倍数等于T₃。第二计数器12也对e计数，当未达到T₂时，y₂＝0，使8输出为0，从而E₃＝0，不影响13计数，而当12达到计数值T₂时，y₂＝1，如果11尚未达到T₁，则会有y₁＝1，使8输出1，从而使E₃＝1，同时9的输出为0，d₂产生停顿。由于此时13暂停计数，这一停顿与13所产生的停顿不会重迭。这时，8的输出还使E₁＝1，11加1，对12通过8产生的停顿进行计数，实际上是对作为非整数倍插入或删除的点进行计数。12是用来决定这些插入或删除点的间隔的。当11达到T₁时，y₁＝0，将8封锁，使12不起作用，8的输出反馈回E₁，使11不能再计数。这样，11停止工作，同时E₃＝0，对13的计数以及9也不再起任何限制作用，表明非整数倍的余数点已全部处理完毕。

如果放大或缩小不够整数倍，那么T₃＝0，13一开始就达到 予定值，每次e的驱动都使T₃重新装入，又立刻达到予定值，因此y₃≡0，对9不起作用。如果除整数倍放大缩小外没有需要按非整数倍的余数进行处理的点，那么T₁＝0，与T₃＝0的情况类似，有y₁≡0，8总被封锁，其输出对9不起作用。

图8（b）是与图8（a）中实施例完全等价的只是在连接上稍有差别的方法。其中，y₁直接控制E₂，当11达到T₁时，y₁＝0，使12停止工作;另外，E₃取自y₂而不是由8的输出给出，当y₁＝0后，12不再工作，一定有y₂≡0，对13不再有影响。其他都与上面对图8（a）所说明的相同。

另外，图8中的11，12，13都是受e下降沿驱动，这是因为e的上升沿在三个实施例中都作为发出和接收的驱动，为使停顿控制器6的输出可靠，停顿发生器7最好不在上升沿被驱动而改变输出。

图9所示的是在控制装置3的实施例二中，驱动发生器5或停顿发生器7用存贮装置实现的一种方法。图9（a）、（b）分别给出了5采用移位寄存器23和7采用移位寄存器25的结构，以及为产生图6（c）中的示范波形在23和25中存放的数据。图9（a）中10是倍频器，用于将其输入的脉冲频率提高一倍。这样，图9（a）中的移位寄存器23就可以e的每个周期中输出两个数据，形成一次驱动输出。图9（a）实质上是图6（a）的一半，因此对图6（a）的说明也适用于这里。

上面的三个实施例，给出了本发明装置的优化实施方案， 它们都体现了本发明装置高速度的特点。当处理的行（列）由N点变为M点时，所需的点数据传送次数L＝max（M，N），即M，N中较大的一个。对于上述三个实施例，一次行列处理占用e的L个脉冲周期。

图2、图3和图4所示的三个实施例的结构，也是具有一般性的三种结构。其中第三实施例要求d₁、d₂具有相同的驱动信号形式，当实际上被驱动的发出装置和接收装置要求的驱动信号不同时，需要进行信号转换，这种转换在逻辑上可以被认为是包括在被驱动的装置中。

本发明提供了用于字型图形点阵放大缩小的装置的最基本结构及控制方式。以上述三个实施例可以看出，其整体和各部分的逻辑结构都可以有多种选择，因此，可以产生多种组合;另一方面，在应用中，本发明装置的具体形式还要取决于与周围的软件/硬件接口，特别是对发出和接收装置，都可以有多种选择，这些都具有本发明装置的基本特点，因此都在本发明的范围之内。

Claims (10)

1、一种用于字型点阵放大的装置，包括一个发出装置、一个接收装置和一个具有第一、第二驱动输出和驱动输入的控制装置，控制装置利用驱动输入产生其第一、第二驱动输出，发出装置在第二驱动输出的每次驱动中，发出一次点数据，接收装置在第一驱动输出的每次驱动中，接收在接收动作之前发出装置最后一次发出的点数据，在点数据串的发送接收过程中，通过控制装置在要插入的各点数据发出之后，使对发出装置的驱动产生停顿，并使各点数据以等于所要插入数目的次数被接收装置重复接收，以实现点的插入。

2、一种用于字型点阵缩小的装置，包括一个发出装置、一个接收装置和一个具有第一、第二驱动输出和驱动输入的控制装置，控制装置利用驱动输入产生其第一、第二驱动输出，发出装置在第一驱动输出的每次驱动中，发出一次点数据，接收装置在第二驱动输出的每次驱动中，接收在接收动作之前发出装置最后一次发出的点数据，在点数据串的发送接收过程中，控制装置通过在要删除的各点数据发出之后，使对接收装置的驱动产生停顿，从而使相应的点数据不被接收，以实现点的删除。

3、根据权利要求1或权利要求2的装置，其特征在于，

所述的发出装置是一个并行移位输出的寄存器，或者，

所述的发出装置包括，一个存贮器及其地址发生器，地址发生器在放大时的第二驱动输出或缩小时的第一驱动输出的作用下，产生点数据的存贮地址并控制存贮器进行读出。

4、根据权利要求1或权利要求2的装置，其特征在于，

所述的接收装置是一个并行移位输入的寄存器，或者，

所述的接收装置包括，一个存贮器及其地址发生器，地址发生器在放大时的第一驱动输出或缩小时的第二驱动输出的作用下，产生点数据的存贮地址并控制存贮器进行写入。

5、根据权利要求1或权利要求2的装置，其特征在于，所述的控制装置包括存贮装置，其中存放生成两个驱动输出所需的数据，在点数据的传送过程中在驱动输入的作用下将数据输出，用于生成所需的对发生装置和接收装置的驱动。

6、根据权利要求1或权利要求2的装置，其特征在于，所述的控制装置具有一个驱动发生器，驱动发生器的输入取自驱动输入，其输出作为第二驱动输出，驱动发生器根据放大或缩小的要求在其输出中产生所需要的停顿，第一驱动输出取自驱动输入。

7、根据权利要求6的装置，其特征在于，所述的驱动发生器包括存贮装置，其中存放生成第二驱动输出所需的数据，在点数据的传送过程中，在驱动输入的作用下将数据输出，用于生成所需的第二驱动输出。

8、根据权利要求6的装置，其特征在于，所述的驱动发生器包括，一个停顿发生器和一个停顿控制器，停顿控制器的输出作为第二驱动输出，停顿控制器的第一输入和停顿发生器的输入取自驱动发生器的输入，停顿发生器的输出作为停顿控制器的第二输入，当停顿发生器的输出无效时，停顿控制器的第一输入出现在该控制器的输出上，当该输出有效时，停顿控制器的第一输入不能通过该控制器，停顿发生器根据放大或缩小的要求在需要第二驱动输出停顿的时候产生有效输出。

9、根据权利要求8的装置，其特征在于，所述的停顿发生器包括存贮装置，将停顿发生器产生所需输出的数据存放在该存贮装置中，在点数据传送过程中在该发生器输入的作用下将数据输出，形成该发生器所需的输出。

10、根据权利要求8的装置，其特征在于，所述的停顿发生器包括，一个第一计数器，一个第二计数器和一个第三计数器，三个计数器之间的关系如下：第二、第三计数器对停顿发生器的输入计数，每当第二计数器达到预定值时使第三计数器暂停一次计数，第一计数器对第三计数器的暂停次数计数，当第一计数器达到预定值后，使第一计数停止工作，同时使第二计数器停止工作或不再起作用，凡在第三计数器未达到预定值期间或每当第二计数器达到预定值的时候，停顿发生器的输出有效。

Images