CN102789985A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102789985A
CN102789985A CN2011101310533A CN201110131053A CN102789985A CN 102789985 A CN102789985 A CN 102789985A CN 2011101310533 A CN2011101310533 A CN 2011101310533A CN 201110131053 A CN201110131053 A CN 201110131053A CN 102789985 A CN102789985 A CN 102789985A
Authority
CN
China
Prior art keywords
opening
dielectric layer
interlevel dielectric
grid
packing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101310533A
Other languages
English (en)
Other versions
CN102789985B (zh
Inventor
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110131053.3A priority Critical patent/CN102789985B/zh
Priority to US13/458,363 priority patent/US8877577B2/en
Publication of CN102789985A publication Critical patent/CN102789985A/zh
Application granted granted Critical
Publication of CN102789985B publication Critical patent/CN102789985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体器件及其制造方法。本发明提供了一种半导体器件的制造方法，包括以下步骤：提供衬底，所述衬底具有有源区，在衬底上方形成有第一层间电介质层，所述第一层间电介质层具有穿过所述第一层间电介质层的第一开口，以使有源区的部分表面露出；以填充材料填充所述第一开口，所述填充材料能够被相对于所述第一层间电介质层的材料选择性地去除；在第一层间电介质层上方形成第二层间电介质层，所述第二层间电介质层具有穿过所述第二层间电介质的第二开口，以使得基本露出相应的所述第一开口中的所述填充材料的上端部分；去除所述填充材料；以及以导电材料填充所述第一开口和所述第二开口，以形成接触件。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及半导体器件及其制造方法。
背景技术
随着半导体技术的发展，接触件(contact)的关键尺寸(CD)极大缩小，对于现今的逻辑器件技术更是如此。
如本领域技术人员所知的，对于场效应晶体管制造工艺，存在后形成栅极(gate-last)和先形成栅极(gate-first)方法。
在后形成栅极的方法中，在衬底1509上形成电介质层1507和伪栅(dummy gate)，优选在此进行轻掺杂区(LDD)注入，然后形成间隔件(spacer)1503；在如此的伪栅的栅极结构的形成后，进行源区和漏区注入；然后形成第一层间电介质层1505，并进行CMP，从而基本露出伪栅的上表面；去除伪栅；然后形成栅极电介质层和金属栅极，例如通过沉积栅极电介质(在某些实施例中，其可以是高K电介质)和金属栅极材料，之后进行CMP从而形成栅极1501；对栅极进行层间电介质的重覆盖；之后形成接触孔，如图15所示。
类似地，先形成栅极的方法与常规的多晶硅栅极器件的方法类似。在衬底1509上形成电介质层1507和栅极1501，优选在此进行LDD注入，形成间隔件1503；在如此的栅极结构的形成之后，进行源区和漏区注入；形成第一层间电介质层1505覆盖栅极；之后形成接触孔，也如图15所示。
通常，第一层间电介质层把栅极覆盖住主要是为了便于形成到栅极和/或有源区的接触孔1521、1523(其用于形成接触件或布线)。
然而，随着接触件关键尺寸的缩减，对其制造工艺带来了挑战，并且接触件开路的风险也随之增加。例如，由于接触件关键尺寸的缩减，相对厚的抗蚀剂可能导致接触孔(或，开口)蚀刻停止。并且难以将接触件的CD缩减到期望的目标值。
此外，对于由到有源区的接触件和到栅极的接触件共享的接触孔，可能导致开路。由于厚的抗蚀剂或重叠覆盖的变化，可能导致有源区和栅极(例如，多晶硅)之间的连接变差。并且，间隔件可能被蚀刻，从而导致栅极顶部的泄漏增加。
此外，对于接触件的金属CVD工艺，纵横比(aspect ratio，也称作孔径比)高。因而，难以良好地控制接触件的电阻以与设计的或所期望的电阻相符。并且，层间电介质层的沉积工艺窗口较小，可能会导致空隙(void)。
因此，存在对减轻或解决上述问题的需求。针对此，发明人提出了新颖的富有创造性的半导体器件及其制造方法，以减轻或消除现有技术中的一个或更多个问题。
发明内容
本发明的目的之一在于至少减轻或解决上述的一个或更多个问题。
本发明一个实施例的目的在于，提供一种半导体器件的制造方法，包括以下步骤：提供衬底，所述衬底具有有源区，在衬底上方形成有第一层间电介质层，所述第一层间电介质层具有穿过所述第一层间电介质层的第一开口，以使有源区的部分表面露出；以填充材料填充所述第一开口，所述填充材料能够被相对于所述第一层间电介质层的材料选择性地去除；在第一层间电介质层上方形成第二层间电介质层，所述第二层间电介质层具有穿过所述第二层间电介质的第二开口，以使得基本露出相应的所述第一开口中的所述填充材料的上端部分；去除所述填充材料；以及以导电材料填充所述第一开口和所述第二开口，以形成接触件。
优选地，所述衬底还包括在所述有源区上的栅极结构，所述栅极结构包括栅极，其中，所述栅极的上表面与所述第一层间电介质层的上表面基本上齐平。
优选地，所述栅极结构包括在所述栅极下的栅极电介质层以及在所述栅极两侧的间隔件，其中，所述栅极为金属栅极或多晶硅栅极。
优选地，所述有源区的露出的表面位于半导体器件中的源区和/或漏区上。
优选地，所述以填充材料填充所述第一开口的步骤包括：将填充材料施加到所述衬底，以填充所述第一开口；对填充材料进行去除，以使得仅所述第一开口中的填充材料得以保留。
优选地，所述填充材料是下列中的一种：无定形碳、光敏材料。
优选地，所述光敏材料是下列中的一种：抗蚀剂、聚丙烯。
优选地，所述去除所述填充材料的步骤包括：进行含氧的干法蚀刻或灰化，从而去除所述填充材料。
优选地，至少一个所述第二开口被形成为使得基本露出所述第一开口中的填充材料的上端部分和一个或更多个所述栅极的至少部分上表面。
优选地，所述第二开口的横向尺寸大于或等于所述第一开口的横向尺寸。
优选地，所述第一层间电介质层与所述第二层间电介质层相同或不同。
本发明一个实施例的目的在于，提供一种半导体器件，包括：衬底，所述衬底具有有源区；在有源区上方的第一层间电介质层，所述第一层间电介质层具有穿过所述第一层间电介质层的第一开口，所述第一开口使有源区的部分表面被露出，并且填充有填充材料，所述填充材料能够被相对于所述第一层间电介质层的材料选择性地去除；以及第二层间电介质层，其覆盖所述第一层间电介质层和填充有所述填充材料的所述第一开口。
优选地，所述衬底还包括在所述有源区上的栅极结构，所述栅极结构包括栅极，其中，所述栅极的上表面与所述第一层间电介质层的上表面基本上齐平。
优选地，所述栅极结构包括在所述栅极下的栅极电介质层以及在所述栅极两侧的间隔件，其中，所述栅极为金属栅极或多晶硅栅极。
优选地，所述有源区的露出的表面位于半导体器件中的源区和/或漏区上。
优选地，所述填充材料是无定形碳或光敏材料。
优选地，所述第二层间电介质层具有穿过所述第二层间电介质的第二开口，以使得基本露出所述第一开口中的填充材料的上端部分。
优选地，所述第二层间电介质层具有穿过所述第二层间电介质的第二开口，以使得基本露出所述第一开口中的填充材料的上端部分和一个或更多个所述栅极的至少部分上表面。
优选地，所述第二开口的横向尺寸大于或等于所述第一开口的横向尺寸。
优选地，所述第一层间电介质层与所述第二层间电介质层相同或不同。
优选地，所述第一开口和第二开口适于被填充导电材料以形成接触件。
根据本发明的技术方案，可以至少部分实现下面的一个或更多个技术效果：可以容易地将接触件CD缩减到期望的目标值；可以良好地控制接触件电阻，使之较好地符合设计或计算结果；可以得到良好的层间电介质层的沉积工艺窗口；可以减轻或解决空隙的问题；可以降低纵横比，使得对于接触件金属沉积工艺简单；间隔件基本不被蚀刻或损伤，从而降低了从栅极顶部的泄漏。
尽管本发明在先进的半导体制造技术(例如，逻辑器件或为逻辑器件优化的制造工艺)中是特别有用的，然而本发明并不限于此。实际上，本发明具有广泛的应用范围。
从下面结合附图的具体描述，本发明的其他的优点、目的、方面将变得更加明了。
附图说明
本申请包含附图。附图与说明书一起用于说明本发明的原理。通过参考附图阅读下面的详细描述，将更好地理解本发明，在附图中：
图1-7是根据本发明第一实施例的半导体器件的制造方法的示意图；
图8-14是根据本发明第二实施例的半导体器件的制造方法的示意图；
图15示出了现有技术的半导体器件的示意图。
应当理解，这些附图仅仅是示例性的，而不是限制本发明的范围。在附图中，各组成部分并未严格按比例或严格按实际形状示出，其中的某些组成部分(例如，层或部件)可以被相对于其他的一些放大，以便更加清楚地说明本发明的原理。并且，那些可能导致使得本发明的要点模糊的细节并未在附图中示出。
具体实施方式
下面将结合附图说明本发明的实施例。
第一实施例
下面将参考图1-7说明本发明的第一实施例。
图1示出了根据本发明第一实施例提供的衬底109。衬底109具有有源区(未明确示出)，例如被浅沟槽隔离(STI)间隔开。优选地，在有源区的要在其上形成接触件的表面上形成有硅化物层111，以降低接触电阻。在有源区上方形成有第一层间电介质层105。
形成穿过所述第一层间电介质层105的第一开口201，以使有源区的部分表面被露出，如图2所示。这里，在某些实施例方案中，形成开口201的步骤(例如，蚀刻)可能导致硅化物层的一些损失，如图2中所示出的。如此，在衬底109上方形成了具有第一开口201的第一层间电介质层105。
然而，正如本领域技术人员所理解的，形成具有第一开口的第一层间电介质层的方法并不限于此。例如，取决于不同的应用，可以在衬底上通过其他方法，例如液滴排放法或印刷法(例如，丝网印刷法等)等，来形成图案化(例如，具有第一开口)的第一层间电介质层。
另外，在某些实施方案中，所述有源区的露出的表面可以位于半导体器件中的(例如，场效应晶体管的)源区和/或漏区上。而在某些其他实施方案中，可以不限于此。例如，可以是在双极型晶体管的基极、集电极、和/或发射极(对于BJT或者biCMOS等)；可以是在电容器上；等等。
接着，以填充材料填充所述第一开口201，形成填充件301，如图3所示。根据本发明的一个具体实施方案，所述填充材料可以是先进图案化膜(Advanced Patterning Film，常缩写为APF)材料，所述材料可以是例如无定形(非晶)碳。APF技术例如可从AdvancedMaterial，Co.商业获得。在现有技术中，APF通常用于形成图案化的膜。而在本发明中，发明人将APF用于对开口进行填充，来形成填充件。根据本发明的另一具体实施方案，所述填充材料可以是光敏材料(或，光可改性材料)，例如光致抗蚀剂、聚丙烯(PV)等。对于填充材料没有特别的限制，只要其能够填充开口并能够被相对于第一层间电介质层材料选择性去除即可。
根据本发明的不同实施方案，所述以填充材料填充第一开口的步骤可以包括：将所述填充材料施加到所述衬底，以使所述第一开口填充有所述填充材料；以及对所述填充材料进行去除，以使得仅所述第一开口中的填充材料得以保留。
在所述填充材料是APF材料的情况下，所述填充步骤可以包括：将APF材料施加到衬底(例如，通过沉积)，以使得所述第一开口填充有APF材料；去除所述第一开口以外的不需要的APF材料。在本发明的一些示例中，可以分多步施加APF材料来填充第一开口，例如，在每一步中填充第一开口的一部分，如此得到的APF层的表面可以接近平坦。而在另一些示例中，可以通过一次施加APF材料来填充第一开口。
在去除APF时，例如，可以通过干法蚀刻(或者灰化)来去除不需要的APF，例如，可以利用不同的蚀刻剂气体，如O2、SO2、CO2、N2、或H2等来去除APF。去除APF的方法不限于此，本领域技术人员可以根据需要采用其他的适当的去除APF的方法。
而在所述填充材料是光敏材料的情况下，所述填充步骤可以包括：将光敏材料施加到衬底(例如，通过旋涂、喷涂等)，以使得所述第一开口填充有光敏材料；去除所述第一开口以外的不需要的光敏材料。例如，与APF材料的施加类似的，可以分多步施加光敏材料来填充第一开口以使得所得到的光敏材料层的表面可以接近平坦。然后可以通过干法刻蚀(或者灰化)来去除衬底表面上的不需要的光敏材料。替代的，可以通过如下来去除光敏材料：利用掩模版对所施加的光敏材料进行曝光，以使得所述第一开口以外的衬底上方的光敏材料改性；以及利用溶剂等来去除改性的光敏材料。
本领域技术人员将能够明白对于不同填充材料要采用的适当的选择性去除方法。
另外，尽管在附图中填充件301的上表面被示出为略低于第一层间电介质层105的上表面，然而这仅仅是示例性的，对于填充件的上端表面没有特别的限制。例如，填充件301可以仅部分填充第一开口201；或者，填充件301的上表面可以与第一层间电介质层105的上表面齐平、或者略高于或略低于其，或者，也可以突出于第一层间电介质层105的上表面。
在形成填充件301之后，形成具有第二开口501的第二层间电介质层401，所述第二开口使得基本露出所述第一开口201中的填充材料(填充件301)的上端部分。
在本发明的一个更具体的实施方案中，形成具有第二开口的第二层间电介质层401的步骤包括：沉积层间电介质材料以覆盖所述第一层间电介质层105以及所述第一开口中的所述填充材料(填充件301)，如图4所示；以及将所述第二层间电介质层401图案化，以形成第二开口，所述第二开口使得基本露出所述第一开口201中的填充材料(填充件301)的上端部分，如图5所示。在该实施方案的一个示例中，所述图案化可以包括：在第二层间电介质层401上形成掩模(例如，硬掩模或抗蚀剂)，利用所述掩模对第二层间电介质层401进行蚀刻以形成第二开口。优选地，可以在沉积第二层间电介质层401之前形成蚀刻停止层(未示出)。
类似的，形成具有第二开口的第二层间电介质层的方法并不限于此。例如，取决于不同的应用，可以在衬底(包括第一层间电介质层105和填充件301)上通过例如液滴排放法或印刷法(例如，丝网印刷法等)形成图案化(例如，具有第二开口)的第二层间电介质层401。在这种情况下，可以通过例如控制层的厚度来使栅极的上表面与第一层间电介质层的上表面的基本齐平。
这里，所述第二层间电介质层401的材料可以与所述第一层间电介质层105的材料相同或不同。另外，优选地，所述第二开口的横向尺寸可以大于等于所述第一开口的横向尺寸。
接着，将填充材料(填充件301)去除，如图6中所示。在某些实施方案中，优选地，可以采用干法蚀刻或灰化工艺来去除所述填充材料。所述干法蚀刻可以是例如含氧的干法蚀刻，然而本发明不限于此。例如，可以采用含氟的干法蚀刻。又例如，对于光敏材料(例如，光致抗蚀剂或聚丙烯等)用作填充材料的情况下，除采用上述的干法蚀刻或灰化工艺之外，也可以采用湿法例如利用溶剂来去除。
之后，以导电材料填充所述第一开口和所述第二开口，从而形成接触件701，如图7中所示。在一个具体示例中，如本领域技术人员将明白的，所述以导电材料填充所述第一和第二开口典型地可以包括：在衬底上沉积导电材料；以及进行化学机械抛光，例如，以使得在所得到的结构中，接触件的上端表面基本上与第二层间电介质层401的上端表面齐平。对于所述导电材料没有特别的限制，例如可以选自钨(W)、金(Au)、银(Au)、铑(Rh)、铱(Ir)、铜(W)，或者这些元素和/或其他元素的合金或叠层。
以上参考图1-7说明了本发明的第一实施例。
第二实施例
下面将参考图8-14说明本发明的第二实施例。尽管该第二实施例的技术将优选用于先进半导体制造工艺，然而，本领域技术人员清楚地知道，该实施例的应用并不限于此。显然，本发明的各种构思也可以适应性地应用于各种半导体制造工艺。
在第二实施例中，对于与第一实施例中相同的组成部分将采用相同的附图标记来表示，并且省略对这样的组成部分以及形成工艺的具体描述。
图8-14示出了根据本发明第二实施例的半导体器件的形成方法的示意图，其基本与图1-7分别对应。下面主要就其与图1-7的区别之处进行描述。
图8示出了根据本发明第二实施例提供的衬底109。与图1中的衬底相比，衬底109还包括在有源区上方的包括栅极101的栅极结构。在有源区上方形成有第一层间电介质层105。
优选的，所述栅极结构还包括栅极下的电介质层107、以及用于所述栅极的间隔件103。在本实施例的一些具体实施方案中，栅极101可以是金属栅极或多晶硅栅极，所述电介质层107可以单独作为栅极电介质层。然而，在另一些实施方案中，栅极101可以是伪栅(例如，由多晶硅形成，然而并不限于此)，其在后来将被去除。在这种情况下，取决于不同的设计和工艺，电介质层107可能被去除，或者可以作为最终形成的器件中的栅极电介质层的一部分。另外，在某些实施例中，如图8中所示，所述第一层间电介质层可以形成在所述栅极结构与源区和漏区相邻的两侧；然而本发明并不限于此。
在本实施例的一个优选实施方案中，所述栅极101的上表面与所述第一层间电介质层105的上表面基本齐平，如图8中所示。在本发明的一些示例中，所述栅极的上表面与所述第一层间电介质层的上表面的基本齐平是通过对上述的包括栅极结构和第一层间电介质层的衬底进行化学机械抛光而实现的。
例如，对于先形成栅极(例如，金属栅极或多晶硅栅极)的方法，在形成第一层间电介质层之后，对其进行CMP，以使得露出栅极的上表面。如此，使得栅极的上表面与第一层间电介质层的上表面基本齐平。例如，露出栅极的上表面的CMP可以触发停止，也可以通过计时来停止。
而对于后形成栅极的方法，可以在形成金属栅极的CMP之后，不进行层间电介质层的重新覆盖从而使得栅极的上表面与第一层间电介质层的上表面基本齐平。
如此，可以使得栅极的上表面与第一层间电介质层的上表面基本上齐平。如本领域技术人员将理解的，工艺误差或偏移是难以避免的甚至是不可避免的，因此这里所述的“齐平”包含“基本上齐平”。在本申请文件中这两种表述可以互换地使用，二者都涵盖了带有工艺误差或偏移的齐平。因此，从某种意义上而言，如本申请文件中所使用的，“齐平”或者“基本上齐平”表示了一种‘不是“有意不齐平”’的意义。
形成穿过所述第一层间电介质层105的第一开口201，以使有源区的部分表面被露出，如图9所示。如前所述的，形成具有第一开口的第一层间电介质层的方法并不限于此。例如，取决于不同的应用，可以在衬底上通过例如液滴排放法或印刷法(例如，丝网印刷法等)等形成图案化(例如，具有第二开口)的第一层间电介质层。在某些实施方案中，所述有源区的露出的表面可以半导体器件中的(例如，与该栅极结构对应的)源区和/或漏区上。另外，优选地，在有源区的要在其上形成接触件的表面上形成有硅化物层111，以降低接触电阻。
接着，以填充材料填充所述第一开口201，以形成填充件301，如图10所示。
在形成填充件301之后，形成具有第二开口(1201和/或1203)的第二层间电介质层401。在本发明的一个更具体的实施方案中，形成具有第二开口的第二层间电介质层401的步骤包括：沉积层间电介质材料以形成覆盖所述第一层间电介质层105以及所述第一开口中的所述填充材料(填充件301)的第二层间电介质层401，如图11所示；以及将所述第二层间电介质层401图案化，以形成第二开口1201和/或1203，所述第二开口使得基本露出所述第一开口201中的填充材料(填充件301)的上端部分，如图12所示。同样，优选地，可以在沉积第二层间电介质层401之前形成蚀刻停止层(未示出)。
如前所述的，形成具有第二开口的第二层间电介质层的方法并不限于此。例如，取决于不同的应用，可以在衬底上(包括第一层间电介质层105和填充件301)通过例如液滴排放法或印刷法(例如，丝网印刷法等)等形成图案化(例如，具有第二开口)的第二层间电介质层401。
所述第二开口1201可以使得基本露出所述第一开口201中的填充材料(填充件301)的上端部分。所述第二开口1203可以使得基本露出所述第一开口201中的填充材料(填充件301)的上端部分和一个或更个所述栅极的至少部分上表面。
所述第二层间电介质层401的材料可以与所述第一层间电介质层105的材料相同或不同。另外，优选地，所述第二开口的横向尺寸可以大于等于对应的所述第一开口的横向尺寸。
接着，将填充材料(填充件301)去除，如图13中所示。在某些实施方案中，优选地，可以采用干法蚀刻或灰化工艺来去除所述填充材料。然而，如前所述的，本发明不限于此。
之后，以导电材料填充所述第一开口和所述第二开口，从而形成接触件1401和/或1403，如图14中所示。
在该第二实施例的一个具体示例中，如图12中所示，所述第二层间电介质层401还可以具有仅到栅极的开口1205，从而通过该开口505形成到栅极的接触件1405(见，图14)。
以上参考图8-14描述了本发明的第二实施例。下面将参考附图说明本发明的第三实施例。
第三实施例
根据本发明的第三实施例的一个示例，提供了一种半导体器件400，如图4中所示，半导体器件400包括：衬底109，其具有有源区(未示出)；在有源区上方的第一层间电介质层105，所述第一层间电介质层105具有穿过所述第一层间电介质层的第一开口201，所述第一开口使有源区的部分表面被露出；填充在所述第一开口201中的填充材料(填充件301)，所述填充材料能够被相对于第一层间电介质层材料选择性地去除；以及第二层间电介质层401，其覆盖所述第一层间电介质层105和填充有所述填充材料的所述第一开口201。
根据该第三实施例的另一示例，所述衬底还包括在所述有源区上的栅极结构，所述栅极结构包括栅极101，其中，所述栅极的上表面与所述第一层间电介质层的上表面基本上齐平，如图11所示。优选地，所述栅极结构包括在所述栅极下的栅极电介质层以及在所述栅极两侧的间隔件。优选地，所述栅极为金属栅极或多晶硅栅极。
根据该第三实施例的另一示例，所述有源区的露出的表面位于半导体器件中的源区和/或漏区上。优选地，所述有源区的要在其上形成接触件的表面上形成有硅化物层。
根据该第三实施例的另一示例，所述填充材料可以是无定形碳或光敏材料(或，光可改性材料)。
根据该第三实施例的另一示例，所述第二层间电介质层401中可以形成有穿过所述第二层间电介质的第二开口501，该第二开口使得基本露出所述第一开口中的填充材料301的上端部分。
根据该第三实施例的另一示例，所述第二层间电介质层具有穿过所述第二层间电介质的第二开口503，以使得基本露出所述第一开口中的填充材料的上端部分和一个或更多个所述栅极的至少部分上表面。
在又一示例中，所述第二层间电介质层401还可以形成第二开口505，其使得仅栅极的上表面被露出。
根据该第三实施例的另一示例，所述第二开口的横向尺寸大于或等于所述第一开口的横向尺寸。
根据该第三实施例的另一示例，所述第一层间电介质层与所述第二层间电介质层相同或不同。
根据该第三实施例的另一示例，所述第一开口和第二开口适于被填充导电材料以形成接触件。
以上参考附图描述了本发明的实施例。然而，应当理解，这些实施例仅是示例性，而不是对本申请权利要求的限制。本发明的实施例可以自由地进行组合，而不超出本发明的范围。另外，本领域技术人员根据本发明的教导可以对本发明的实施例和细节等进行多种修改而不偏离本发明的范围。因此，所有这些修改都被包括在下面的权利要求所限定的本发明的精神和范围内。

Claims (21)

1.一种半导体器件的制造方法，其特征在于：所述方法包括以下步骤：
提供衬底，所述衬底具有有源区，在衬底上方形成有第一层间电介质层，所述第一层间电介质层具有穿过所述第一层间电介质层的第一开口，以使有源区的部分表面露出；
以填充材料填充所述第一开口，所述填充材料能够被相对于所述第一层间电介质层的材料选择性地去除；
在第一层间电介质层上方形成第二层间电介质层，所述第二层间电介质层具有穿过所述第二层间电介质的第二开口，以使得基本露出相应的所述第一开口中的所述填充材料的上端部分；
去除所述填充材料；以及
以导电材料填充所述第一开口和所述第二开口，以形成接触件。
2.如权利要求1所述的方法，其特征在于，所述衬底还包括在所述有源区上的栅极结构，所述栅极结构包括栅极，
其中，所述栅极的上表面与所述第一层间电介质层的上表面基本上齐平。
3.如权利要求2所述的方法，其特征在于，所述栅极结构包括在所述栅极下的栅极电介质层以及在所述栅极两侧的间隔件，
其中，所述栅极为金属栅极或多晶硅栅极。
4.如权利要求1或2所述的方法，其特征在于，所述有源区的露出的表面位于半导体器件中的源区和/或漏区上。
5.如权利要求1或2所述的方法，其特征在于，所述以填充材料填充所述第一开口的步骤包括：
将填充材料施加到所述衬底，以填充所述第一开口；
对填充材料进行去除，以使得仅所述第一开口中的填充材料得以保留。
6.如权利要求1或2所述的方法，其特征在于，所述填充材料是下列中的一种：无定形碳、光敏材料。
7.如权利要求6所述的方法，其特征在于，所述光敏材料是下列中的一种：抗蚀剂、聚丙烯。
8.如权利要求1或2所述的方法，其特征在于，所述去除所述填充材料的步骤包括：
进行含氧的干法蚀刻或灰化，从而去除所述填充材料。
9.如权利要求2所述的方法，其特征在于，至少一个所述第二开口被形成为使得基本露出所述第一开口中的填充材料的上端部分和一个或更多个所述栅极的至少部分上表面。
10.如权利要求1或2所述的方法，其特征在于，所述第二开口的横向尺寸大于或等于所述第一开口的横向尺寸。
11.如权利要求1或2所述的方法，其特征在于，所述第一层间电介质层与所述第二层间电介质层相同或不同。
12.一种半导体器件，包括：
衬底，所述衬底具有有源区；
在有源区上方的第一层间电介质层，所述第一层间电介质层中具有穿过所述第一层间电介质层的第一开口，所述第一开口使有源区的部分表面被露出，
填充在所述第一开口中的填充材料，所述填充材料能够被相对于所述第一层间电介质层的材料选择性地去除；以及
第二层间电介质层，其覆盖所述第一层间电介质层和填充有所述填充材料的所述第一开口。
13.如权利要求12所述的半导体器件，其特征在于，所述衬底还包括在所述有源区上的栅极结构，所述栅极结构包括栅极，
其中，所述栅极的上表面与所述第一层间电介质层的上表面基本上齐平。
14.如权利要求12所述的半导体器件，其特征在于，所述栅极结构包括在所述栅极下的栅极电介质层以及在所述栅极两侧的间隔件，
其中，所述栅极为金属栅极或多晶硅栅极。
15.如权利要求12或13所述的半导体器件，其特征在于，所述有源区的露出的表面位于半导体器件中的源区和/或漏区上。
16.如权利要求12或13所述的半导体器件，其特征在于，所述填充材料是无定形碳或光敏材料。
17.如权利要求12或13所述的半导体器件，其特征在于，其中所述第二层间电介质层具有穿过所述第二层间电介质的第二开口，以使得基本露出所述第一开口中的填充材料的上端部分。
18.如权利要求13所述的半导体器件，其特征在于，其中所述第二层间电介质层具有穿过所述第二层间电介质的第二开口，以使得基本露出所述第一开口中的填充材料的上端部分和一个或更多个所述栅极的至少部分上表面。
19.如权利要求12或13所述的半导体器件，其特征在于，所述第二开口的横向尺寸大于或等于所述第一开口的横向尺寸。
20.如权利要求12或13所述的半导体器件，其特征在于，所述第一层间电介质层与所述第二层间电介质层相同或不同。
21.如权利要求12或13所述的半导体器件，其特征在于，所述第一开口和第二开口适于被填充导电材料以形成接触件。
CN201110131053.3A 2011-05-20 2011-05-20 半导体器件及其制造方法 Active CN102789985B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110131053.3A CN102789985B (zh) 2011-05-20 2011-05-20 半导体器件及其制造方法
US13/458,363 US8877577B2 (en) 2011-05-20 2012-04-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110131053.3A CN102789985B (zh) 2011-05-20 2011-05-20 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102789985A true CN102789985A (zh) 2012-11-21
CN102789985B CN102789985B (zh) 2015-04-22

Family

ID=47155357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110131053.3A Active CN102789985B (zh) 2011-05-20 2011-05-20 半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US8877577B2 (zh)
CN (1) CN102789985B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019033847A1 (zh) * 2017-08-15 2019-02-21 京东方科技集团股份有限公司 有机薄膜晶体管结构及制作方法、气体传感器及相关装置
CN110571187A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102575420B1 (ko) 2016-10-05 2023-09-06 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030216026A1 (en) * 2002-05-15 2003-11-20 Institute Of Microelectronics Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)
CN101165879A (zh) * 2006-10-20 2008-04-23 三星电子株式会社 非易失性存储器件及其形成方法
CN101183658A (zh) * 2006-11-13 2008-05-21 中芯国际集成电路制造(上海)有限公司 沟槽的制造方法及其应用于制造图像传感器方法
CN101345240A (zh) * 2007-07-09 2009-01-14 台湾积体电路制造股份有限公司 Mos晶体管的接触结构、毗连的接触结构及半导体sram单元

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048884A1 (en) * 2000-02-22 2002-04-25 Quek Shyue Fong Vertical source/drain contact semiconductor
US20090278178A1 (en) * 2006-12-12 2009-11-12 Nec Corporation Semiconductor device and method for fabricating the same
US7709903B2 (en) * 2007-05-25 2010-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Contact barrier structure and manufacturing methods
CN102024744B (zh) * 2009-09-16 2013-02-06 中国科学院微电子研究所 半导体器件及其制造方法
DE102010002411B4 (de) * 2010-02-26 2012-10-31 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030216026A1 (en) * 2002-05-15 2003-11-20 Institute Of Microelectronics Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)
CN101165879A (zh) * 2006-10-20 2008-04-23 三星电子株式会社 非易失性存储器件及其形成方法
CN101183658A (zh) * 2006-11-13 2008-05-21 中芯国际集成电路制造(上海)有限公司 沟槽的制造方法及其应用于制造图像传感器方法
CN101345240A (zh) * 2007-07-09 2009-01-14 台湾积体电路制造股份有限公司 Mos晶体管的接触结构、毗连的接触结构及半导体sram单元

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019033847A1 (zh) * 2017-08-15 2019-02-21 京东方科技集团股份有限公司 有机薄膜晶体管结构及制作方法、气体传感器及相关装置
CN109411604A (zh) * 2017-08-15 2019-03-01 京东方科技集团股份有限公司 传感器及其制备方法、阵列基板、显示面板、显示装置
US10804479B2 (en) 2017-08-15 2020-10-13 Beijing Boe Display Technology Co., Ltd. Organic thin film transistor structure and manufacturing method, gas sensor and related apparatus
EP3671878A4 (en) * 2017-08-15 2021-04-28 BOE Technology Group Co., Ltd. ORGANIC THIN LAYER TRANSISTOR STRUCTURE AND MANUFACTURING PROCESS, GAS SENSOR AND RELATED APPARATUS
CN110571187A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN110571187B (zh) * 2018-06-05 2022-03-18 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
US8877577B2 (en) 2014-11-04
US20120292674A1 (en) 2012-11-22
CN102789985B (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
US9331171B2 (en) Manufacturing method for forming semiconductor structure
US9397004B2 (en) Methods for fabricating FinFET integrated circuits with simultaneous formation of local contact openings
US9349812B2 (en) Semiconductor device with self-aligned contact and method of manufacturing the same
CN102891148B (zh) 用于单栅极非易失性存储器件的结构和方法
US20180337113A1 (en) Semiconductor Device with Multi Level Interconnects and Method of Forming the Same
CN105575885A (zh) 半导体元件及其制作方法
TWI713147B (zh) 半導體裝置的形成方法
TW202029339A (zh) 積體電路結構及其形成方法
CN102956459B (zh) 半导体器件及其制造方法
JP2009520363A (ja) ストレッサを有する半導体デバイスおよびその製造方法
CN106960844B (zh) 半导体元件及其制作方法
CN102789972B (zh) 半导体器件的制造方法
CN102789985B (zh) 半导体器件及其制造方法
CN109950203B (zh) 半导体器件的集成制造方法
US9805934B2 (en) Formation of contact/via hole with self-alignment
CN109494149B (zh) 半导体结构的制作方法
US9275960B2 (en) Integrated circuit formed using spacer-like copper deposition
US20210134722A1 (en) Semiconductor structure and method for fabricating the same
CN103474389B (zh) 金属互连结构的制作方法
CN112864096B (zh) 半导体结构及其形成方法
KR101060715B1 (ko) 반도체 소자 및 그 제조 방법
TWI584433B (zh) 半導體結構及其製作方法
KR20060038012A (ko) 반도체 메모리 소자 제조 방법
CN117038459A (zh) 半导体结构及其形成方法
KR20070066435A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant