CN102782880A - 具有改进响应度的基于硅的肖特基势垒探测器 - Google Patents

Abstract

一种平面的、基于波导的硅肖特基势垒光电探测器包括一个场板形式的第三端子，以便改进该探测器的响应度。优选的是，在一个处理步骤过程中形成用于探测区域的硅化物，在该处理步骤中正在形成其他硅化物接触区。该场板优选形成为CMOS金属化的第一或者第二层的一部分，并且由一个施加电压控制，以便更改在该探测器的硅化物层附近的电场。通过更改该电场，可以“调谐”该装置的响应度，从而相对于该装置的肖特基势垒调节“热”载流子（电子或者空穴，取决于硅的传导性）的动量。所施加的电势发挥作用来在优选的“正交”于该硅-硅化物界面的方向上与这些“热”载流子的动量的方向对准，允许增加的数量的“热”载流子在该肖特基势垒上运动并且添加到所产生的光电流中。

Description

具有改进响应度的基于硅的肖特基势垒探测器

相关申请的交叉引用

本申请要求2010年3月10日提交的第61/339,855号美国临时申请的权利，该临时申请通过引用结合在此。

技术领域

本发明涉及一种基于硅的肖特基势垒红外线（IR）光学探测器，并且更具体而言，涉及一种平面的、基于波导的IR光学探测器，该探测器包括一个额外的场板来改进该探测器的响应度。

背景技术

已经开发了使用金属半导体势垒（称为肖特基势垒）代替p-n结的半导体装置来将入射光转换成电能。在电磁能波谱的IR部分中操作的肖特基势垒光电探测器中，硅通常用作半导体材料。在基于硅的肖特基势垒光电二极管的最常规的形式中，一个基于硅的肖特基势垒光电二极管由布置在一个硅层上的薄金属薄膜（例如，硅化物薄膜）组成。垂直于（即，“正交于”）此结构施加入射光，光会穿过该相对较薄的金属薄膜，其中该较薄的薄膜仅吸收一部分光，因而导致极低的外部量子效率水平。因此，常规的“正入射”光电探测器需要一个相对较大的有源探测区域，以便收集足够量的光能来适当发挥作用。然而，随着该探测区域增大，暗电流（不需要的噪声信号）也增加。此外，尽管在结构上相对简单，这种正入射探测器典型地需要冷却，这同样与一个相对较高的暗电流值相关联。

多年来，在基于硅的肖特基势垒光电探测器中的光学吸收和量子效率的改进已经成为大量研究的来源。在一个案例中，如1997年11月11日颁给K·赛特（K.Saito）等人的5,685,919号美国专利中所披露的，已经通过诱导金属-半导体界面处的表面等离子体振子模改进了光学吸收。在此安排中，一个半圆柱状的透镜被布置在该金属层上并且用于将进入的光从正入射重新定向成与创建该表面等离子体振子层相关联的一个角度。1989年8月15日颁给A.C·杨（A.C.Yang）等人的4,857,973号美国专利披露了一种替代的肖特基势垒光电探测器布置，其中该光电探测器单片地与一个单晶硅脊形波导集成，并且经定位以当光学信号在一个硅化物层的下面沿着该脊形波导传递时，吸收该光学信号的“尾部”。尽管用杨等人的结构可以实现吸收效率的改进，但是，就沿着该脊形波导结构的侧壁散射损失而言，仍然有重大损失，因为该脊形是通过部分地移除一个相对较厚的硅层的几个部分创建的。此外，就控制这种脊形波导结构的尺寸（尤其是高度）以及平滑度而言，仍然有重大困难。实际上，用基于CMOS的常规处理技术实施一个（尤其是具有亚微米尺寸的）“脊形”结构极其困难。此外，从制造角度，尤其就设计的可靠性以及稳健性而言，不认为杨等人的结构的非平面几何形状是优选的安排。

在2008年4月15日颁给V·帕特尔（V.Patel）等人并且转让给本申请的受让人的7,358,585号美国专利中描述了与常规的CMOS处理相兼容的一个示例性现有技术基于硅的光电探测器。在帕特尔等人的结构中，将一个硅化物层（或者其他适当的金属层）布置在一个平面硅波导层上，该平面硅波导层形成为一个“绝缘体上硅”（SOI）结构的亚微米厚表面层（在本领域中此亚微米表面波导层通常称为“SOI层”）。将欧姆触点施加到该SOI结构的平面SOI层以及该硅化物层上。因此，在该平面SOI层内沿着该光学波导横向传播的一个光学信号将在该硅化物层之下传递，其中光能的“尾部”将截取该硅化物并且被转换成电能。由于帕特尔等人的安排是基于在一个平面硅表面上实施一个硅化物探测器并且不需要形成单晶硅脊形波导，所以可以相对于杨等人的结构实现效率上的显著改进，同时还与常规的平面CMOS处理技术相兼容。

尽管被认为相对于现有装置有所进步，但是，帕特尔等人的平面的、基于波导的结构已经被发现在响应度方面略受限制，这与硅化物材料本身的固有性质相关联。由于硅化物探测器最初被设计用于功率监控应用，所以响应度和处理简单性并不像今天这样受到关注。

因此，仍然需要高速的基于硅的探测器，该探测器仍然与标准的CMOS处理相兼容，但是提供在高速系统中用作功率监控器或者反馈探测器所需的响应度。

发明内容

本发明能够解决现有技术中仍然存在的需要，本发明涉及一种基于硅的肖特基势垒红外线（IR）光学探测器，并且更具体而言，涉及一种平面的、基于波导的IR光学探测器，该探测器包括一个额外的场板来改进该探测器的响应度。

根据本发明，一个分离的传导性区域（即，“场板”）布置在形成该探测器本身的硅化物层上并且与其分离。优选的是，在一个CMOS制造过程中的一个多层金属化步骤中用于其他目的的一个常规的金属层（例如，标准金属导体制造过程的第一层）用于创建该场板，无需改变该过程中的任何步骤。此外，优选的是，用于形成该探测器本身的硅化物层是在与该装置中的其他接触区相同的处理步骤期间制造（即，限定为同一光刻步骤的一部分）。

施加一个电压到该场板，以便在该探测器的硅化物层的附近创建一个电场。通过创建该电场，可以“调谐”该装置的响应度，从而相对于该肖特基势垒/硅层界面调节“热”载流子（电子或者空穴，取决于硅的传导性）的方向和动量。所施加的电场发挥作用来改变“热”载流子的运动方向，以便与优选的“正交”于该硅-硅化物界面的方向对准，允许越来越多的载流子在该肖特基势垒上运动并且添加到所产生的光电流中。也就是说，通过包括一个偏置场板，可以提供调节这些“热”载流子的方向所需的方向影响，从而协助这些“热”载流子在该肖特基势垒上的注射。

在一个实施方案中，对施加到该场板的实际电压进行调节，以便更改施加到这些载流子的动量上的方向影响，其中这些调节也可以使得施加一个“相反的”方向影响（该“相反的”方向影响减少所产生的光电流）。用一个施加的电压“调谐”响应度的能力在将该光电探测器的性能与该系统中的其他部件匹配时是有用的。

人们还发现用来形成光电探测器的硅化物的厚度对装置性能起的作用相对较小，其中一个厚度达的硅化物层可以在显著的性能退化范围以内使用。因此，人们发现该探测器硅化物可以在用于形成其他硅化物区域（例如接触区）的常规制造过程中形成，并且可以具有与这些其他硅化物区域相同的厚度和微观结构并且仍然提供作为一个功率监控探测器的充分性能。这种方法被认为可以显著地减少探测器制造过程的总体处理复杂性，因为相同的光刻步骤以及处理步骤被用于形成该探测器硅化物层以及其他接触区。

本发明的其他以及更多的实施方案和特征将在以下讨论的过程中并且通过参看附图变得明显。

附图简要说明

现在参看以下图式，其中相同的数字代表若干视图中的相同的部分：

图1是与一个现有技术、正入射、肖特基势垒光电探测器的操作相关联的能带图；

图2是一个示例性现有技术基于SOI的硅光电探测器的剖视侧视图；

图3是在动量空间中与热电子逃逸相关联的立体角的图；

图4是一个本发明的示例性的基于SOI的肖特基势垒光电探测器的剖视侧视图，该基于SOI的肖特基势垒光电探测器在硅化物层上结合一个场板；

图5是本发明探测器的响应度的变化的曲线图，展示了根据施加到该场板的电压来“调谐”响应度的能力。

详细说明

如上所述，本发明针对一种基于硅的肖特基势垒探测器，该探测器包括一个额外的电极（即，“场板”）来穿过该探测器的硅化物区域施加一个电场，从而增加“热”载流子（电子或者空穴，取决于硅的传导性；下文中主要描述为“热”电子）在该肖特基势垒上的运动并且改进该装置的响应度。电场的存在将优先以穿过该肖特基势垒所需要的方式（即，以正交于该硅化物-硅界面的方向）引导“热”电子，并且因此增加实际穿过该势垒并且促成光电流的载流子数量。有利的是，本发明探测器的制造过程以及材料仍然与常规的平面CMOS工艺技术相兼容，该常规的平面CMOS工艺技术与半导体工业相关联。

根据本发明，在一个SOI结构的亚微米厚平面硅波导表面层（“SOI层”）上形成一个肖特基势垒结。此肖特基势垒结以此方法形成以致在该平面SOI层内沿着一个波导横向传播的光学信号（在平行于该结的方向上行进）在上覆的硅化物层下面传递时被连续吸收进该上覆的硅化物层中。由于此几何形状，即使是一个相对薄的硅化物层（例如，几个单层厚）在几微米的距离上也会吸收很大一部分信号。

场板层（优选制造成一个常规的CMOS多层金属化层的金属区域）被定位在该探测器硅化物层上，并且受到一个施加的电压控制从而在该探测器硅化物层上创建一个电场。已经发现创建此电场会更改“热”电子的方向，导致较高或者较低（取决于所施加的场的极性）数量的“热”电子穿过该肖特基势垒并且产生一个较大的（或者较小的）光电流或者响应度。如以下将详细描述的，取决于施加到该场板层的电压相对于该光电探测器本身的阳极端子与阴极端子之间的电压电势的极性，可以增加或者减少（总的来说，“调谐”）该探测器的响应度。

首先描述一个常规的现有技术“正入射”肖特基-势垒红外线光电探测器的基本操作，从而形成区分本发明的主题的基础。参看图1，展示了一个能带图来描述这种常规的肖特基-势垒光电探测器的操作。进入的红外线辐射以正入射方式入射在一个硅化物层上，并且通过内部光电发射到一个下覆的硅层中，导致穿过该肖特基势垒（限定为具有一个势垒高度φms）的光电流的激发。在图1的安排中，假定该硅层包括一个n型硅材料。由于硅本身是具有小于硅的带隙（1.12eV）的光子能的IR辐射可透过的，所以硅层通过吸收红外线光子（通过创建电子-空穴对）不促成光电流。具体而言，通过将红外线光子的能量以及动量转移到自由载流子上，将这些红外线光子吸收进该硅化物层中。实际上，具有足够能量以及必要的方向性的这些“热”电子（或者使用一个p型层时的“热”空穴）将越过该肖特基势垒并且被注射进该硅层中，留下净正（负）电荷在硅化物电极上。

为了改进该肖特基势垒IR探测器的探测对光通信有兴趣的1.10-1.65μm波带中的辐射的性能，先前引用的帕特尔等人的安排提出了使用一个横向入射光电探测器来代替常规的正入射光电探测器结构，形成为一个SOI结构的整体部分的横向入射光电探测器包括一个亚微米表面层波导。

图2包含根据帕特尔等人的设计形成的一个示例性肖特基势垒IR光电探测器安排10的侧视图。如图2所示，光电探测器10包括一个常规的“绝缘体上硅”（SOI）结构，该结构包括一个硅衬底12、绝缘体层14（通常由SiO2制成）以及一个平面硅表面层16（也称为SOI层16），其中SOI层16优选形成为具有小于一微米的厚度并且用于支持沿着该SOI层16传播的一个光模。应理解，SOI层16可以包括一个平面单晶硅或者一个平面晶体硅（或者Si-Ge）层，该层已经被处理成处于一个“应变的”晶格状态（该应变的硅层通过减少平均自由路径长度L，显示载流子的更高的迁移率）。

为了形成肖特基势垒所需要的金属-半导体界面，沿着平面SOI层16的顶面20的一部分布置一个硅化物条18。实际上，为待探测的波长形成一个适当的肖特基势垒的任一硅化物可用于形成此结构，因为在一个硅表面上形成一个硅化物的能力在平面CMOS处理工业中普遍地被理解了。因此，基于钴、镍、钼、钽、钨、以及钛的硅化物是电信应用中最期望的硅化物层（并且还与CMOS工艺相兼容）。

可以将硅化物条18形成为一个单晶（对某些硅化物是可能的）或者一个多晶材料。对于一个多晶硅化物条，从晶界的散射在确定该探测器的“增益”系数方面起一定作用（与该条的厚度相关联）。在这种情况下，可以使用众所周知的装置控制处理条件，以便优化该硅化物中的晶粒形成。

向硅化物条18中制造第一电触点22，从而形成光电探测器10的第一电极。直接向平面SOI层16沿着其顶面20制造第二电触点24，其中在图2中展示了第一和第二触点22、24。因此，当一个光束沿着平面SOI层16传播时，从硅化物条18注射的“热”电子将导致在第一电触点22与第二电触点24之间产生一个光电流，其中对此光电流的测量可随后用作对传播光波信号的光强度的指示。

由于对于IR光电探测器利用了这种基于波导的结构，所以可以实施一种能够以（甚至高于）室温操作的装置（对现有技术正入射探测器是有问题的）。总的来说，响应度是通过确定所产生的光电流与进入的光强度的比所测量的装置的量子效率的测量标准。更具体而言，响应度R可以由以下关系式限定：

$R=C1*{[1-\left(\frac{\mathrm{\λ}*{\mathrm{\φ}}_{\mathrm{ms}}}{1.24}\right)}^2,$

其中C1是一个已知的常数，λ是传播信号的自由空间波长，并且φ_ms是肖特基势垒的能量。

此限制可以参看图3理解，图3是对“热”电子逃逸进入动量空间中所需的立体角的绘图。图3中展示了能量和动量两者的量。尽管当光子入射在该硅化物上时首先会创建大量的“热”电子，但是只有一小部分能量大于φ_ms并且动量在几乎正交（垂直）于该硅化物-硅界面的方向上的“热”电子可以穿过该肖特基势垒。图3中的图展示了与这些“热”电子的能量E^1/2以及动量

两者相关联的向量，其中阴影区域表示在该“几乎正交”的区域中的这些电子的小部分，这些电子的小部分实际上通过让其动量处于几乎正交于该界面的方向上，促成该光电流。如图所示，这个“几乎正交”的区域与正交方向周围的一个小范围的角分布相关。

光电探测器的响应度在限定为所产生的光电流/输入光学信号功率的比时，明显地与展示为图3中的阴影区域的满足此“几乎正交”的角形方向标准（由量2πr²(1-cosθ)限定）的热电子数量相关联。仅仅增加给予这些载流子的能量不足以增加所产生的光电流（并且因此增加该探测器的响应度），除非动量的方向也是适当的，也就是说，沿着几乎正交于硅与硅化物之间的界面的一个方向。因此，根据本发明，使用该场板配置来施加一个外部电场到该探测器的硅化物区域，以便影响这些“热”电子的动量的方向。

图4展示了一个根据本发明形成的示例性的基于硅的光电探测器30，这种光电探测器可以解决帕特尔等人的装置的这些限制。对应于现有技术帕特尔等人的结构的元件具有相同的参考数字。如图4所示，光电探测器30进一步包括一个场板32，该场板布置在硅化物条18上方并且与其分离。一个电介质区34将场板32与硅化物条18分离。有利的是，场板32很容易合并到用于制造光电子装置的标准CMOS工艺中，其中场板32可以合并到与制造标准“金属1”或者“金属2”层相关联的处理步骤中。此外，如上文所提到的，已经发现硅化物条18本身可以在一组常规的工艺步骤过程中制造，无需“更改”该工艺来创建一个超薄的硅化物条。此额外实现进一步简化了总体装置制造过程。

根据本发明，施加一个电压V_F到场板32，这将诱发穿过硅化物条18的一个电场。如上文所讨论的，该电场的存在将影响这些“热”电子的动量的方向，并且允许更大量的“热”电子从肖特基势垒上逃逸，并且增加所产生的光电流。穿过硅化物条18所施加的场将优先地将这些“热”电子的动量的方向转移到正交于该硅-硅化物界面的方向，这是载流子在势垒上的所期望的运动方向。

请注意，场板32与硅化物条18之间的垂直间隔S会影响该装置的响应度。具体而言，场板32与硅化物条18越接近，创建相同强度电场所需要的施加电压越小。然而，如果将场板32定位得太接近该波导结构，该波导结构将吸收一部分传播信号，降低光电探测器30的灵敏度。如上文所提到的，将用作场板32的一个优选的金属层是一个标准的CMOS工艺的“金属1”层；但是也可以使用一个“金属”2层。硅化物条18与场板32之间的间距优选近似于0.2-2.0μm，其中一个优选的最小间距近似于大约0.4μm。

图5是所产生的光电流针对三个不同的V_F值随着偏压（V_C–V_A）变化的图。在曲线A中，V_F<V_A；在曲线B中，V_F=V_A；并且在曲线C中，V_F>V_A。曲线B与现有技术安排相关联，其中施加到场板32的电压不沿着硅化物条18创建电场。参看曲线A，如果电压V_F被选择为小于阳极24（与SOI层16的触点）上存在的电压，则沿着硅化物条18所创建的电场将“添加”到现有的场，并且因此将额外的“热”电子的动量调节到处于实质上正交于该材料界面的方向上。随后，这些额外的“热”电子将从肖特基势垒上逃逸并且添加到所创建的光电流中。

如图5所示，通过调节V_F的值，可以“调谐”所施加的电场对“热”电子在势垒上的运动的影响。实际上，可以施加一个电压到场板32上，该电压实际上从标称值中减去并且降低光电探测器30的响应度。降低响应度在需要将该响应度与其他系统部件“匹配”的情况下可能是所期望的。

总体而言，由于施加一个可调谐的电压到场板32上，所以可以调谐本发明的光电探测器的响应度。该调谐最初可以在制造时执行，以便提供一个期望的响应度值，或者可以作为一个“可调谐的”元件存在于成品装置中，该“可调谐的”元件能够随着时间在不同的安装中受到调节。

尽管已经在一个实施方案中描述了本发明光电探测器，在该实施方案中“热”电子是负责产生光电流的载流子，但是应理解，“热”空穴可以是在一个利用p掺杂硅的安排中创建光电流的载流子（并且施加到该场板的电压的极性因此受到调节）。

因此，考虑到上文全部内容，本发明旨在仅受附加在此的权利要求书的范围限制。

Claims (12)

1.一种基于硅的红外线光电探测器，集成到具有一个光学波导的一个绝缘体上硅（SOI）衬底上，该SOI衬底包括一个平面SOI表面层，该基于硅的红外线光电探测器包括：

一个金属条，该金属条沿着一个光学信号沿着该光学波导传播的方向布置在该平面SOI表面层的一部分上，该金属条与该光学波导形成一个肖特基势垒；

一个第一欧姆触点，该第一欧姆触点布置在该平面SOI表面层上、在一个第一接触区上；

一个第二欧姆触点，该第二欧姆触点布置在该金属条上、在一个第二接触区上；以及

一个场板电极，该场板电极布置在该金属条上并且与该金属条分离，其中施加一个电压到该场板电极可以更改沿着该金属条的电场，以便优先地引导热载流子的动量，影响穿过该肖特基势垒的热导体的数量，这又会更改由该基于硅的红外线光电探测器产生的光电流。

2.如权利要求1所述的基于硅的红外线光电探测器，其中施加到该场板的电压的极性受到控制，以优先在一个相对于平面SOI表面层与该金属条之间的界面几乎正交的方向上引导热载流子的动量，增加穿过该肖特基势垒的热载流子的数量。

3.如权利要求1所述的基于硅的红外线光电探测器，其中施加到该场板的电压是可调谐的，以便调节穿过该肖特基势垒的热导体的数量，并且因此调节该光电探测器的灵敏度。

4.如权利要求1所述的基于硅的红外线光电探测器，其中该金属条包括一个在常规的CMOS处理过程中布置的硅化物材料层。

5.如权利要求4所述的基于硅的红外线光电探测器，其中该硅化物材料层作为一个单个步骤处理，其中将一个硅化物区域用作一个触点。

6.如权利要求1所述的基于硅的红外线光电探测器，其中该场板电极包括一个在常规的CMOS处理过程中布置的第一导体层的一部分。

7.如权利要求1所述的基于硅的红外线光电探测器，其中该场板电极包括一个在常规的CMOS处理过程中布置的第二导体层的一部分。

8.如权利要求1所述的基于硅的红外线光电探测器，其中该平面SOI层是n掺杂的并且这些“热”载流子包括“热”电子。

9.如权利要求1所述的基于硅的红外线光电探测器，其中该平面SOI层是p掺杂的并且这些“热”载流子包括“热”空穴。

10.如权利要求1所述的基于硅的红外线光电探测器，其中该场板电极与该金属条分离不超过2μm的距离。

11.如权利要求1所述的基于硅的红外线光电探测器，其中该场板电极与该金属条分离不小于0.2μm的距离。

12.如权利要求1所述的基于硅的红外线光电探测器，其中该场板电极与该金属条分离大约0.4μm的距离。

Images