CN102782849B - 具有忆阻存储器的设备 - Google Patents

具有忆阻存储器的设备 Download PDF

Info

Publication number
CN102782849B
CN102782849B CN201080065394.9A CN201080065394A CN102782849B CN 102782849 B CN102782849 B CN 102782849B CN 201080065394 A CN201080065394 A CN 201080065394A CN 102782849 B CN102782849 B CN 102782849B
Authority
CN
China
Prior art keywords
layer part
memory
piece
processor
resistance memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080065394.9A
Other languages
English (en)
Other versions
CN102782849A (zh
Inventor
M.D.皮克特
J.杨
G.M.里韦罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102782849A publication Critical patent/CN102782849A/zh
Application granted granted Critical
Publication of CN102782849B publication Critical patent/CN102782849B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种设备（10）可以包括半导体层部分（25）和被设置在半导体层部分（25）上方的存储器层部分（45）。半导体层部分（25）可以包括处理器（12；412）和输入/输出块（16；416），并且存储器层部分（45）可以包括忆阻存储器（14；300）。一种形成该设备（10）的方法以及包括该设备（10）的装置（600）也被公开。其他实施例被描述以及被要求保护。

Description

具有忆阻存储器的设备
政府利益的声明
采用政府支持获得了本发明。政府拥有该发明中的某些权利。
背景技术
忆阻器是表现出可变电阻的基本的、双端电路元件。其电阻是流过设备的电荷的方向和数量的函数。当电荷的流动停止时，该忆阻器记得它所具有的最后的电阻，从而使得当电荷再次开始流动时，电路的电阻是当它最后活动时它曾经是的电阻。在其它用途之中，忆阻器可以用于非易失性随机存取存储器（NVRAM）阵列中。
附图说明
图1是根据本发明的实施例的集成电路设备的概念性图示；
图2是根据本发明的实施例的集成电路设备的截面的概念性图示;
图3是根据本发明的实施例的交叉存储器阵列的概念性图示；
图4是根据本发明的实施例的制造集成电路设备的方法的概念性图示；
图5是根据本发明的实施例的制造集成电路设备的方法的流程图；以及
图6是根据本发明的实施例的装置的概念性图示；
在认为适当的情况下，可以在各图中重复附图标记以指示对应的或类似的元件。此外，在各图中描绘的块中的某些可以被结合为单个功能。
具体实施方式
在以下详细描述中，许多特定细节被阐述以便提供对本发明的实施例的透彻理解。然而，本领域的普通技术人员将理解的是，本发明的实施例可以在没有这些特定细节的情况下实现。在其它的实例中，公知的方法、程序、部件和电路并未被详细地描述以免使本发明模糊。
芯片（或SoC）上系统将电子系统的部件集成到单个集成电路上。芯片上系统可以包括一个或多个处理器，以及输入/输出块和存储器。
现在对图1进行参考，其是根据本发明的实施例的集成电路设备10的概念性图示。该设备可以包括SoC并且被制作为包括处理器12、忆阻存储器14、通信输入/输出（I/O）16、总线18和存储器22的单个管芯（die）。包含在集成电路设备10中的块被用作可以用于作为本发明的实施例的集成电路设备中的块的示例；不是每个集成电路设备10需要包含所有以上块，并且可替换地，可以具有更多的块。采用此类块，集成电路设备10可以用于许多装置中，包括蜂窝式和移动电话、便携式数字助理（PDA）、传感设备和系统、小型计算机（例如，上网本）、和其中可能期望较小尺寸并且较低功率消耗的其它设备。当被容纳在这样的装置内时，集成电路设备10可以诸如通过使用处理器12和通信I/O16经由连接40和/或天线24以发送和/或接收信号（包括数据）来与根据本发明的实施例的其它装置和其它有线和无线设备进行通信。忆阻存储器14可以是由忆阻器制成的非易失性存储器。存储器22可以是计算机或处理器可读介质或计算机或处理器存储介质，诸如，例如，RAM（例如，DRAM或SRAM）、ROM或闪速存储器。存储器22可以是易失性或非易失性或该二者的组合，并且虽然在图1中其被示为单个块，但是可以被实现为多个块。存储器22还可以被用于存储软件指令。总线18可以被用来在处理器12、忆阻存储器14、通信I/O16、和存储器22之间和之中传送数据。通信I/O16可以被用来与不是在集成设备10上的外部装置（诸如移动设备、PDA、计算机、电话、存储设备或显示器或监视器等）通信，并且可以包括USB、以太网、Wi-Fi或其它通信协议连接。
现在对图2进行参考，其是集成电路设备10的示意性截面的概念性图示。集成电路设备10可以包括若干部分，包括CMOS层部分25和忆阻存储器层部分45。在这些部分之间可以是通孔阵列部分35。部分25、35和45中的每个可以包括一个或多个层或阵列。通孔阵列部分35可以被用来互连CMOS层部分25和忆阻存储器层部分45。通孔阵列部分35可以包括除了通孔之外的金属化。CMOS层部分25可以包括晶体管和其它构成SoC的块的CMOS半导体设备。如针对图1描述的那样，这样的SoC块可以包括处理器12、通信输入/输出（I/O）16、和存储器22。因为总线18允许不同的块与彼此进行通信，所以可以通过所有三个部分25、35、45实现总线18。
忆阻存储器层部分45可以包括通过通孔阵列部分35被连接到CMOS层部分25的忆阻存储器的一个或多个层。每个忆阻存储器层可以被布置为在图3中示出的交叉阵列300，其可以包括在一个方向上定向的平行带或线310以及在第二方向上定向的平行带或线320（其方向不需要是垂直的）。在线310和320的端部可以是通孔312和322，其被用来将交叉阵列300连接到通孔阵列部分35和CMOS层部分25。在2009年6月12日提交的、标题为“HierarchicalOn-ChipMemory”的共同拥有的专利申请序列号PCT/US09/47253中示出并描述了交叉阵列的其它示例，因此其公开内容通过引用而被并入。当包括多于一层时，通孔和互连可以出现在每层中以及每层之间。如例如在2010年1月29日提交的、标题为“InterconnectionArchitectureforMultilayerCircuits”的共同拥有的美国专利申请序列号12/696,361（因此其公开内容通过引用而被并入）中所公开的那样，忆阻存储器层部分45的其它布置是可能的。本文中公开的布置还包括交叉阵列，以及格罗夫（Grove）结构和丛状物（Thicket）结构。如在那个申请中所公开的那样，可以使用大弯（BigBend）、完全压扁的大弯（Fully-squashedBigBend）以及部分压扁的大弯（partially-squashedBigBend）布线方案以及交错的、循环移位的、环绕的、复制或重复的通孔阵列来互连该忆阻存储器层。虽然在该实施例中叫做“忆阻存储器层部分45”，但是该部分45还可以包括不充当存储器的忆阻设备，并且可以包括不是忆阻的其它设备。
因此，图2的集成电路设备10的描绘在包括SoC块的CMOS层部分25可以通常出现在堆叠的结构的底部这方面意图是概念性的，并且忆阻存储器层部分45可以通常出现在CMOS层部分25上。如在先前引用的专利申请序列号PCT/US09/47253中所公开的那样，虽然在某些实施例中每个忆阻层可以具有与其相关联的通孔阵列或布线层，但是在存储器层部分45和CMOS层部分25之间可以是通孔阵列部分35，并且因此可以不实现单独的通孔阵列部分。
将忆阻存储器放置在CMOS层上方（而不是在相同平面内）允许该存储器被跨越该管芯分布，其可以导致某些存储单元被定位于接近它们相关的位于CMOS层内的SoC块，并且比在2D结构中更接近。例如，由处理器12常常访问的忆阻存储器可以被直接地放置在该处理器上方，并且由I/O16常常访问的忆阻存储器可以被直接地放置在I/O块上方。以这样的方式定位存储器可以节省宝贵的存储器访问时间。在几十微米的2D结构中块和存储器之间的距离可以被几十纳米的3D结构中的距离替代，潜在地使访问时间加快了两到三个数量级。
此外，使用忆阻存储器可以导致出于多个原因的功率节省。因为点A到点B的数据传送是处理器和SoC中的能耗中的大部分能耗的原因，所以将非易失性存储器定位在附近大大地降低了这样的消耗。同样地，忆阻存储器比其它类型的存储器消耗更少的每比特能量。
将忆阻存储器放置在CMOS层上方还避免使用在之前结构中使用的晶片键合，其可能是昂贵的，并且导致降低的产量。此外，将忆阻存储器放置在CMOS层上方（而不是在相同平面内）可以改善热管理。在2D结构中，可以将存储器紧密地放置在一起以节省管芯空间。在3D结构中，如果CMOS层上的SoC块（处理器、I/O、其它存储器）的尺寸规定了管芯的尺寸，那么考虑到更好的热耗散，忆阻存储器层上的存储器可以不必被同样紧密地间隔。替换地，如果CMOS层上的SoC块的尺寸规定了管芯的尺寸，那么相比可能在2D结构中可用的其它方式而言，更多的忆阻存储器可以被制造，并且可以增加存储器密度。
此外，甚至在先前引用的美国专利申请序列号12/696，361中被描述为增加设备的平面覆盖区（planarfootprint）的环绕布线方案中的某些仍可以具有超过2D结构的空间、速度以及功率优点。还可以实现其它或不同的好处。
现在对图4和5进行参考，其是根据本发明的实施例的制造集成电路设备10的方法的流程图和概念性图示。通常，在操作510中，可以首先在硅衬底上形成CMOS层部分25。该部分可以包含包括处理器412、通信I/O416和其它存储器422的晶体管，以及形成总线418的互连。在操作520中，可以在CMOS层部分25上方形成通孔阵列部分35。在操作530中，然后可以在通孔阵列部分35上方形成忆阻存储器层部分45，如所讨论的那样，其还可以包括通孔和其它互连以连接到CMOS层部分25上的SoC块。可以设计该通孔和互连从而使得忆阻存储器被跨越芯片的整个表面分布，并且提供用于每个SoC块和/或子块的局部非易失性存储器。可以使用每层中的一个或多个交叉阵列300形成忆阻存储器层部分45。使用上面讨论的多层交叉阵列以及各种布线方案形成忆阻存储器层部分45的某些方法在先前引用的美国专利申请序列号12/696,361中公开。
现在对图6进行参考，其是根据本发明的实施例的装置600的概念性图示。装置600可以是无线设备，诸如蜂窝式或移动电话、便携式数字助理（PDA）、或小型计算机，例如，或非无线设备。装置600（其可以包括显示器626）可以使用集成电路设备10来与外部装置（诸如移动设备、PDA、计算机、电话、存储设备或显示器或监视器等）进行通信（无线地或经由线）。这些通信中的某些可以使用天线24和/或连接40，其被连接到集成电路设备10中的通信I/O16。使用装置600中的集成电路设备10的优点是增加了存储量和/或减少了功率使用和热耗散。其它实施例可以包括被连接到通信I/O16的传感器650。在那样的情况下，传感器650可以被用来感测大气中的现象，并且将该感测发送到集成电路设备10，其可以处理该感测并且经由通信I/O16和天线24和/或连接40将它们输出到其它外部装置。虽然装置600在图6中被描绘为具有传感器的无线装置，但是更通常的是，装置600可以是具有或不具有传感器的无线装置、或具有或不具有传感器的非无线装置。
上述讨论意图是说明本发明的原理和各种实施例。一旦上述公开内容被充分地理解，许多变化和修改将对于本领域的技术人员而言变得显而易见。意图是以下权利要求被解释成包含所有这样的变化和修改。

Claims (15)

1.一种设备（10），包括：
半导体层部分（25），其包括处理器（12；412）和输入/输出块（16；416）；以及
存储器层部分（45），其被设置在所述半导体层部分（25）上方并且包括忆阻存储器（14；300）；
其中由处理器访问的忆阻存储器被直接地放置在该处理器上方；
其中由输入/输出块访问的忆阻存储器被直接地放置在输入/输出块上方。
2.根据权利要求1所述的设备，进一步包括：用于在处理器（12；412）、输入/输出块（16；416）以及存储器层部分（45）之间进行通信的总线（18；418）。
3.根据权利要求2所述的设备，其中半导体层部分（25）进一步包括与总线（18；418）进行通信的易失性存储器块（22；422）。
4.根据权利要求1所述的设备，进一步包括：通孔阵列部分（35），其被设置在半导体层部分（25）和存储器层部分（45）之间。
5.根据权利要求4所述的设备，进一步包括：用于在处理器（12；412）、输入/输出块（16；416）以及存储器层部分（45）之间进行通信的总线（18；418），其中总线（18；418）包括所述通孔阵列部分（35）的至少一部分。
6.根据权利要求1所述的设备，其中所述输入/输出块（16；416）与外部装置进行通信。
7.一种方法，包括：
形成半导体层部分（25）以包括处理器（12；412）和输入/输出块（16；416）；以及
在所述半导体层部分（25）上方形成存储器层部分（45），所述存储器层部分（45）包括忆阻存储器（14；300）；
其中由处理器访问的忆阻存储器被直接地放置在该处理器上方；
其中由输入/输出块访问的忆阻存储器被直接地放置在输入/输出块上方。
8.根据权利要求7所述的方法，进一步包括：在半导体层部分（25）和存储器层部分（45）之间形成通孔阵列部分（35）。
9.根据权利要求7所述的方法，其中，存储器层部分（45）包括至少两个存储器层。
10.根据权利要求9所述的方法，进一步包括：在存储器层部分（45）内形成通孔以及互连。
11.一种装置（600），包括：
集成电路（10）；以及
连接，
其中所述集成电路（10）包括：
被设置在半导体层部分（25）内的处理器（12；412）以及输入/输出块（16；416），所述输入/输出块（16；416）与所述连接进行通信；以及
忆阻存储器阵列（14；300），其被设置在所述半导体层部分（25）上方的第二层部分（45）内；
其中由处理器访问的忆阻存储器被直接地放置在该处理器上方；
其中由输入/输出块访问的忆阻存储器被直接地放置在输入/输出块上方。
12.根据权利要求11所述的装置，进一步包括：用于在处理器（12；412）、输入/输出块（16；416）以及忆阻存储器阵列（14；300）之间进行通信的总线（18；418）。
13.根据权利要求11所述的装置，进一步包括：通孔阵列（35），其被设置在半导体层部分（25）和第二层部分（45）之间的第三层部分内。
14.根据权利要求11所述的装置，其中所述连接可以是有线的（40）或天线（24）。
15.根据权利要求11所述的装置，其中所述输入/输出块（16；416）经由所述连接与传感器（650）进行通信。
CN201080065394.9A 2010-03-12 2010-03-12 具有忆阻存储器的设备 Expired - Fee Related CN102782849B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/027129 WO2011112197A1 (en) 2010-03-12 2010-03-12 Device having memristive memory

Publications (2)

Publication Number Publication Date
CN102782849A CN102782849A (zh) 2012-11-14
CN102782849B true CN102782849B (zh) 2016-05-18

Family

ID=44563760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080065394.9A Expired - Fee Related CN102782849B (zh) 2010-03-12 2010-03-12 具有忆阻存储器的设备

Country Status (4)

Country Link
US (1) US8809158B2 (zh)
KR (1) KR20130007532A (zh)
CN (1) CN102782849B (zh)
WO (1) WO2011112197A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9823737B2 (en) * 2008-04-07 2017-11-21 Mohammad A Mazed Augmented reality personal assistant apparatus
US20130271442A1 (en) * 2012-04-13 2013-10-17 Wendi Li Flat-panel display including memristive devices
US9449137B2 (en) * 2012-09-17 2016-09-20 Texas Instruments Incorporated Buffered conduits for high throughput channel implementation, crosstalk de-sensitization and late timing fixes on skew sensitive buses
CN104919077B (zh) * 2013-01-14 2017-08-29 加州理工学院 用于石墨烯形成的方法和系统
WO2015167495A1 (en) * 2014-04-30 2015-11-05 Hewlett-Packard Development Company, L.P. Printhead with an off-chip memristor assembly
CN105471557B (zh) * 2014-08-15 2019-06-28 深圳市中兴微电子技术有限公司 一种载波聚合装置
CN107077887B (zh) * 2014-10-23 2020-03-20 惠普发展公司，有限责任合伙企业 生成分组忆阻器的代表性逻辑指示符
JP6736441B2 (ja) * 2016-09-28 2020-08-05 ルネサスエレクトロニクス株式会社 半導体装置
US10992298B1 (en) * 2019-10-18 2021-04-27 Gowin Semiconductor Corporation Method and system for providing wireless FPGA programming download via a wireless communication block

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793115A (en) * 1993-09-30 1998-08-11 Kopin Corporation Three dimensional processor using transferred thin film circuits
CN1625738A (zh) * 2001-10-30 2005-06-08 英特尔公司 用于电子设备的封装式组合存储器
CN101047169A (zh) * 2006-03-28 2007-10-03 索尼计算机娱乐公司 运算处理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051887A (en) * 1998-08-28 2000-04-18 Medtronic, Inc. Semiconductor stacked device for implantable medical apparatus
US7126214B2 (en) * 2001-12-05 2006-10-24 Arbor Company Llp Reconfigurable processor module comprising hybrid stacked integrated circuit die elements
JP3993438B2 (ja) * 2002-01-25 2007-10-17 株式会社ルネサステクノロジ 半導体装置
WO2005122706A2 (en) * 2004-05-31 2005-12-29 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
US8193606B2 (en) * 2005-02-28 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory element
JP2007053126A (ja) 2005-08-15 2007-03-01 Sony Corp 半導体記憶装置およびその製造方法
US7715227B2 (en) 2007-10-02 2010-05-11 Freescale Semiconductor, Inc. Programmable ROM using two bonded strata
US8582344B2 (en) * 2008-12-30 2013-11-12 Hewlett-Packard Development Company, L.P. Multiplexer/de-multiplexer memristive device
US8437172B2 (en) * 2009-01-30 2013-05-07 Hewlett-Packard Development Company, L.P. Decoders using memristive switches
WO2010144097A1 (en) * 2009-06-12 2010-12-16 Hewlett-Packard Development Company, L.P. Hierarchical on-chip memory
WO2011112201A1 (en) * 2010-03-12 2011-09-15 Hewlett-Packard Development Company, L.P. Coding for crossbar architecture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793115A (en) * 1993-09-30 1998-08-11 Kopin Corporation Three dimensional processor using transferred thin film circuits
CN1625738A (zh) * 2001-10-30 2005-06-08 英特尔公司 用于电子设备的封装式组合存储器
CN101047169A (zh) * 2006-03-28 2007-10-03 索尼计算机娱乐公司 运算处理装置

Also Published As

Publication number Publication date
KR20130007532A (ko) 2013-01-18
WO2011112197A1 (en) 2011-09-15
US20130023106A1 (en) 2013-01-24
CN102782849A (zh) 2012-11-14
US8809158B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
CN102782849B (zh) 具有忆阻存储器的设备
CN102822966B (zh) 半导体通信设备及方法
US11715695B2 (en) Size and efficiency of dies
DE112012006625B4 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
CN109643704A (zh) 用于管理多芯片封装上的专用功率门控的方法和设备
US9741691B2 (en) Power delivery network (PDN) design for monolithic three-dimensional (3-D) integrated circuit (IC)
CN103413796B (zh) 一种基板多芯片集成的大端口互连类芯片及实现方法
JP5635759B2 (ja) 積層半導体集積回路装置
CN108074912B (zh) 包括互连器的半导体封装
US11791233B1 (en) Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
TW202133384A (zh) 高密度3d互連構形
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
CN103066067A (zh) 半导体装置
JPWO2018220849A1 (ja) 半導体モジュール
KR101699283B1 (ko) 적층 메모리와 이를 포함하는 장치들
CN111952298B (zh) 神经网络智能芯片及其形成方法
US12026034B1 (en) Method and apparatus for heuristic-based power gating of non-CMOS logic and CMOS based logic
CN210271788U (zh) 半导体存储装置
CN210272349U (zh) 半导体存储装置
CN210272347U (zh) 半导体存储装置
CN102142275A (zh) 一种静态随机存储器及其实现方法
CN202352652U (zh) 一种手机主板及其bga封装芯片的焊盘结构
CN112446475A (zh) 神经网络智能芯片及其形成方法
CN116976411A (zh) 器件、芯片、设备、存算调度和多层神经网络训练方法
CN112435992A (zh) 半导体存储装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170105

Address after: Texas, USA

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT L.P.

Address before: Texas, USA

Patentee before: HEWLETT-PACKARD DEVELOPMENT Co.,L.P.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160518

CF01 Termination of patent right due to non-payment of annual fee