CN102770948A - 制造包括凹型的晶体管的方法 - Google Patents

制造包括凹型的晶体管的方法 Download PDF

Info

Publication number
CN102770948A
CN102770948A CN2011800109899A CN201180010989A CN102770948A CN 102770948 A CN102770948 A CN 102770948A CN 2011800109899 A CN2011800109899 A CN 2011800109899A CN 201180010989 A CN201180010989 A CN 201180010989A CN 102770948 A CN102770948 A CN 102770948A
Authority
CN
China
Prior art keywords
material layer
layer
substrate
electrical insulation
electric conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800109899A
Other languages
English (en)
Inventor
L·W·图特
S·F·奈尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Publication of CN102770948A publication Critical patent/CN102770948A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

一种制造晶体管的方法，其包括提供按顺序包括电传导材料层和电绝缘材料层的基底；在电绝缘材料层上沉积抗蚀剂材料层；使抗蚀剂材料层形成图案以暴露一部分电绝缘材料层；去除所暴露的电绝缘材料层以暴露一部分电传导材料层；去除所暴露的电传导材料层以在电传导材料层和电绝缘材料层中形成凹型；用第二电绝缘材料层共形涂覆基底和所暴露的材料层；用半导体材料层共形地涂覆第二电绝缘材料层；和在半导体材料层上定向沉积电传导材料层。

Description

制造包括凹型的晶体管的方法
发明领域
本发明一般地涉及半导体器件，并且具体地涉及晶体管器件。
发明背景
在半导体加工技术中，相对于晶片表面是水平的平基底表面通过光刻法结合选择性蚀刻法形成图案。在集成电路的加工期间，在晶片或基底表面上形成具有明显形貌的浮雕。通常地，这种类型的浮雕包括相对于基底表面倾斜或垂直的表面。随着集成电路的尺寸持续缩小，越来越有必要使垂直的或倾斜的器件表面形成图案以便在它们的垂直范围上功能地区别这些器件同时仍保持图案对准。这些类型的半导体器件的实例包括深沟槽电容器(deep trench capacitor)、叠层电容器(stacked capacitor)和垂直晶体管(纵向晶体管，vertical transistor)。
当前，使用常规的光刻技术将图案直接置于相对于基底表面垂直的壁上是不可能的。通常地，使用适合的填料材料——当部分地填入沟槽中时，其充当位于下面的壁部分的掩模同时允许在填料材料上加工壁——完成这种性质的垂直壁图案形成。例如，当氧化物将独占地沉积于填料材料下方的垂直壁上时，氧化物首先沉积或产生在浮雕的整个表面上。浮雕或沟槽最初完全用适合的填料材料充填。然后，使填料材料向后凹进至仅覆盖期望的氧化物的深度。在去除氧化物的未覆盖部分后，去除剩余的填料材料。
可选地，当氧化物将仅沉积于或产生在垂直壁的上部区域内时，蚀刻停止层(etching stop layer)例如氮化物层首先提供在整个浮雕图案的整个表面上。易于定向蚀刻(directional etching)的不同材料例如多晶硅被用于填充浮雕，并被向后蚀刻直到最终垂直氧化物的期望覆盖深度。在从壁的未填充部分去除蚀刻停止层后，使用热技术在未覆盖区域沉积或产生氧化物。接下来，氧化物被各向异性地蚀刻，其水平地去除所沉积的氧化物。随后去除填料材料，并且然后，去除蚀刻停止层。
存在可用于将薄膜沉积在基底浮雕的垂直或倾斜表面上的沉积方法。但是，难于控制所沉积的层的厚度。通常地，涂层的厚度随着浮雕深度的增加而降低，例如随着垂直的或倾斜的壁的长度的增加而降低。因此，使用这些类型的沉积方法所沉积的层在浮雕的长度上厚度具有相当大的差异。这些类型的沉积方法包括等离子体增强的化学气相沉积(PECVD)和使用原硅酸四乙酯(TEOS)的氧化硅的扩散限制沉积。
因此，对于提供包括形成有图案的垂直的或倾斜的器件表面的半导体器件结构存在持续的需求。对于提供能够加工半导体器件的小器件特征而不需要高分辨对准公差(alignment tolerance)的制造技术也存在持续的需求。
发明概述
根据本发明的一个方面，制造晶体管的方法包括提供按顺序包括电传导材料层和电绝缘材料层的基底；将抗蚀剂材料层沉积在电绝缘材料层上；使抗蚀剂材料层形成图案以暴露一部分电绝缘材料层；去除所暴露的电绝缘材料层以暴露一部分电传导材料层；去除所暴露的电传导材料层以在电传导材料层和电绝缘材料层中形成凹型(reentrantprofile)；用第二电绝缘材料层共形地涂覆基底和所暴露的材料层；用半导体材料层共形地涂覆第二电绝缘材料层；和定向地将电传导材料层沉积在半导体材料层上。
根据本发明的另一方面，将抗蚀剂材料层沉积在电绝缘材料层上和使抗蚀剂材料层形成图案可在同一工序中进行。
根据本发明的另一方面，去除所暴露的电绝缘材料层以暴露一部分电传导材料层可包括使用液体蚀刻剂。在本发明的另一方面中，当液体蚀刻剂用于去除所暴露的电绝缘材料层时，同样的液体蚀刻剂可用于去除所暴露的电传导材料层以在电传导材料层中形成凹型。
附图简述
在以下呈现的本发明的优选实施方式的详细说明中，参考附图，其中：
图1是垂直晶体管的示意性横截面图；
图2至8是工序的示意性横截面图，所述工序与制造图1中所示的垂直晶体管的方法的实例实施方式有关；
图9是显示图1中所示的垂直晶体管的性能传输特性的图；和
图10是显示图1中所示的垂直晶体管的性能Id-Vd曲线特性的图。
发明详述
本描述将具体涉及形成根据本发明的设备的一部分的元件或更直接地与根据本发明的设备协作的元件。应当理解，未具体显示或描述的元件可采取本领域技术人员众所周知的各种形式。
参照图1，显示了垂直晶体管100的示意性横截面图。晶体管100包括基底110、(第一)电传导材料层120和(第一)电绝缘材料层130。晶体管100还包括另一(第二)电绝缘材料层150、半导体材料层160、电极(一个或多个)700和电极800。
传导层120置于基底110和绝缘层130之间。传导层120的第一表面接触基底110的第一表面，同时传导层120的第二表面接触绝缘层130的第一表面。绝缘材料层130通常被称为介电材料层。通常称为载体的基底110可以是刚性的或柔性的。
绝缘层130、传导层120、基底100或其结合适当地被制成一定尺寸(或制成一定大小)、被定位，或相对于至少一个其它层或基底被制成一定尺寸和被定位以在晶体管100中形成凹型170。因此，可以说绝缘层130、传导层120、基底100中的一个或多个的至少一部分限定晶体管100的凹型170。凹型170保护至少一些传导层120远离使用定向(或视线)沉积(或涂覆)方法所沉积(或所涂覆)的材料。凹型170允许至少一些传导层120容易接近使用共形沉积(或涂覆)方法所沉积的材料。例如，电绝缘材料层130和电传导材料层120可限定凹型170。
如图1中显示的，通过电绝缘材料层130和电传导材料层120中的一个或两个的部分限定凹型170。绝缘层130被制成一定大小并被定位以延伸超过传导层120，使得绝缘层130相对于传导层120形成凹型170。也可以说，传导层120被制成一定大小并被定位以在绝缘层130终止之前终止(在如图1中显示的左边和右边方向)，使得传导层120相对于绝缘层130形成凹型170。
绝缘材料层150与晶体管100的凹型170共形。绝缘材料层150包括第一和第二表面，第一表面与绝缘层130、传导层120和基底110的表面的一些部分接触。半导体材料层160与晶体管100的凹型170共形。半导体层160包括第一和第二表面，第一表面与绝缘层150的第二表面接触。半导体层160的第二表面的差异(或单独、不同)部分与电极(一个或多个)700和电极800接触。
电极(一个或多个)700包括另一(第二)电传导材料层710。电极800还包括又另一(第三)电传导材料层810。在晶体管100的不同位置上彼此间隔放置电极(一个或多个)700和电极800。第二和第三电传导材料层710、810可以是相同的材料层。当这样做时，电极(一个或多个)700和电极800包括在同样的电传导材料层——材料层710或材料层810——的不同部分中。可选地，第二和第三电传导材料层710、810可以是有差异的(不同的)材料层。
传导层120起到晶体管100的栅极的作用。在晶体管100的一些实例实施方式中，电极(一个或多个)700起到晶体管100的漏极的作用，并且电极800起到晶体管100的源极的作用。在晶体管100的其它实例实施方式中，电极(一个或多个)700起到源极的作用，并且电极800起到漏极的作用。
以下列方式启动半导体器件。在提供晶体管100后，将电压施加在第二电传导材料层710和第三电传导材料层810之间。将电压也施加至第一电传导材料层120以电连接第二电传导材料层710和第三电传导材料层810。
晶体管100的凹型170允许晶体管的半导体材料通道的尺寸与传导层120的厚度有关，传导层120起到晶体管100的栅极的作用。有利地，本发明的该结构降低了在制造包括小通道的晶体管期间对高分辨或非常精细对准特征的依赖。
参照图2至8，显示了与制造晶体管100的方法的实例实施方式有关的工序的示意性横截面图。
总体上描述，以下列方式制作晶体管100。提供按顺序包括电传导材料层120和电绝缘材料层130的基底110。抗蚀剂材料层140在电绝缘材料层130上。抗蚀剂材料层140被形成图案以暴露一部分电绝缘材料层130。去除电绝缘材料层130的暴露部分以暴露一部分电传导材料层120。去除电传导材料层120的暴露部分。继续去除传导材料层120以形成凹型170。如图1中显示的，通过去除一些电传导材料层120同时保留一些电绝缘材料层130形成凹型170。在这个意义上讲，可以说相对于电绝缘材料层130在传导材料层120中形成凹型170。如果这样是必须的，在去除光致抗蚀剂层140之后，用第二电绝缘材料层150共形地涂覆基底110和剩余的暴露材料层120、130。用半导体材料层160共形地涂覆第二电绝缘材料层150。将电传导材料层710或810，或层710、810定向沉积在半导体材料层160上。
抗蚀剂材料层140可沉积在电绝缘材料层130上并在同一工序中形成图案。液体蚀刻剂可用于去除电绝缘材料层130的暴露部分以暴露一部分电传导材料层120。用于去除电绝缘材料层130的暴露部分的相同液体蚀刻剂可用于去除电传导材料层120的暴露部分以在电传导材料层120中形成凹型170。
在一些实例实施方式中，基底110可包括不止一个材料层。在一些情况中包括另外的材料层(一个或多个)以在制造过程期间改进或保持基底110的结构完整性。当基底110包括不止一个材料层——例如第一层和第二层——时，制作方法可包括去除基底110的第二层。
返回参照图2，显示了在材料加工之前晶体管100材料层的示意性横截面图。形成垂直晶体管器件的制造方法始于基底110，所述基底110相对于与传导层120接近的基底的至少一部分(如图2中显示的基底110的顶端)整体地或部分地是非传导的，以便不发生晶体管100的电短路(electrical shorting)。将传导层120施加至或沉积至基底110上。传导层200起到晶体管100的栅极的作用，并且由于它的厚度(在如图2中显示的垂直方向)限定栅极的长度。将介电非传导层130施加至或涂覆在传导层120上。非传导层130是不具有图案的均匀层。将抗蚀剂层140施加至介电非传导层130上。使抗蚀剂层400形成图案。
基底110不与任何层或加工方法明显地相互作用。通常称为载体的基底110可用于在制造、测试和/或使用期间支撑薄膜晶体管(也称为TFT)。本领域技术人员将理解为商业实施方式选择的载体可不同于为测试或筛选实施方式选择的载体。在一些实施方式中，基底110不提供TFT的任何必需的电功能。该类型的基底110本文命名为“非参与性载体(non-participating support)”。有用的基底材料包括有机或无机材料。例如，基底110可包括无机玻璃、陶瓷箔、聚合材料、填充的聚合材料、涂布的金属箔、丙烯酸类树脂、环氧树脂、聚酰胺、聚碳酸酯、聚酰亚胺、聚酮、聚(氧代-1,4-亚苯氧基-1,4-亚苯基羰基-1,4-苯撑)(有时称为聚醚醚酮或PEEK)、聚降冰片烯、聚苯醚、聚萘二甲酸乙二醇酯(poly(ethylene naphthalenedicarboxylate))(PEN)、聚对苯二甲酸乙二酯(PET)、聚醚砜(PES)、聚(苯硫)(PPS)和纤维增强塑料(FRP)。基底110的厚度可通常由大约100μm至大约1cm。
柔性载体或基底110用于本发明的一些实例实施方式中。使用柔性基底110允许进行可以是连续的辊加工，提供了超过平的或刚性载体的规模经济性和制造经济性。选择的柔性载体优选地能够围绕直径小于大约50cm的圆筒的圆周，更优选地直径为25cm，并且最优选地直径为10cm，使用低的力量如用裸手不会扭曲或断裂。优选的柔性载体可自身卷起。倘若用绝缘层涂覆箔以使薄膜晶体管电绝缘，柔性基底的另外实例包括薄金属箔诸如不锈钢。如果柔韧性不是关注点，那么基底可以是由包括玻璃和硅的材料制造的晶片或薄片。
在一些实例实施方式中，例如，当另外结构载体期望用于暂时目的例如制造、运输、测试或贮藏时，基底110可包括暂时载体或载体层。在这些实例实施方式中，基底110可拆卸地附着至或机械地固定至暂时载体。例如，柔性聚合载体可暂时附着至刚性玻璃载体以在晶体管制造过程期间提供增加的结构刚度。在制造过程完成后，玻璃载体可从柔性聚合载体上去除。
传导层120——通常称为导体——可以是允许传导层120起到栅极作用的任何适合的传导材料。本领域已知的各种栅极材料也是适合的，包括金属、简并掺杂的半导体、传导聚合物和可印刷材料如碳墨、银-环氧树脂(silver-epoxy)或可烧结的金属纳米颗粒悬胶。例如，栅极电极可包括掺杂的硅，或金属诸如铝、铬、金、银、镍、铜、钨、钯、铂、钽和钛。栅极电极材料还可包括透明导体诸如铟-锡氧化物(ITO)、ZnO、SnO2或In2O3。还可使用传导聚合物，例如聚苯胺、聚(3,4-亚乙二氧基噻吩)/聚(磺苯乙烯)(PEDOT:PSS)。另外，可使用这些材料的合金、结合物和多分子层。
使用化学气相沉积、溅射、蒸发、掺杂或溶液加工将栅极电极沉积在基底110上。在本发明的一些实施方式中，倘若基底110还包括绝缘层以电隔离晶体管100，同样的材料可提供栅极电极功能并且还提供基底110的载体功能。例如，掺杂硅可起到栅极电极的作用并且支撑TFT。
栅极电极的厚度(如图2中显示的垂直方向)可一般由大约100至大约10000nm。因为厚度限定栅极长度，为了减少电短路的可能性，厚度通常比共形地涂覆的材料的厚度厚两倍。
如图2中显示，非传导层130均匀涂覆在传导层120上。适用于非传导层130的实例材料包括锶酸盐(strontiate)、钽酸盐、钛酸盐、锆酸盐、氧化铝、氧化硅、氧化钽、氧化钛、氮化硅、钛酸钡、钛酸钡锶、锆钛酸钡、硒化锌和硫化锌。另外，这些实例的合金、结合物和多分子层可用于非传导层130，其通常称为栅极介电体。这些材料中，优选氧化铝、氧化硅和硒化锌。另外，可使用聚合材料如聚酰亚胺、聚乙烯醇、聚(4-乙基苯酚)、聚酰亚胺和聚偏二氟乙烯、聚苯乙烯以及它们的取代衍生物、聚乙烯基萘和取代衍生物、以及聚甲基丙烯酸甲酯。
非传导层130用抗蚀剂层400涂覆。使抗蚀剂层400形成图案。抗蚀剂层400可以是本领域已知的常规光致抗蚀剂诸如聚合正性作用抗蚀剂或负性抗蚀剂。抗蚀剂层400通过具有低分辨率(>1mm)对准的掩模被暴露于基底110并被显影以产生抗蚀剂层的图案。在另一实例实施方式中，使用印花方法——诸如胶印或不使用掩模直接以形成图案的方式印刷抗蚀剂层的喷墨印刷——完成抗蚀剂层400的图案。
返回参照图3-5，显示了在材料加工期间和之后的晶体管100材料层的示意性横截面图。在图3中，非传导层130——通常称为非导体—-通过形成图案的抗蚀剂层400被蚀刻。蚀刻剂可以是任何有机或无机材料，其去除非传导材料而未实质上侵蚀抗蚀剂层400或下面的导体层120。然后使用适合的蚀刻剂——其去除导体120但是对基底110或上面的非导体130具有很小的影响——去除导体120。因此，所选择的蚀刻剂通常取决于基底110、导体120或非导体130。此时蚀刻剂与抗蚀剂层140相互作用以及抗蚀剂层140的损失通常是无足轻重的，因为非导体130现在充当掩模。如图3中显示的，使用的蚀刻法或过程蚀刻掉导体120和非导体130的部分，以使导体120和非导体130具有相同的图案。
如图4中显示的，继续导体120的选择性蚀刻直至形成图4中所示的凹型170。当完成导体120的蚀刻时，非导体130悬于导体120之上，这形成凹型170，所述凹型170足以通过位于基底110上(如图4中所示)的定向(或视线)涂覆源极，保护(导体120或基底110的)下面的表面的至少一些免于涂覆。也可以说，导体120悬于非导体130之下。当完成半导体器件时，剩余的导体120充当栅极导体。
在这一点，如果需要，去除抗蚀剂层140。如果期望，倘若清洁方法未去除凹型170，可在材料层叠层上进行温和的清洁。图5显示了在已形成凹型170后并且已去除抗蚀剂后半导体器件的横截面图。
返回参照图6和7，分别显示了在共形涂覆介电非传导材料——常常称为绝缘体——后半导体器件和半导体材料的示意性横截面图。在图6中，然后使用共形涂覆沉积方法将介电非传导材料150共形地涂覆在基底110上，并且通过材料层120和130形成形貌特征。使用共形涂覆方法施加非传导材料150帮助保持凹型170。非传导材料150常常称为栅极介电体。适合的非传导材料包括锶酸盐、钽酸盐、钛酸盐、锆酸盐、氧化铝、氧化硅、氧化钽、氧化钛、氮化硅、钛酸钡、钛酸钡锶、锆钛酸钡。因为介电材料将栅极导体与被施加的半导体材料分开，共形地涂覆的材料至少在其中凹型170和栅极所在的区域中拥有一致或均匀的厚度是重要的。
完成共形涂覆的优选方法包括原子层沉积(atomic layerdeposition)(ALD)或它的衍生法之一诸如空间ALD(S-ALD)或等离子体增强ALD(PEALD)，因为这些方法在高度变化的拓扑上或上方产生均匀厚度涂层。在下面更详细地讨论ALD和S-ALD。
在图7中，然后使用帮助保持凹型170的共形涂覆沉积方法涂覆半导体材料160。该共形涂覆方法可以是先前用于涂覆介电材料的相同方法。可选地，共形涂覆方法可以是不同的。因为当栅极120被通电时半导体材料160充当电极700和800之间的通道，因此共形地涂覆的材料至少在其中凹型170和栅极所在的区域中，并且更优选地在包括其中凹型170和栅极所在的区域的电极(一个或多个)700和电极800之间的区域中拥有一致或均匀的厚度是重要的。优选的共形涂覆方法是原子层沉积(ALD)或它的各种衍生法之一诸如空间ALD(S-ALD)。该方法在高度变化的拓扑上产生均匀厚度。在下面更详细地讨论ALD和S-ALD。
倘若半导体材料可使用共形涂覆方法诸如ALD沉积或涂覆，半导体材料层160——常称为半导体——可以是任何类型的半导体。适合的半导体材料的实例包括氧化锌、硫属锌化物(zinc chalcogenide)、硫属镉化物、磷属镓化物、氮属铝化物(aluminum nictide)或硅。
可以用其它材料任选地掺杂半导体以增加或降低导电性。在一些实例实施方式中，损耗型器件是期望的，并且因此可通过使用掺杂剂增加载流子。当半导体是氧化锌时，使用铝掺杂剂例如增加了电子载流子密度。在该构造中，通过使栅极相对于漏极和源极是负的，栅极通常用于关闭器件。
补偿掺杂剂还可用于损耗本征载流子密度。当半导体是氧化锌时，已发现氮的使用降低电子载流子密度，使得它成为更差的n-型。在该构造中，可使半导体以积累模式操作，以便当施加正的栅极电压时打开晶体管。这些掺杂剂常常在生长过程期间作为化合物添加，但是也可在已使用方法诸如离子植入和热扩散施加半导体层之后添加。
返回参照图8，显示了在电传导材料的定向涂覆期间半导体器件的示意性横截面图。在已沉积半导体层160之后，使用不会使材料沉积或涂覆进入凹型170的定向(或视线)沉积方法沉积源极和漏极电极(一个或多个)700和电极800。适合的定向沉积方法的实例包括热蒸发、电子束蒸发、溅射或激光烧蚀。通过由相对于传导材料层120悬垂非传导层130浇铸的映像，保持电极(一个或多个)700和电极800之间的占线通道间隙(active channel gap)。
返回参照图1，显示了已经沉积电极(一个或多个)700和电极800之后的晶体管100。晶体管100的漏极和源极可选自电极700和电极800中的任一个，该选择通常基于预期器件的应用和特性。如图1中所示，电极800在由非导体130和导体120形成的台面的顶端，而电极(一个或多个)700不是。因此，电极700和电极800在不同的平面上。可使用本领域众所周知的常规技术例如层水平调节(layer leveling)和通过贯穿(feed through)完成任何必要的互联。
倘若层的功能方面保持不变，基底110、传导层120、非传导层130、非传导层150、半导体层160或其结合可包括一个或多个层。只要保持上述层的功能，另外的层例如水平调节层、隔离层、粘附层可包括在半导体器件中。
原子层沉积(ALD)是用于产生具有可被认为是一致的、均匀的或甚至精确的厚度的涂层的方法。ALD产生可被认为是共形的或甚至高度共形的材料层的涂层。一般地描述，ALD方法在真空室内通过两种或多种反应性材料——通常称为前体——之间更替完成基底涂覆。施加第一前体与基底反应。从真空室去除剩余的第一母体。然后，施加第二母体与基底反应。从真空室去除剩余的第二母体，并且重复该过程。
最近，已开发不需要真空室的新型ALD方法。该方法——通常称为S-ALD——在美国专利7,413,982、美国专利7,456,429、美国专利公开2008/0166884和美国专利公开2009/0130858的至少一个中描述，其中的公开内容通过引用并入本文。S-ALD产生具有可被认为一致的、均匀的或甚至精确的厚度的涂层。S-ALD产生可被认为是共形的或甚至高度共形的材料层的涂层。S-ALD与低温涂覆环境相容并且当与其它涂覆技术比较时提供了使用较高活动性材料的能力。另外，S-ALD与卷筒涂覆(web coating)相容，使得S-ALD对于大规模生产操作具有吸引力。即使一些卷筒涂覆操作可能遇到对准问题——例如，卷筒的跟踪(web tracking)或伸展问题，但本发明的结构降低了对制造过程期间高分辨率或非常精细的对准特征的依赖。因此，S-ALD很好地适于产生本发明。
实验结果
在由热氧化物层涂覆的62.5mm2硅基底上通过溅射沉积600nm的铬层。在此上面，使用美国专利7,413,982中所述的S-ALD方法和美国专利7,456,429中所述的S-ALD设备和氮惰性载气用有机金属前体三甲基铝和水在200摄氏度下涂覆120nm的氧化铝层。
通过在115摄氏度下将置于热的板上的1000rpm Microposit S1805抗蚀剂(Rohm and Haas Electronic Materials LLC，Marlborough，MA)旋涂60秒，形成光致抗蚀剂的形成图案的层，并且然后通过包括线(line)的玻璃/铬接触掩模在Cobilt掩模对准器(来自ComputervisionCorporation，Sunnyvale，CA的Cobilt CA-419型)上暴露70秒，仅使用硅基底的边缘作为低分辨率或粗糙对准。然后样品在Microposit MF-319显影剂(Rohm and Haas Electronic Materials LLC，Marlborough，MA)中显影60秒并在DI水中漂洗5分钟。
用浓磷酸在60摄氏度蚀刻非传导氧化铝6.5分钟。使用包括0.6M氯化铈铵溶液和8%乙酸的铬蚀刻，蚀刻铬。在13.3分钟内所暴露的铬明显地被蚀刻。通过2分钟的持续蚀刻完成底切蚀刻(undercut etching)。然后基底在DI水中漂洗5分钟、用丙酮漂洗以去除光致抗蚀剂，然后在HPLC级异丙醇中漂洗、并且然后使其干燥。
然后使用S-ALD设备和方法用另外层120nm厚的氧化铝如上所述共形地涂覆基底。然后使用前体二乙基锌和浓氨水溶液以及氮气作为载气，用25nm的氧化锌层涂覆基底。
通过蒸发施加电极。通过包括方孔的荫罩蒸发铝，该方孔垂直蔓延并且完全穿过基底上的每条线(line)。铝是70nm厚。
通过使用探针台(probe station)以接触线(line)上的铝、线(line)一侧的铝和充当栅极的铬栅极金属，完成晶体管的测试。参照图9，显示了表示晶体管的性能传输特性的图。如图9中可见，在20伏特的漏极电压下漏极电流对栅极电压曲线是稳定的。还显示了在所有栅极电压下具有非常小的漏出量的栅极电流。还可看出，漏极电流很好地响应了栅极电压，范围从-2伏特的栅极下大约10-11安至10伏特的栅极下几乎1毫安的小的电流。参照图10，显示了表示晶体管性能的Id-Vd曲线特性的图。如图10中可见，漏极电流对漏极电压曲线对于栅极电压是非常易响应的。器件的测试结果也显示了20V的漏极电压和10V的栅极电压的大于107的可观的通/断比。
部件清单
100晶体管
110基底
120导体
130非导体
140抗蚀剂
150栅极介电体
160半导体
170凹型
700电极
710第二电传导材料层
800电极
810第三电传导材料层

Claims (5)

1.一种制造晶体管的方法，所述方法包括：
提供按顺序包括电传导材料层和电绝缘材料层的基底；
在所述电绝缘材料层上沉积抗蚀剂材料层；
使所述抗蚀剂材料层形成图案以暴露一部分所述电绝缘材料层；
去除所暴露的电绝缘材料层以暴露一部分所述电传导材料层；
去除所暴露的电传导材料层以在所述电传导材料层和所述电绝缘材料层中形成凹型；
用第二电绝缘材料层共形地涂覆所述基底和所述暴露的材料层；
用半导体材料层共形地涂覆所述第二电绝缘材料层；和
在所述半导体材料层上定向沉积电传导材料层。
2.权利要求1所述的方法，其中在所述电绝缘材料层上沉积所述抗蚀剂材料层和使所述抗蚀剂材料层形成图案发生在同一工序中。
3.权利要求1所述的方法，其中去除所述暴露的电绝缘材料层以暴露一部分所述电传导材料层包括使用液体蚀刻剂。
4.权利要求3所述的方法，其中去除所述暴露的电传导材料层以在所述电传导材料层中形成凹型包括使用用于去除所述暴露的电绝缘材料层的相同的液体蚀刻剂。
5.权利要求1所述的方法，所述基底包括第一层和第二层，所述方法进一步包括：
去除所述基底的所述第二层。
CN2011800109899A 2010-02-26 2011-02-23 制造包括凹型的晶体管的方法 Pending CN102770948A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/713,252 US7923313B1 (en) 2010-02-26 2010-02-26 Method of making transistor including reentrant profile
US12/713,252 2010-02-26
PCT/US2011/025795 WO2011106337A1 (en) 2010-02-26 2011-02-23 Methods of making transistor including reentrant profile

Publications (1)

Publication Number Publication Date
CN102770948A true CN102770948A (zh) 2012-11-07

Family

ID=43837090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800109899A Pending CN102770948A (zh) 2010-02-26 2011-02-23 制造包括凹型的晶体管的方法

Country Status (7)

Country Link
US (1) US7923313B1 (zh)
EP (1) EP2539925A1 (zh)
JP (1) JP2013520844A (zh)
KR (1) KR20120116510A (zh)
CN (1) CN102770948A (zh)
BR (1) BR112012019898A2 (zh)
WO (1) WO2011106337A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106068567A (zh) * 2014-03-06 2016-11-02 伊斯曼柯达公司 具有聚合物芯的vtft

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573420B2 (en) * 2007-05-14 2009-08-11 Infineon Technologies Ag RF front-end for a radar system
US8847232B2 (en) * 2011-01-07 2014-09-30 Eastman Kodak Company Transistor including reduced channel length
US8383469B2 (en) * 2011-01-07 2013-02-26 Eastman Kodak Company Producing transistor including reduced channel length
US8492769B2 (en) * 2011-01-07 2013-07-23 Eastman Kodak Company Transistor including multi-layer reentrant profile
US8409937B2 (en) * 2011-01-07 2013-04-02 Eastman Kodak Company Producing transistor including multi-layer reentrant profile
CN103314445B (zh) * 2011-01-07 2016-03-30 柯达公司 包含多重凹入外形的晶体管
CN102760690B (zh) 2011-04-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法和晶片
US8592909B2 (en) 2011-08-26 2013-11-26 Eastman Kodak Company Transistor including single layer reentrant profile
US8617942B2 (en) 2011-08-26 2013-12-31 Eastman Kodak Company Producing transistor including single layer reentrant profile
US8637355B2 (en) 2011-08-26 2014-01-28 Eastman Kodak Company Actuating transistor including single layer reentrant profile
US8865576B2 (en) 2011-09-29 2014-10-21 Eastman Kodak Company Producing vertical transistor having reduced parasitic capacitance
US8803227B2 (en) 2011-09-29 2014-08-12 Eastman Kodak Company Vertical transistor having reduced parasitic capacitance
US8698230B2 (en) 2012-02-22 2014-04-15 Eastman Kodak Company Circuit including vertical transistors with a conductive stack having reentrant profile
US8633068B2 (en) 2012-02-22 2014-01-21 Eastman Kodak Company Vertical transistor actuation
US20140374806A1 (en) * 2013-06-19 2014-12-25 Lee W. Tutt Four terminal transistor
US20140374762A1 (en) * 2013-06-19 2014-12-25 Lee W. Tutt Circuit including four terminal transistor
JP6302553B2 (ja) * 2013-09-30 2018-03-28 エルジー ディスプレイ カンパニー リミテッド 積層体およびその製造方法
US20150257283A1 (en) * 2014-03-06 2015-09-10 Carolyn Rae Ellinger Forming vertically spaced electrodes
WO2021226448A1 (en) * 2020-05-07 2021-11-11 Alliance For Sustainable Energy, Llc Conductive polymers with reduced radiative transport and emissivity for insulating materials

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018176A (en) * 1995-05-26 2000-01-25 Samsung Electronics Co., Ltd. Vertical transistor and memory cell
JP2008277375A (ja) * 2007-04-26 2008-11-13 Sanyo Electric Co Ltd 電界効果トランジスタ及びその製造方法
JP2010040580A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 有機薄膜デバイスの製造方法及び有機薄膜デバイス

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170971A (ja) 1987-01-09 1988-07-14 Nec Corp 半導体装置
DE3855889T2 (de) 1987-12-02 1997-08-07 Advanced Micro Devices Inc Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
JPH02140863U (zh) * 1989-04-26 1990-11-26
JPH05144744A (ja) 1991-11-18 1993-06-11 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜形成方法
KR970007965B1 (en) * 1994-05-12 1997-05-19 Lg Semicon Co Ltd Structure and fabrication method of tft
KR0132490B1 (ko) * 1994-07-21 1998-04-16 문정환 박막트랜지스터 제조방법
JPH08153878A (ja) * 1994-11-29 1996-06-11 Sony Corp 薄膜トランジスタ及びその製造方法
US5641694A (en) 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5780911A (en) * 1995-11-29 1998-07-14 Lg Semicon Co., Ltd. Thin film transistor and method for fabricating the same
GB0024294D0 (en) 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
DE10234735A1 (de) 2002-07-30 2004-02-12 Infineon Technologies Ag Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung
JP3983222B2 (ja) 2004-01-13 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7629633B2 (en) 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
US6972461B1 (en) 2004-06-30 2005-12-06 International Business Machines Corporation Channel MOSFET with strained silicon channel on strained SiGe
WO2006038504A1 (ja) 2004-10-04 2006-04-13 Matsushita Electric Industrial Co., Ltd. 縦型電界効果トランジスタおよびその製造方法
US7141727B1 (en) * 2005-05-16 2006-11-28 International Business Machines Corporation Method and apparatus for fabricating a carbon nanotube transistor having unipolar characteristics
TWI278068B (en) 2005-11-03 2007-04-01 Nanya Technology Corp Growth controlled vertical transistor
US7413982B2 (en) 2006-03-29 2008-08-19 Eastman Kodak Company Process for atomic layer deposition
US7456429B2 (en) 2006-03-29 2008-11-25 Eastman Kodak Company Apparatus for atomic layer deposition
JP2007284766A (ja) 2006-04-19 2007-11-01 Shimadzu Corp 縦型プラズマｃｖｄ装置
US7410856B2 (en) 2006-09-14 2008-08-12 Micron Technology, Inc. Methods of forming vertical transistors
JP2008103636A (ja) 2006-10-20 2008-05-01 Sumitomo Electric Ind Ltd 縦型トランジスタ、および縦型トランジスタを作製する方法
JP2008160004A (ja) 2006-12-26 2008-07-10 Toshiba Corp 半導体記憶装置及びその製造方法
US7789961B2 (en) 2007-01-08 2010-09-07 Eastman Kodak Company Delivery device comprising gas diffuser for thin film deposition
US11136667B2 (en) 2007-01-08 2021-10-05 Eastman Kodak Company Deposition system and method using a delivery head separated from a substrate by gas pressure
US20090001470A1 (en) 2007-06-26 2009-01-01 Anderson Brent A Method for forming acute-angle spacer for non-orthogonal finfet and the resulting structure
KR100896631B1 (ko) 2007-08-13 2009-05-08 성균관대학교산학협력단 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터
KR100889607B1 (ko) 2007-08-13 2009-03-20 성균관대학교산학협력단 더미 드레인층을 이용한 수직 실린더형 트랜지스터의제조방법 및 이에 의해 제조된 수직 실린더형 트랜지스터
KR100960928B1 (ko) 2008-01-02 2010-06-07 주식회사 하이닉스반도체 수직형 트랜지스터 및 그의 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018176A (en) * 1995-05-26 2000-01-25 Samsung Electronics Co., Ltd. Vertical transistor and memory cell
JP2008277375A (ja) * 2007-04-26 2008-11-13 Sanyo Electric Co Ltd 電界効果トランジスタ及びその製造方法
JP2010040580A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 有機薄膜デバイスの製造方法及び有機薄膜デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106068567A (zh) * 2014-03-06 2016-11-02 伊斯曼柯达公司 具有聚合物芯的vtft
CN106068567B (zh) * 2014-03-06 2019-07-16 伊斯曼柯达公司 具有聚合物芯的vtft

Also Published As

Publication number Publication date
US7923313B1 (en) 2011-04-12
JP2013520844A (ja) 2013-06-06
WO2011106337A1 (en) 2011-09-01
EP2539925A1 (en) 2013-01-02
BR112012019898A2 (pt) 2016-05-03
KR20120116510A (ko) 2012-10-22

Similar Documents

Publication Publication Date Title
CN102770948A (zh) 制造包括凹型的晶体管的方法
CN102782821B (zh) 包括凹进轮廓的垂直晶体管
US8273654B1 (en) Producing a vertical transistor including reentrant profile
US8865576B2 (en) Producing vertical transistor having reduced parasitic capacitance
TW201320346A (zh) 具有減小寄生電容之垂直電晶體
US8623757B2 (en) Producing a vertical transistor including reentrant profile
US8409937B2 (en) Producing transistor including multi-layer reentrant profile
CN103314445B (zh) 包含多重凹入外形的晶体管
CN103283030B (zh) 包括多层凹入外形的晶体管
US8674748B2 (en) Actuating transistor including multi-layer reentrant profile
US8383469B2 (en) Producing transistor including reduced channel length
US20120178246A1 (en) Producing transistor including multiple reentrant profiles
US8847232B2 (en) Transistor including reduced channel length
US8304347B2 (en) Actuating transistor including multiple reentrant profiles
US8847226B2 (en) Transistor including multiple reentrant profiles
TW201314907A (zh) 含有單層凹入外形之電晶體
TW201242027A (en) Transistor including multi-layer reentrant profile

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121107