CN102768991A - 一种液晶显示装置、阵列基板及其制作方法 - Google Patents
一种液晶显示装置、阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN102768991A CN102768991A CN2012102690939A CN201210269093A CN102768991A CN 102768991 A CN102768991 A CN 102768991A CN 2012102690939 A CN2012102690939 A CN 2012102690939A CN 201210269093 A CN201210269093 A CN 201210269093A CN 102768991 A CN102768991 A CN 102768991A
- Authority
- CN
- China
- Prior art keywords
- electrode
- insulating barrier
- thin
- film transistor
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims description 103
- 239000010409 thin film Substances 0.000 claims description 89
- 239000002184 metal Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 4
- 238000002161 passivation Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板的制作方法，包括在基底上由下至上依次形成第一导电层、第一绝缘层、第二导电层以及第二绝缘层，其中，第一导电层用于形成相互电连接的扫描线和开关管的控制电极，然后对第二绝缘层进行干蚀刻以形成导通孔，最后在第二绝缘层上形成第三导电层以用于形成数据线。本发明还公开了一种阵列基板及液晶显示装置。通过上述方式，本发明能够大大降低阵列基板制作过程中静电炸伤的机率，提高阵列基板的良率。
Description
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种液晶显示装置、阵列基板及其制作方法。
背景技术
液晶显示面板的制作过程一般分为阵列（Array）制程、组立（Cell）制程以及模组（Module）制程。其中，阵列制程主要是产生薄膜晶体管玻璃基板（也称为阵列基板），其作为液晶显示面板制作过程的第一道工序，所产生的薄膜晶体管玻璃基板的好坏对后续制程有着重大影响，甚至决定液晶显示面板的好坏。
阵列制程一般经过五道光罩制程（5PEP），以在没有任何杂质的玻璃上形成薄膜晶体管等结构。参阅图1-图3，第一道制程SP1中，首先在玻璃1上镀上第一金属层11，第一金属层11用于形成作为薄膜晶体管的栅极和扫描线；然后进入第二道制程SP2，在第一金属层11上形成绝缘层（Isolator Layer）12，并在用于形成薄膜晶体管的栅极的第一金属层11所对应的绝缘层12上形成一层半导体层13；在第三道制程SP3中，在绝缘层12以及半导体层13上镀上第二金属层14，用于形成数据线、薄膜晶体管的源极和漏极；在第四道制程SP4中，在第二金属层14、第二金属层14所没有覆盖的半导体层13以及绝缘层12上形成钝化层（Passivation Layer，PV）15，并在钝化层15对应的用于形成薄膜晶体管的漏极的第二金属层14的位置形成导通孔151；在第五道制程SP5中，在钝化层15上形成透明导电层16，透明导电层16用于形成像素电极，并且使透明导电层16通过导通孔151与用于形成薄膜晶体管的漏极的第二金属层14电性连接，以实现像素电极通过导通孔151与薄膜晶体管的漏极电性连接。
在上述五道光罩制程中，第一金属层11用于形成扫描线和薄膜晶体管的栅极，第二金属层14用于形成数据线、薄膜晶体管的源极和漏极。在液晶显示面板中，扫描线和数据线会相互交错，因此第一金属层11和第二金属层14会重叠，形成相互跨线的重叠区域。而在设计液晶显示面板周边线路时，为了降低信号线路和测试线路的阻值，通常会大量地使用第一金属层11和第二金属层14的重叠结构，使其同时传导相同的信号以降低信号线路和测试线路的阻值并减小信号的延迟。
但是，在五道光罩制程的第四道制程SP4中，在钝化层15上形成导通孔151时，通常是以干式蚀刻（Dry Etch）的方式进行，即利用等离子的化学反应方式去蚀刻钝化层15以形成导通孔151。此时，第一金属层11和第二金属层14并没有相互导通的路径，使得相互重叠的第一金属层11和第二金属层14之间会因为等离子的作用而产生电位差异。当电位差异较大时有可能会造成第一金属层11和第二金属层14之间的绝缘层12崩溃而引起静电炸伤或造成两金属层上下短路。
发明内容
本发明主要解决的技术问题是提供一种液晶显示装置、阵列基板及其制作方法，能够大大降低阵列基板制作过程中静电炸伤的机率，提高阵列基板的良率。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的制作方法，包括在基底上由下至上依次形成第一导电层、第一绝缘层、第二导电层以及第二绝缘层，第一导电层用于形成相互电连接的扫描线和开关管的控制电极，第二导电层的数量至少为一，用于形成开关管的输入电极、输出电极以及透明的像素电极，输出电极与像素电极电连接；对第二绝缘层进行干蚀刻以形成导通孔；在第二绝缘层上形成第三导电层，使第三导电层通过导通孔与开关管的输入电极电连接，第三导电层用于形成数据线。
其中，在基底上由下至上依次形成第一导电层、第一绝缘层、第二导电层以及第二绝缘层的步骤包括：在基底上形成第一金属层；对第一金属层进行蚀刻，形成相互电连接的扫描线和作为开关管的薄膜晶体管的栅极；在薄膜晶体管的栅极和扫描线之上形成第一绝缘层；在第一绝缘层上形成透明导电层；对透明导电层进行蚀刻，形成薄膜晶体管的源极、漏极以及像素电极，并且薄膜晶体管的漏极与像素电极电连接；在薄膜晶体管的源极、漏极与像素电极之上形成第二绝缘层。
其中，在薄膜晶体管的栅极和扫描线之上形成第一绝缘层之后的步骤包括：在薄膜晶体管的栅极对应的第一绝缘层上形成一半导体层，使薄膜晶体管的源极和漏极分别与半导体层连接。
其中，对第二绝缘层进行干蚀刻以形成导通孔的步骤包括：在薄膜晶体管的源极对应的第二绝缘层上进行干蚀刻，以在第二绝缘层和薄膜晶体管的源极之间形成导通孔。
其中，在薄膜晶体管的源极对应的第二绝缘层上进行干蚀刻的步骤包括：利用反应离子刻蚀的干蚀刻方式在薄膜晶体管的源极对应的第二绝缘层上进行干蚀刻。
其中，在第二绝缘层上形成第三导电层，使第三导电层通过导通孔与开关管的输入电极电连接的步骤包括：在第二绝缘层上形成第二金属层；对第二金属层进行蚀刻，形成数据线，使数据线通过导通孔与薄膜晶体管的源极电性连接。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板，包括基底；设置于基底上的相互电连接的扫描线和开关管的控制电极；设置于扫描线和开关管的控制电极上的第一绝缘层；设置于第一绝缘层上的开关管的输入电极、输出电极以及透明的像素电极，输出电极与像素电极电连接，输出电极与输入电极之间设置有半导体；设置于开关管的输入电极、输出电极以及像素电极之上的第二绝缘层，第二绝缘层上对应开关管的输入电极的位置设置有导通孔；设置于第二绝缘层上导通孔区域的数据线，数据线通过导通孔与开关管的输入电极电连接。
其中，开关管是薄膜晶体管，控制电极是薄膜晶体管的栅极，输入电极、输出电极分别为薄膜晶体管的源极、漏极。
其中，薄膜晶体管的源极、漏极以及像素电极同属于一层透明导电层。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种液晶显示装置，包括如上述任一项的阵列基板。
本发明的有益效果是：本发明首先在基底上形成作为扫描线和开关管的控制电极的第一导电层，然后依次形成第一绝缘层、第二导电层和第二绝缘层，对第二绝缘层进行干蚀刻以形成导通孔，最后在第二绝缘层上形成第三导电层以用于形成数据线，由于在对第二绝缘层进行干蚀刻形成导通孔时，还未形成用于形成数据线的第三导电层，因此在干蚀刻时并未有扫描线和数据线的重叠区，由此能够大大降低阵列基板制作过程中静电炸伤的机率，提高阵列基板的良率。
附图说明
图1是现有技术中一种阵列基板的平面结构示意图；
图2是图1的阵列基板沿AB方向的截面图；
图3是图1的阵列基板的五道光罩制程的示意图；
图4是本发明阵列基板的制作方法的一实施方式的流程图；
图5是图4的阵列基板的五道光罩制程的示意图；
图6是图4中第一导电层为第一金属层以及第二导电层为透明导电层时在基底上由下至上依次形成第一导电层、第一绝缘层、第二导电层以及第二绝缘层的一实施方式的流程图；
图7是图4中第三导电层为第二金属层时在第二绝缘层上形成第三导电层的一实施方式的流程图；
图8是本发明阵列基板的一实施方式的平面结构示意图；
图9是图8中的阵列基板沿CD方向的截面图。
具体实施方式
本发明的液晶显示装置、阵列基板及其制作方法，能够大大降低阵列基板制作过程中静电炸伤的机率，提高阵列基板的良率。
下面将结合实施方式和附图对本发明进行详细说明。
参阅图4和图5，本发明阵列基板的制作方法的一实施方式包括：
步骤S401：在基底上由下至上依次形成第一导电层、第一绝缘层、第二导电层以及第二绝缘层，第一导电层用于形成相互电连接的扫描线和开关管的控制电极，第二导电层的数量至少为一，用于形成开关管的输入电极、输出电极以及透明的像素电极，输出电极与像素电极电连接。
扫描线、数据线、像素电极和开关管是阵列基板中电路的主要元件，而一片干净的、表面平滑的玻璃则作为阵列基板的基底材料。以玻璃为基底，通过在基底上进行镀膜、蚀刻等工艺，从而在基底上形成扫描线、数据线、像素电极和开关管等主要元件。本实施方式中，开关管为薄膜晶体管，开关管的控制电极、输入电极以及输出电极分别对应为薄膜晶体管的栅极、源极以及漏极。
具体的制作过程，如图5所示，包括如下子步骤：
子步骤S501：首先，在基底100上形成第一导电层101，第一导电层101用于形成扫描线1011和薄膜晶体管的栅极1012，使两者相互电连接（图中未示连接关系），以在后续制程中通过扫描线1011向薄膜晶体管的栅极1012提供扫描信号。
子步骤S502：在形成扫描线1011和薄膜晶体管的栅极1012后，在扫描线1011和薄膜晶体管的栅极1012上形成第一绝缘层102。
进一步地，在扫描线1011和薄膜晶体管的栅极1012之上形成第一绝缘层102后，在薄膜晶体管的栅极1012对应的第一绝缘层102上形成一层半导体层103。
子步骤S503：在第一绝缘层102上形成第二导电层104，扫描线1011和薄膜晶体管的栅极1012与第二导电层104之间通过第一绝缘层102电性绝缘。第二导电层104用于形成透明的像素电极1041以及薄膜晶体管的源极1042、漏极1043，并且，在形成过程中，使得薄膜晶体管的源极1042和漏极1043分别与半导体层103连接。薄膜晶体管通过半导体层103实现开关的作用。具体地，薄膜晶体管的栅极1012作为控制电极，当扫描线1011向薄膜晶体管的栅极1012提供扫描信号时，半导体层103导通，使薄膜晶体管处于打开状态，作为薄膜晶体管的输入电极的源极1042和作为输出电极的漏极1043通过半导体层103电性连接；当薄膜晶体管的栅极1012没有输入扫描信号时，半导体层103不导通，使薄膜晶体管处于关闭状态，源极1042和漏极1043电性绝缘。
此外，第二导电层104在形成透明的像素电极1041时，使像素电极1041和薄膜晶体管的漏极1043电连接，以在后续制程中通过漏极1043向像素电极1041输入显示信号。
子步骤S504：在完成第二导电层104后，在第二导电层104上形成第二绝缘层105。本实施方式中，第二绝缘层105可以是钝化层，也可以是其他具有绝缘特性的绝缘层，在此不做具体限制。
步骤S402：对第二绝缘层进行干蚀刻以形成导通孔。
在第二导电层104上形成第二绝缘层105后，第二绝缘层105使得薄膜晶体管的源极1042覆上了一层绝缘层（即第二绝缘层105），而源极1042作为薄膜晶体管的输入电极，需要对其输入所需的显示信号。因此，需在薄膜晶体管的源极1042对应的第二绝缘层105上进行干蚀刻，使得在第二绝缘层105上形成对应薄膜晶体管的源极1042的导通孔1051，以方便对源极1042输入显示信号。
其中，干蚀刻是指利用等离子进行薄膜刻蚀的技术。本实施方式中，采用反应离子刻蚀的干蚀刻方式通过活性离子对第二绝缘层105进行物理轰击和化学反应，以在第二绝缘层105上形成对应薄膜晶体管的源极1042的导通孔1051。而在本发明的备选实施方式中，也可以利用物理性蚀刻或化学性蚀刻的干蚀刻方式对第二绝缘层105进行蚀刻以形成导通孔1051，在此不进行具体限制。
步骤S403：在第二绝缘层上形成第三导电层，使第三导电层通过导通孔与开关管的输入电极电连接，第三导电层用于形成数据线。
子步骤S505：在第二绝缘层105的导通孔1051所在的区域，形成第三导电层106，使第三导电层106能通过导通孔1051与作为开关管的薄膜晶体管的源极1042电连接。第三导电层106用于形成数据线。
经过上述步骤后，基底100上已形成了扫描线1011、数据线（由第三导电层106形成）以及像素电极1041，而所形成的半导体层103、栅极1012、源极1042以及漏极1043则构成了基底100所需的薄膜晶体管。在扫描线1011向薄膜晶体管的栅极1012输入扫描信号时，半导体层103导通，使薄膜晶体管打开，数据线通过导通孔1051向薄膜晶体管的源极1042输入显示信号，显示信号从漏极1043输出至像素电极1041。
值得注意的是，参阅图6并结合图5，在一具体实施方式中，第一导电层101和第三导电层106分别是第一金属层和第二金属层，第二导电层104是透明导电层。因此，在基底100上由下至上依次形成第一导电层101、第一绝缘层102、第二导电层104以及第二绝缘层105的具体步骤包括：
步骤S601：在基底上形成第一金属层；
步骤S602：第一金属层进行蚀刻，形成相互电连接的扫描线和作为开关管的薄膜晶体管的栅极；
步骤S603：在薄膜晶体管的栅极和扫描线之上形成第一绝缘层；
步骤S604：在第一绝缘层上形成透明导电层；
步骤S605：对透明导电层进行蚀刻，形成薄膜晶体管的源极、漏极以及像素电极，并且薄膜晶体管的漏极与像素电极电连接；
步骤S606：在薄膜晶体管的源极、漏极与像素电极之上形成第二绝缘层。
在本发明的备选实施方式中，薄膜晶体管的源极1042和漏极1043可以是金属导电层形成。因此，第二导电层104的数量可以为二，包括用于形成像素电极1041的透明导电层以及用于形成薄膜晶体管的源极1042和漏极1043的第三金属层（图未示），使形成薄膜晶体管的漏极1043的第三金属层和形成像素电极1041的透明导电层电性连接，以实现薄膜晶体管的漏极1043和像素电极1041的电性连接。
形成第二绝缘层之后，对第二绝缘层进行干蚀刻以形成导通孔。
参阅图7，在第二绝缘层上形成第三导电层、使第三导电层通过导通孔与开关管的输入电极电连接的具体步骤包括：
步骤S701：在第二绝缘层上形成第二金属层；
步骤S702：对第二金属层进行蚀刻，形成数据线，使数据线通过导通孔与薄膜晶体管的源极电性连接。
本领域技术人员在阅读上述关于图4和图5的阐述后，应能轻易地了解图6与图7中所示的方法是如何实施的，出于简洁的目的，在此不再赘述。
综上所述，本实施方式的阵列基板的制作方法，首先在基底100上形成作为扫描线1011和薄膜晶体管的栅极1012的第一导电层101，然后依次形成第一绝缘层102、第二导电层104和第二绝缘层105，对第二绝缘层105进行干蚀刻以形成导通孔1051，最后在第二绝缘层105上形成第三导电层106以用于形成数据线。由于在对第二绝缘层105进行干蚀刻形成导通孔1051时，还未形成用于形成数据线的第三导电层106，因此在干蚀刻时并未有扫描线1011和数据线的重叠区，由此能够大大降低阵列基板制作过程中静电炸伤的机率，提高阵列基板的良率。
参阅图8和图9，本发明阵列基板的一实施方式包括：基底800；设置于基底800上的相互电连接的扫描线8011和开关管的控制电极8012；设置于扫描线8011和开关管的控制电极8012上的第一绝缘层802；设置于第一绝缘层802上的透明的像素电极8041以及开关管的输入电极8042、输出电极8043，其中，输出电极8043与像素电极8041电连接，输入电极8042与输出电极8043之间设置有半导体803；设置于开关管的输入电极8042、输出电极8043以及像素电极8041之上的第二绝缘层805，并且第二绝缘层805上对应开关管的输入电极8042的位置设置有导通孔8051；设置于第二绝缘层805上导通孔8051区域的数据线806，数据线806通过导通孔8051与开关管的输入电极8042电连接。
值得注意的是，为了能够清楚示意本发明阵列基板电路中的主要元件结构分布，图8所示的阵列基板的平面结构示意图为简略结构图，第一绝缘层802以及第二绝缘层805没有在图8中示出，并且将覆盖在数据线806之下的开关管的输入电极8042和导通孔8051一并示出。
其中，本实施方式的开关管是薄膜晶体管，控制电极8012是薄膜晶体管的栅极，输入电极8042、输出电极8043分别是薄膜晶体管的源极、漏极。并且，薄膜晶体管的源极、漏极以及像素电极8041同属于一层透明导电层。
本实施方式的阵列基板，通过将数据线806最后设置于第二绝缘层805上导通孔8051所在的区域，使得在第二绝缘层805上设置导通孔8051时还未形成数据线806，由此避免了在设置导通孔8051时形成扫描线8011和数据线806的重叠区，能够大大降低阵列基板制作过程中静电炸伤的机率，提高阵列基板的良率。
本发明还提供液晶显示装置实施方式，其包括上述本发明阵列基板任一实施方式，在此不再赘述。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
在基底上由下至上依次形成第一导电层、第一绝缘层、第二导电层以及第二绝缘层，所述第一导电层用于形成相互电连接的扫描线和开关管的控制电极，所述第二导电层的数量至少为一，用于形成开关管的输入电极、输出电极以及透明的像素电极，所述输出电极与像素电极电连接；
对所述第二绝缘层进行干蚀刻以形成导通孔；
在所述第二绝缘层上形成第三导电层，使所述第三导电层通过导通孔与开关管的输入电极电连接，所述第三导电层用于形成数据线。
2.根据权利要求1所述的方法，其特征在于，
所述在基底上由下至上依次形成第一导电层、第一绝缘层、第二导电层以及第二绝缘层的步骤包括：
在所述基底上形成第一金属层；
对所述第一金属层进行蚀刻，形成相互电连接的扫描线和作为开关管的薄膜晶体管的栅极；
在所述薄膜晶体管的栅极和扫描线之上形成第一绝缘层；
在所述第一绝缘层上形成透明导电层；
对所述透明导电层进行蚀刻，形成所述薄膜晶体管的源极、漏极以及像素电极，并且所述薄膜晶体管的漏极与像素电极电连接；
在所述薄膜晶体管的源极、漏极与像素电极之上形成第二绝缘层。
3.根据权利要求2所述的方法，其特征在于，
所述在所述薄膜晶体管的栅极和扫描线之上形成第一绝缘层之后的步骤包括：
在所述薄膜晶体管的栅极对应的第一绝缘层上形成一半导体层，使所述薄膜晶体管的源极和漏极分别与所述半导体层连接。
4.根据权利要求1所述的方法，其特征在于，
所述对所述第二绝缘层进行干蚀刻以形成导通孔的步骤包括：
在所述薄膜晶体管的源极对应的第二绝缘层上进行干蚀刻，以在第二绝缘层和薄膜晶体管的源极之间形成导通孔。
5.根据权利要求4所述的方法，其特征在于，
所述在薄膜晶体管的源极对应的第二绝缘层上进行干蚀刻的步骤包括：
利用反应离子刻蚀的干蚀刻方式在所述薄膜晶体管的源极对应的第二绝缘层上进行干蚀刻。
6.根据权利要求5所述的方法，其特征在于，
所述在所述第二绝缘层上形成第三导电层，使所述第三导电层通过导通孔与开关管的输入电极电连接的步骤包括：
在所述第二绝缘层上形成第二金属层；
对所述第二金属层进行蚀刻，形成数据线，使所述数据线通过导通孔与薄膜晶体管的源极电性连接。
7.一种阵列基板，其特征在于，包括：
基底；
设置于所述基底上的相互电连接的扫描线和开关管的控制电极；
设置于所述扫描线和开关管的控制电极上的第一绝缘层；
设置于所述第一绝缘层上的开关管的输入电极、输出电极以及透明的像素电极，所述输出电极与像素电极电连接，所述输出电极与输入电极之间设置有半导体；
设置于所述开关管的输入电极、输出电极以及像素电极之上的第二绝缘层，所述第二绝缘层上对应开关管的输入电极的位置设置有导通孔；
设置于所述第二绝缘层上导通孔区域的数据线，所述数据线通过导通孔与开关管的输入电极电连接。
8.根据权利要求7所述的阵列基板，其特征在于，
所述开关管是薄膜晶体管，所述控制电极是薄膜晶体管的栅极，所述输入电极、输出电极分别为薄膜晶体管的源极、漏极。
9.根据权利要求8所述的阵列基板，其特征在于，
所述薄膜晶体管的源极、漏极以及像素电极同属于一层透明导电层。
10.一种液晶显示装置，其特征在于，包括如权利要求7-9任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210269093.9A CN102768991B (zh) | 2012-07-31 | 2012-07-31 | 一种液晶显示装置、阵列基板及其制作方法 |
| PCT/CN2012/079670 WO2014019227A1 (zh) | 2012-07-31 | 2012-08-03 | 一种液晶显示装置、阵列基板及其制作方法 |
| US13/582,746 US20140034952A1 (en) | 2012-07-31 | 2012-08-03 | Liquid Crystal Display Device, Array Substrate and Manufacturing Method Thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210269093.9A CN102768991B (zh) | 2012-07-31 | 2012-07-31 | 一种液晶显示装置、阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102768991A true CN102768991A (zh) | 2012-11-07 |
| CN102768991B CN102768991B (zh) | 2015-07-15 |
Family
ID=47096332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210269093.9A Active CN102768991B (zh) | 2012-07-31 | 2012-07-31 | 一种液晶显示装置、阵列基板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102768991B (zh) |
| WO (1) | WO2014019227A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103472638A (zh) * | 2013-09-12 | 2013-12-25 | 南京中电熊猫液晶显示科技有限公司 | 一种四道光罩制作的阵列基板及液晶面板 |
| CN106773401A (zh) * | 2016-12-28 | 2017-05-31 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及阵列基板 |
| CN110426904A (zh) * | 2019-06-27 | 2019-11-08 | 惠科股份有限公司 | 阵列基板和显示设备 |
| WO2022166312A1 (zh) * | 2021-02-05 | 2022-08-11 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08122819A (ja) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | 液晶表示装置及びその製造方法 |
| US20020180897A1 (en) * | 2001-06-05 | 2002-12-05 | Chae Gee Sung | Liquid crystal display and fabricating method thereof |
| CN1388405A (zh) * | 2001-05-29 | 2003-01-01 | Lg.菲利浦Lcd株式会社 | 用喷墨系统形成液晶层的方法 |
| TW200419811A (en) * | 2003-03-31 | 2004-10-01 | Quanta Display Inc | Method of fabricating a thin film transistor array panel |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001264802A (ja) * | 2000-03-15 | 2001-09-26 | Toshiba Corp | マトリクスアレイ基板 |
| WO2009054466A1 (ja) * | 2007-10-24 | 2009-04-30 | Kabushiki Kaisha Kobe Seiko Sho | 表示装置およびこれに用いるＣｕ合金膜 |
| CN101552277A (zh) * | 2008-04-03 | 2009-10-07 | 上海广电Nec液晶显示器有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN102034750B (zh) * | 2009-09-25 | 2015-03-11 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
-
2012
- 2012-07-31 CN CN201210269093.9A patent/CN102768991B/zh active Active
- 2012-08-03 WO PCT/CN2012/079670 patent/WO2014019227A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08122819A (ja) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | 液晶表示装置及びその製造方法 |
| CN1388405A (zh) * | 2001-05-29 | 2003-01-01 | Lg.菲利浦Lcd株式会社 | 用喷墨系统形成液晶层的方法 |
| US20020180897A1 (en) * | 2001-06-05 | 2002-12-05 | Chae Gee Sung | Liquid crystal display and fabricating method thereof |
| TW200419811A (en) * | 2003-03-31 | 2004-10-01 | Quanta Display Inc | Method of fabricating a thin film transistor array panel |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103472638A (zh) * | 2013-09-12 | 2013-12-25 | 南京中电熊猫液晶显示科技有限公司 | 一种四道光罩制作的阵列基板及液晶面板 |
| CN103472638B (zh) * | 2013-09-12 | 2016-06-15 | 南京中电熊猫液晶显示科技有限公司 | 一种四道光罩制作的阵列基板及液晶面板 |
| CN106773401A (zh) * | 2016-12-28 | 2017-05-31 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及阵列基板 |
| CN110426904A (zh) * | 2019-06-27 | 2019-11-08 | 惠科股份有限公司 | 阵列基板和显示设备 |
| WO2022166312A1 (zh) * | 2021-02-05 | 2022-08-11 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014019227A1 (zh) | 2014-02-06 |
| CN102768991B (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103472646B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN103413812B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN102315165B (zh) | 边缘电场型液晶显示器阵列基板及其制造方法 | |
| CN103364983A (zh) | 液晶显示装置及其制造方法 | |
| CN102945846B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN101577248B (zh) | 阵列基板及其形成方法 | |
| CN102315166A (zh) | 具有低电阻总线结构的薄膜晶体管基板及其制造方法 | |
| CN102088025A (zh) | 薄膜晶体管基板及其制造方法 | |
| CN102768991B (zh) | 一种液晶显示装置、阵列基板及其制作方法 | |
| CN106371253A (zh) | 阵列基板、液晶显示面板以及制造方法 | |
| CN102809859B (zh) | 液晶显示装置、阵列基板及其制作方法 | |
| CN102629613A (zh) | 一种x射线传感器的制作方法 | |
| CN105158955A (zh) | 一种显示面板及其制作方法 | |
| CN108054140A (zh) | Ffs模式阵列基板及其制造方法 | |
| CN103094253A (zh) | 一种栅极氧化层测试结构 | |
| CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| JPH09292626A (ja) | 液晶表示装置及びその製造方法 | |
| CN105097829A (zh) | 阵列基板及其制备方法 | |
| CN101477989B (zh) | 薄膜晶体管基板及其制造方法 | |
| CN102866553A (zh) | 一种金属氧化物平面开关型液晶显示面板及其制造方法 | |
| CN110534056B (zh) | 像素结构 | |
| CN103135302B (zh) | 平面开关控制模式的薄膜晶体管液晶显示器及其制作方法 | |
| CN108400139A (zh) | 阵列基板及其制作方法以及显示装置 | |
| CN107402671A (zh) | 一种内嵌式触控面板及其制造方法 | |
| CN218769536U (zh) | 一种高稳定性的氧化物薄膜晶体管阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 518000 Guangdong province Shenzhen Guangming New District Office of Gongming Tong community tourism industry science and Technology Parks Road Building 1 first floor B District Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210315 Address after: No.109, Kangping Road, Liuyang economic and Technological Development Zone, Changsha, Hunan 410300 Patentee after: Changsha Huike optoelectronics Co., Ltd Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: TCL Huaxing Photoelectric Technology Co.,Ltd. |