CN102768045A - 差动电容的感测电路及方法 - Google Patents

Abstract

一种差动电容的感测电路及方法，该感测电路包含有电荷储存电路产生与该差动电容的两端的电容值相关的第一输出电压及第二输出电压，以及放大级，其中该放大级包含运算放大器，其正输入端连接共同参考电压源，连接于该运算放大器的负输入端及输出端之间的开关，一端连接于该负输入端及另一端输入该第一输出电压或该第二输出电压的第一取样电容，以及一端连接于该负输入端及另一端藉开关连接共同参考电压源或该输出端的第二取样电容，而该放大级以一类关联双取样技术的操作方式，分次输入第一输出电压及第二输出电压，利用第二取样电容储存该非理想特性的误差值来抵减运算放大器的非理想特性。

Description

差动电容的感测电路及方法

技术领域

本发明是有关一种差动电容的感测电路，特别是关于一种差动电容的感测电路及方法，可抵减运算放大器内部的非理想效应对输出的影响。

背景技术

差动电容(differential Capacitance)又称为电极电容，是针对两电极各自形成的电容的差值大小作感测，广泛地应用于感测压力、加速度、直线位移、旋转角度等物理作用所造成的电容变化的感测器(sensor)，其电路结构依感测量的要求不同而不同，但基本皆是以感测器中两电极各自形成的电容的差异来产生感测值。

图1是现有量测差动电容10的感测电路，于美国专利公告第6,949,937号所提出，包含有切换式电容前端电路12及放大级(Amplifier Stage)14。差动电容10为两电极之间的电容，可视为由一对可变电容CT1、CT2组成。切换式电容前端电路12具有切换电路16及电荷储存电路18，于感测端Input1、Input2分别连接电容CT1、CT2，利用切换电路16中开关S1～S8的切换，让电容CT1、CT2连接电源VDD和VSS以供应适当的电荷，再重复将电容CT1、CT2的电荷转移至电荷储存电路18中的电容C1、C2中，最后将电容C1、C2中的电荷储存于一浮接的电容CD两端，以电容CD两端的电位差V_CD对应电容CT1、CT2的差值，最后将电容CD的两端连接放大器14的输入，将此电位差V_CD由放大级14放大输出，达到感测差动电容10的效果。图2a～图2e所示是图1中切换式电容前端电路12的操作示意图。而此现有技术更以过取样(Over-sampling)的方式，在不重置开关SR1及SR2的情况下重复图2a～图2d的动作，对电容CT1及CT2重复充放电，并重复转移电荷至内部的单一储存电容C1或C2中，用以于前端的切换式电容前端电路12中进行平均以抑制RF干扰或电源噪声后，之后，如图2e将电容C1、C2中的电荷储存于电容CD两端，最后，由图1中后端的放大级(Amplifier Stage)14连接电容CD的两端，放大输出。由于此现有技术是重复操作前端的切换式电容前端电路12以进行平均，并不是重复操作整个电路后再平均，具有节省功率消耗的效果。

但是，放大级14是利用运算放大器直接将对应输出电压V_OUT1、V_OUT2的差值V_CD放大，会同时将运算放大器的非理想效应一并于输出端输出，如偏移(Offset)、闪烁噪声(Flicker Noise)、有限增益的错误(Finite Gain error)...等，使得感测结果受到影响。

此外，上述的操作方式，却无法有效地平均，以降低噪声。以经由电荷守恒计算可得n次电荷转移后，以C1电容为例，其输出电压V_OUT1如下：

V_OUT1＝V_n+V_n-1·X+V_n-2·X²+…+V₁·X^n-1，公式1

$X=\frac{C1}{\mathrm{CT}1+\mathrm{CT}2+C1},$ 公式2

$V_{i,i=1...n}={\mathrm{VDD}}_i\×\frac{\mathrm{CT}1}{\mathrm{CT}1+\mathrm{CT}2+C1},$ 公式3

其中，X的数值通常位于0.1～0.5之间，VDD_i可视为包含RF干扰及电源噪声影响而等效电源VDD于各时间点产生不同数值。由公式1～3可知，经n次取样电荷转移后，除第n次取样转移外，其他次取样皆受一系数X所影响，且因X＜1，使得越前取样的结果对输出影响程度越少，亦即V_OUT1将近似于V_n，因此在此架构下进行过取样，并无法有效平均降低噪声。

发明内容

本发明的目的，在于提出一种差动电容的感测电路及方法，可抵减运算放大器内部的非理想效应对输出的影响。

根据本发明，一种差动电容的感测电路包含连接该差动电容的两端的第一感测端及第二感测端，连接该第一感测端及该第二感测端的切换电路，经由切换使该差动电容的两端连接于高电压源、低电压源或是进行电荷转移，耦接该切换电路的电荷储存电路，配合该切换电路的切换，储存该差动电容所转移的电荷，产生与该差动电容的两端的电容值相关的第一输出电压及第二输出电压，以及放大级，根据该第一输出电压及该第二输出电压的差异产生感测值，其中该放大级包含运算放大器，其正输入端连接共同参考电压源，用以输入该第一输出电压的第一开关，用以输入该第二输出电压的第二开关，第一取样电容，一端连接于该运算放大器的负输入端，另一端连接该第一开关及该第二开关，连接于该运算放大器的负输入端及输出端之间的第三开关，以及第二取样电容，一端连接于该运算放大器的负输入端，另一端藉第四开关及第五开关连接该共同参考电压源或该运算放大器的输出端。

根据本发明，一种差动电容的感测方法包含切换开关使该差动电容的两端连接于高电压、低电压或是进行电荷转移，储存该差动电容所转移的电荷，产生与该差动电容的两端的电容值相关的第一输出电压及第二输出电压，重置第一取样电容，并同时于运算放大器的负输入端储存该运算放大器的非理想误差值于第二取样电容中，利用该第一取样电容对该第一输出电压取样，以及再利用该第一取样电容对该第二输出电压取样，并使该第二取样电容连接于该运算放大器的负输入端与输出端之间，产生与该第一输出电压及该第二输出电压的差异相关的该感测值。

本发明能够抵减运算放大器的非理想特性。

附图说明

图1是量测差动电容的感测电路；

图2a～图2e所示是图1中切换式电容前端电路12的操作示意图；

图3是本发明差动电容感测电路的第一实施例；

图4a～图4c是图3中放大级22的操作示意图；

图5是使用二阶层电容的电荷储存电路20的第二实施例；以及

图6是本发明差动电容感测电路的第三实施例。

附图标号：

10差动电容

12切换式电容前端电路

14放大级

16切换电路

18电荷储存电路

20电荷储存电路

22放大级

24储存电路

26储存电路

28运算放大器

30电荷储存电路

32储存电路

34储存电路

36储存电路

具体实施方式

本发明的放大级以一类关联双取样技术(Pseudo Correlated DoubleSampling)的操作方式，分次输入前端电路取样的电压，并利用一电容储存该非理想特性的误差值来抵减运算放大器的非理想特性。

图3是本发明差动电容感测电路的第一实施例。图中的感测电路具有切换电路16、电荷储存电路20以及放大级22，其中电荷储存电路20具有多个储存电容，操作时以开关控制将每次取样所转移的电荷储存于不同储存电容中，最后再将储存电容并联输出，达到对输入及噪声取样平均的效果。切换电路16于感测端Input1、Input2分别连接电容CT1、CT2，利用切换电路16中开关S1～S8的切换，让电容CT1、CT2连接低电压源或高电压源，于本说明时的所有实施例皆以电源VSS为低电压源，电源VDD为高电压源，以供应适当的电荷，再重复将电容CT1、CT2的电荷转移至电荷储存电路20中(过程如图2a～图2d所示)。电荷储存电路20具有储存电路24、26，而储存电路24与储存电路26具有完全相同的结构，储存电路24包含多个电容CS11、CS12、CS13，操作时以开关SC11、SC12、SC13控制，将电容CT1不同次取样所转移的电荷储存于不同的电容CS11、CS12、CS13中，最后同时导通开关SC14、SC15、SC16将所有电容并联产生输出电压V_OUT1，而储存电路26包含多个电容CS21、CS22、CS23，操作时以开关SC21、SC22、SC23控制，将电容CT2不同次取样所转移的电荷储存于不同的电容CS21、CS22、CS23中，最后同时导通开关SC24、SC25、SC26将所有电容并联产生输出电压V_OUT2。而本发明的放大级22包含有运算放大器28、开关SW1～SW6、取样电容CA、CB，运算放大器28的正输入端连接共同参考电压源，开关SW1连接储存电路24输入输出电压V_OUT1，开关SW2连接储存电路26用以输入输出电压V_OUT2，开关SW3连接于该运算放大器的负输入端及输出端之间，取样电容CA一端连接于该运算放大器28的负输入端，另一端连接开关SW1、SW2，而取样电容CB一端连接于该运算放大器28的负输入端，另一端连接开关SW4、SW5，使取样电容连接于共同参考电压源或运算放大器28的输出端，而开关SW6则用于重置取样电容CA的电位。一实施例中，使用电源VSS作为共同参考电压源。另一实施例中，使用(VDD-VSS)/2作为共同参考电压源。图4a～图4c是图3中放大级22的操作示意图。一开始，如图4a所示，先导通开关SW6，重置取样电容CA的电位，并同时于运算放大器28的负输入端，储存运算放大器28的非理想误差值Verr于取样电容CB中，接着如图4b所示，导通开关SW1、SW4，利用取样电容CA对该输出电压V_OUT1取样，最后导通开关SW2、SW5使取样电容CB连接于该运算放大器28的负输入端与输出端之间，而取样电容CA对该输出电压V_OUT2取样，经由放大级放大后，此时取样电容CB跨压V_CB为[(V_OUT1-V_OUT2)*(CA/CB)+Verr]+(-Verr)，其中的非理想误差值Verr与运算放大器28的非理想效应互相抵消，产生感测值V_SENS＝(V_OUT1-V_OUT2)*(CA/CB)，只与输出电压V_OUT1、V_OUT2之间的差值相关。

为达到多次取样分别储存的目的，电荷储存电路20可采阶层化储存设计。如图5所示，是使用二阶层电容的电荷储存电路20的第二实施例。图中的电荷储存电路20中的储存电路24 26具有完全相同的结构，皆为两阶层储存电容架构。以储存电路24对电容CT1重复取样为例(过程如图2a～图2b所示)，第一次取样所转移的电荷储存于电容CS111中，第二次取样所转移的电荷储存于电容CS112中，之后导通开关SC113与SC114，将电容CS111与CS112的电荷转移到电容CS121中储存，然后导通开关SR111与SR112重置电容CS111、CS112，第三与四次取样依同一方式分别储存于电容CS111、CS112中，再将电荷转移到电容CS122中，第五与六次取样又依同一方式分别储存于电容CS111、CS112中，再将电荷转移到电容CS123中，之后导通开关SC124、SC125、SC126，输出电压V_OUT1即为2*3＝6次取样后的平均输出。对CT2电容取样也是依同一方式进行。对电容CT1与CT2的取样可交错进行，亦对降低噪声干扰有帮助。以N个第一阶电容，M个第二阶电容组成的两阶层储存电容架构对CT1电容重复n＝N*M次取样说明上述多阶层储存电容的操作原理，经由电荷守恒计算，其输出电压V_OUT1如下：

V_OUT1＝((V_n+V_n-1+…+V₂+V₁)/M)×A，公式4

$V_{i,i=1...n}={\mathrm{VDD}}_i\×\frac{\mathrm{CT}1}{\mathrm{CT}1+\mathrm{CT}2+\mathrm{CS}1},$ 公式5

$A=\frac{\mathrm{CS}1}{N*\mathrm{CS}1+\mathrm{CS}2},$ 公式6

其中，CS1为所有第一阶电容的相同电容值，CS2为所有第二阶电容的相同电容值。将公式5、6代入公式4可以看出，此多阶层分别储存转移电荷的方式，可有效地平均输入讯号及噪声，降低噪声的影响。因此，将电荷储存电路20设计成多阶层的储存电路，其输出电压趋近于进行了多阶层内各阶层电容数目乘积的取样次数所得到的平均输出电压。在其他实施例中，更可以依此方式将电荷储存电路20设计成三阶层或是三阶层以上的储存电路。

图6是本发明差动电容感测电路的第三实施例。图中的感测电路具有切换电路16、电荷储存电路30以及放大级22，其中电荷储存电路30同样是以多个储存电容进行过取样的概念进行操作，但是不同于图3的实施例，该电荷储存电路30具有三个储存电路32、34、36，并将多个储存电容的概念加于浮接于储存电路32、34之间的储存电路36中。此电路以储存电路32、34中的电容CS1、CS2对电容CT1、CT2取样(过程如图2a～图2d所示)，第一次取样之后导通开关SCD1、SCD2，将电荷储存于电容CD1中，然后重置电容CS1、CS2，以相同操作于第二次取样之后将电荷储存于电容CD2中，再重置电容CS1、CS2，接着第三次取样之后将电荷储存于电容CD3中，最后，将电容CD1～CD3并联输出，达到对输入及噪声取样平均的效果。在其他实施例中，储存电路32、34同样具有多个或多阶的储存电容，如图3或图5的储存电路24、26，进而使输出更为平均。

以上对于本发明的较佳实施例所作的叙述是为阐明的目的，而无意限定本发明精确地所揭露的形式，基于以上的教导或从本发明的实施例学习而作修改或变化是可能的，实施例是为解说本发明的原理以及让本领域技术人员以各种实施例利用本发明在实际应用上而选择及叙述，本发明的技术思想企图由权利要求及其均等来决定。

Claims (13)

1.一种感测差动电容的感测电路，其特征在于，所述的感测电路包含：

第一感测端及第二感测端，连接所述差动电容；

切换电路，连接所述第一感测端及所述第二感测端，经由切换使所述差动电容连接于高电压源、低电压源或是进行电荷转移；

电荷储存电路，耦接所述切换电路，配合所述切换电路的切换，储存所述差动电容所转移的电荷，产生与所述差动电容的两端的电容值相关的第一输出电压及第二输出电压；以及

放大级，根据所述第一输出电压及所述第二输出电压的差异产生感测值，包含：

运算放大器，其正输入端连接共同参考电压源；

第一开关，用以输入所述第一输出电压；

第二开关，用以输入所述第二输出电压；

第一取样电容，一端连接于所述运算放大器的负输入端，另一端连接所述第一开关及所述第二开关；

第三开关，连接于所述运算放大器的负输入端及输出端之间；以及

第二取样电容，一端连接于所述运算放大器的负输入端，另一端藉第四开关及第五开关连接所述共同参考电压源或所述运算放大器的输出端。

2.如权利要求1所述的感测电路，其特征在于，电荷储存电路包含：

第一储存电路，包含多个第一储存电容，分次储存所述差动电容的一端的电荷于所述不同第一储存电容中，产生第一输出电压；以及

第二储存电路，包含多个第二储存电容，分次储存所述差动电容的另一端的电荷于所述不同第二储存电容中，产生第二输出电压。

3.如权利要求2所述的感测电路，其特征在于，所述第一储存电路及所述第二储存电路并联所述多个第一储存电容或所述多个第二储存电容，以产生所述第一输出电压或所述第二输出电压。

4.如权利要求2所述的感测电路，其特征在于，所述多个第一储存电容或所述多个第二储存电容包含：

多个第一阶电容，分次储存电荷于所述不同第一阶电容中；以及

多个第二阶电容，分次储存所述多个第一阶电容并联后的电荷于所述不同第二阶电容中。

5.如权利要求2所述的感测电路，其特征在于，所述电荷储存电路更包含第三储存电路，包含至少一第三储存电容，连接所述第一储存电路及第二储存电路，分别储存所述第一储存电路及第二储存电路中的电荷于两端。

6.如权利要求2所述的感测电路，其特征在于，所述电荷储存电路包含：

第一储存电路，储存所述差动电容的一端的电荷于第一储存电容中；

第二储存电路，储存所述差动电容的另一端的电荷于第二储存电容中；以及

第三储存电路，包含多个第三储存电容，其中每一所述第三储存电容的两端分别连接于所述第一储存电路及第二储存电路，分次将所述第一储存电路及第二储存电路中的电荷储存于所述不同第三储存电容中，并联时于两端产生第一输出电压及第二输出电压。

7.如权利要求1所述的感测电路，其特征在于，所述切换电路包含：

第一开关对，连接所述第一感测端，包含第一上下桥开关分别连接高电压源及低电压源；

第二开关对，连接所述第二感测端，包含第二上下桥开关分别连接高电压源及低电压源；

第三开关对，连接所述第一储存电路，使所述第一储存电路连接于所述第一感测端、第二感测端或同时连接，进行电荷转移；以及

第四开关对，连接所述第二储存电路，使所述第二储存电路连接于所述第一感测端、第二感测端或同时连接，进行电荷转移。

8.一种差动电容的感测方法，其特征在于，所述的感测方法包含：

(a)切换开关使所述差动电容的两端连接于高电压源、低电压源或是进行电荷转移；

(b)储存所述差动电容所转移的电荷，产生与所述差动电容的两端的电容值相关的第一输出电压及第二输出电压；

(c)重置第一取样电容，并同时于运算放大器的负输入端储存所述运算放大器的非理想误差值于第二取样电容中；

(d)利用所述第一取样电容对所述第一输出电压取样；

(e)再利用所述第一取样电容对所述第二输出电压取样；以及

(f)使所述第二取样电容连接于所述运算放大器的负输入端与输出端之间，产生与所述第一输出电压及所述第二输出电压的差异相关的感测值。

9.如权利要求8所述的感测方法，其特征在于，所述(b)步骤包含：

分次储存所述差动电容的一端的电荷于不同第一储存电容中；以及

分次储存所述差动电容的另一端的电荷于不同第二储存电容中。

10.如权利要求9所述的感测方法，其特征在于，所述的感测方法更包含并联所述多个第一储存电容或所述多个第二储存电容，以产生所述第一输出电压或所述第二输出电压。

11.如权利要求9所述的感测方法，其特征在于，所述分次储存所述差动电容的一端的电荷于不同第一储存电容中的步骤包含：

分次储存电荷于不同第一阶电容中；以及

分次储存所述多个第一阶电容并联后的电荷于不同第二阶电容中。

12.如权利要求9所述的感测方法，其特征在于，所述的感测方法更包含将所述第一储存电路及第二储存电路中的电荷分别储存于第三储存电容的两端。

13.如权利要求8所述的感测方法，其特征在于，所述(b)步骤包含：

储存所述差动电容的一端的电荷于第一储存电容中；

储存所述差动电容的另一端的电荷于第二储存电容中；以及

分次将所述第一储存电路及第二储存电路中的电荷储存于所述不同第三储存电容中，并联时于两端产生第一输出电压及第二输出电压。

Images