JP5426633B2 - タッチセンサの信号処理回路、およびタッチセンサ - Google Patents

Description

本発明は、静電容量型のタッチパネルを含むタッチセンサの信号処理回路などに関するものである。

従来、この種のタッチパネルを含むタッチセンサに関する発明としては、例えば特許文献１に記載される発明が知られている。
この特許文献１に記載の発明は、図１５に示すように、ＸラインＸ１〜Ｘ４とＹラインＹ１〜Ｙ４とを含むタッチパネル１００と、このタッチパネル１００上のタッチ位置を検出するための信号処理回路２００とを備えている。タッチパネル１００と信号処理回路２００とは、別個に構成されている。

また、タッチパネル１００上には、図１５に示すように、外部の信号処理回路２００と接続するために複数の外部接続端子３００が配置され、その複数の外部接続端子３００のそれぞれは、駆動ラインＹ１〜Ｙ４および検出ラインＸ１〜Ｘ４の各一端と接続されている。
信号処理回路２００は、図１５に示すように、制御回路２０１と、駆動回路２０２と、検出回路２０３と、座標検出回路２０４と、を備えている。

制御回路２０１は、タッチパネル１００へのタッチ位置の検出のときに、駆動回路２０２と検出回路２０３のそれぞれの制御を行う。駆動回路２０２は、駆動ラインＹ１〜Ｙ４の中から２つを順次選択し、この選択された２つの駆動ラインのそれぞれに異なる電圧を供給する。検出回路２０３は、検出ラインＸ１〜Ｘ４の中から選択した１つの検出ラインと選択された一方の駆動ラインとの間の静電容量Ａと、選択した検出ラインと選択された他方の駆動ラインとの間の静電容量Ｂとの間の容量差（Ａ−Ｂ）を検出する。座標検出回路２０４は、駆動ラインおよび検出ラインの位置と、容量差（Ａ−Ｂ）に基づき観察者のタッチパネルへのタッチ位置を演算する。

特開２００９−１５４８９号公報

ところで、タッチパネル１００上に配置される複数の外部接続端子３００の配置位置は、タッチパネル１００のサイズや用途などにより決まり、図１５の他に図１６のような場合があり、その配置位置は様々である。
このため、従来、タッチセンサの信号処理回路を設計する場合には、タッチパネル上に配置される外部接続端子の配置位置を考慮あるいは意識しながら設計する必要がある。

そこで、本発明の目的は、タッチパネル上に配置される外部接続端子の配置位置を考慮あるいは意識することなく設計することができるタッチセンサの信号処理回路を提供することにある。

上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。
第１の発明は、複数の第１のラインと、前記複数の第１のラインと絶縁層を介して交差するように配置される複数の第２のラインと、を備えるタッチパネルを含むタッチセンサの信号処理回路であって、駆動ラインに電圧を供給する駆動部と、検出ライン上の電圧を検出する電圧検出部と、タッチパネルのタッチ位置の検出のときの動作手順に従って予め定めてあるラインの選択と接続に係る設定データを基に、前記複数の第１のラインおよび前記複数の第２のラインのうちから、予め定められたラインを前記駆動ラインとして選択して前記駆動部と接続し、かつ、前記設定データを基に、前記複数の第１のラインおよび前記複数の第２のラインのうちから、予め定められたラインを前記検出ラインとして選択して前記電圧検出部と接続する選択部と、前記設定データを格納するメモリと、前記メモリに格納する設定データを読み出して前記選択部に出力する制御部と、を備える。

さらに第１の発明の前記選択部は、前記複数の第１のラインごとに設けた複数の第１のスイッチ部と、前記複数の第２のラインごとに設けた複数の第２のスイッチ部と、を備え、前記複数の第１のスイッチ部のそれぞれは、前記第１のラインと前記駆動部と接続する第１のスイッチと、前記第１のラインと前記電圧検出部と接続する第２のスイッチと、を備え、前記複数の第２のスイッチ部のそれぞれは、前記第２のラインと前記駆動部と接続する第３のスイッチと、前記第２のラインと前記電圧検出部と接続する第４のスイッチと、を備える。

第２の発明は、第１の発明において、前記複数の第１のスイッチ部のそれぞれは、前記第１のラインとグランドとを接続する第５のスイッチをさらに備え、前記複数の第２のスイッチ部のそれぞれは、前記第２のラインとグランドとを接続する第６のスイッチをさらに備える。
第３の発明は、第１または第２の発明において、前記選択部は、前記複数の第１のスイッチ部ごとに設けた複数の第１デコーダと、前記複数の第２のスイッチ部ごとに設けた複数の第２デコーダと、をさらに備え、前記複数の第１デコーダのそれぞれは、前記設定データにしたがって前記第１のスイッチと前記第２のスイッチを選択的にオンし、前記複数の第２デコーダのそれぞれは、前記設定データにしたがって前記第３のスイッチと前記第４のスイッチを選択的にオンする。

本発明によれば、タッチパネル上に配置される外部接続端子の配置位置を考慮あるいは意識することなく設計することができる。
また、本発明によれば、タッチパネルへのタッチ位置の検出方式に差異があっても、駆動部、選択部の構成を共通化できるので、各種の検出方式に柔軟に対応できる。

本発明の実施形態が適用されるタッチセンサの構成を示すブロック図である。 実施形態の選択回路の具体的な構成を示す回路図である。 実施形態の駆動部の具体的な構成を示す回路図である。 実施形態の電圧検出回路の具体的な構成を示す回路図である。 駆動回路および電圧検出回路の状態１、２の動作のタイミングと、そのときのスイッチのオンオフ状態を示す図である。 駆動回路および電圧検出回路の状態１〜４の動作のタイミングと、そのときのスイッチのオンオフ状態を示す図である。 駆動回路および電圧検出回路の状態１〜４の動作と、これに対応するスイッチのオンオフ状態との関係をまとめた図である。 実施形態の駆動回路と電圧検出回路の動作を説明する説明図である。 実施形態の検出パターン１〜４と、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。 実施形態の検出パターン５〜８と、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。 デコーダの入力データと、これに対応するスイッチのオンオフ状態との関係を示す図である。 端子と、この端子と接続される相手側のタッチパネルのラインとの対応関係を説明する図である。 メモリに格納される設定データの形式を説明する図である。 メモリの格納内容を説明する図である。 従来のタッチセンサの構成例を示す図である。 タッチパネルの他の構成例を示す図である。

以下、本発明の実施形態について図面を参照して説明する。
（実施形態の構成）
図１は、本発明の実施形態が適用されるタッチセンサの構成を示すブロック図である。
実施形態が適用されるタッチセンサは、図１に示すように、タッチパネル１と、選択回路２と、駆動回路３と、電圧検出回路４と、Ａ／Ｄ変換回路５と、容量算出回路６と、タッチ位置検出回路７と、制御回路８と、アドレス生成回路９と、メモリ１０と、ラッチ１１と、を備えている。

ここで、選択回路２、駆動回路３、電圧検出回路４、Ａ／Ｄ変換回路５、容量算出回路６、タッチ位置検出回路７、制御回路８、アドレス生成回路９、メモリ１０、およびラッチ１１は、タッチパネル１上のタッチ位置を検出するための信号処理回路１３を形成する。この信号処理回路１３は、タッチパネル１とは別個に構成される。
タッチパネル１は、ガラスなどからなる基板（図示せず）で形成され、その基板上に、例えば８本のＸラインＸ１〜Ｘ８がＸ方向に所定の間隔で配置される。また、その基板上に、ＸラインＸ１〜Ｘ８と絶縁層を介して交差するように、例えば８本のＹラインＹ１〜Ｙ８がＹ方向に所定の間隔で配置される。このため、ＸラインＸ１〜Ｘ８とＹラインＹ１〜Ｙ８とは絶縁層を介して互いに絶縁され、かつ容量結合している。

また、タッチパネル１上には、図１に示すように、選択回路２と接続するために複数の外部接続端子１−１〜１−８および１−１１〜１−１８配置されている。外部接続端子１−１〜１−８にはＸラインＸ１〜Ｘ８の各一端が接続され、外部接続端子１−１１〜１−１８にはＹラインＹ１〜Ｙ８の各一端が接続されている。
選択回路２は、メモリ１０から読み出されてラッチ１１に記憶される設定データを基に、タッチパネル１のＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちから２つを駆動ラインとして選択する。例えば、ＹラインＹ１〜Ｙ８のうちから２つを駆動ラインとして選択する。

また、選択回路２は、メモリ１０から読み出されてラッチ１１に記憶される設定データを基に、タッチパネル１のＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちから所定のラインを検出ラインとして選択する。例えば、タッチパネル１のＸラインＸ１〜Ｘ８のうちの一部を第１の検出ラインとして選択し、ＸラインＸ１〜Ｘ８のうちの残りを第２の検出ラインとして選択する。

駆動回路３は、後述のように電圧値（振幅）が変化する電圧を生成し、この生成した電圧を選択回路２で駆動ラインとして選択された２つのラインに駆動電圧として供給する。
電圧検出回路４は、選択回路２で選択された第１および第２の検出ライン上に生ずる一方の電圧と他方の電圧との差の電圧を、出力電圧として出力する。
Ａ／Ｄ変換回路５は、電圧検出回路４の出力電圧をＡ／Ｄ変換し、このＡ／Ｄ変換した電圧を容量算出回路６に出力する。

容量算出回路６は、Ａ／Ｄ変換回路５でＡ／Ｄ変換された電圧検出回路４の各出力電圧と、後述の変換行列を基に演算を行い、選択回路２で選択された一方の駆動ラインと選択回路２で選択された各検出ラインとの各交差部における静電容量と、選択回路２で選択された他方の駆動ラインと選択回路２で選択された各検出ラインとの各交差部における静電容量との差の静電容量をそれぞれ算出する。

タッチ位置検出回路７は、容量算出回路６が算出した各静電容量に基づいて、タッチパネル１のタッチ位置を検出する。
制御回路８は、タッチパネル１のタッチ位置を検出するときに、駆動回路３、電圧検出回路４、アドレス生成回路９、およびラッチ１１を後述のようにそれぞれ制御する。
アドレス生成回路９は、制御回路８からの指示に基づき、メモリ１０に格納される選択回路２の動作を制御するための設定データを読み出すためのアドレスを生成する。

メモリ１０は、タッチパネル１のタッチ位置を検出するときの動作手順に従って予め定めてある、選択回路２が行うラインの選択と接続の制御に係る設定データを格納する。その設定データは、具体的には選択回路２の後述のスイッチをオンオフ制御するデータである。メモリ１０は、データの読み出し専用のメモリ、データの書き換えが可能な不揮発性のメモリ、あるいはデータの書き換えが可能な揮発性のメモリを使用する。
ラッチ１１は、選択回路２の後述のスイッチをオンオフ制御する場合に、メモリ１０から読み出される設定データを一時的に記憶する。

次に、図１の選択回路２の具体的な構成について、図２を参照して説明する。
選択回路２は、図２に示すように、スイッチ部２１−１〜２１−８と、スイッチ部２２−１〜２２−８と、デコーダ２３−１〜２３−８と、デコーダ２４−１〜２４−８と、接続ライン２５〜２９と、を備えている。
スイッチ部２１−１〜２１−８は、ＸラインＸ１〜Ｘ８ごとに設けられている。そして、スイッチ部２１−１〜２１−８のそれぞれは、自己のＸラインと、電圧検出回路４、駆動回路３、およびグランド電圧ＶＳＳのうちのいずれかとの接続を、接続ライン２５〜２９を介して行う。
スイッチ部２２−１〜２２−８は、ＹラインＹ１〜Ｙ８ごとに設けられている。そして、スイッチ部２２−１〜２２−８のそれぞれは、自己のＹラインと、電圧検出回路４、駆動回路３、およびグランド電圧ＶＳＳのうちのいずれかとの接続を、接続ライン２５〜２９を介して行う。

このため、スイッチ部２１−１〜２１−８およびスイッチ部２２−１〜２２−８のそれぞれは、５つのスイッチＳＷ１１〜ＳＷ１５を備えている。
スイッチＳＷ１１は、電圧検出回路４の入力端子４４とＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちの１つのラインとの接続のために使用する。スイッチＳＷ１２は、電圧検出回路４の入力端子４５とＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちの１つのラインとの接続のために使用する。

スイッチＳＷ１３は、駆動回路３の出力端子３３とＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちの１つのラインとの接続のために使用する。スイッチＳＷ１４は、駆動回路３の出力端子３４とＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちの１つのラインとの接続のために使用する。スイッチＳＷ１５は、ＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちの１つのラインをグランド電圧ＶＳＳに接続するために使用する。

デコーダ２３−１〜２３−８は、スイッチ部２１−１〜２１−８に対応して設けている。そして、デコーダ２３−１〜２３−８のそれぞれは、メモリ１０から読み出されてラッチ１１に記憶される設定データに応じて、スイッチ部２１−１〜２１−８のそれぞれが備えるスイッチＳＷ１１〜ＳＷ１５のオンオフ制御を行う。
デコーダ２４−１〜２４−８は、スイッチ部２２−１〜２２−８に対応して設けている。そして、デコーダ２４−１〜２４−８のそれぞれは、メモリ１０から読み出されてラッチ１１に記憶される設定データに応じて、スイッチ部２２−１〜２２−８のそれぞれが備えるスイッチＳＷ１１〜ＳＷ１５のオンオフ制御を行う。

デコーダ２３−１〜２３−８およびデコーダ２４−１〜２４−８のそれぞれには、図１１に示すように、３ビットの設定データが入力され、これに応じてスイッチＳＷ１１〜ＳＷ１５をオンオフ制御するようになっている。
この実施形態では、たとえば、タッチパネル１のＸラインとＹラインの合計が３０本までの場合に対応して、信号処理回路１３に、図示しない端子１〜端子３０を設けている（図１２参照）。この端子１〜端子３０は、各デコーダで制御されるスイッチＳＷ１１〜ＳＷ１５と、タッチパネル１の各ラインとを接続するためのものであり、選択回路２内の所定の位置に配置されている。
そして、タッチパネル１が８個のＸラインＸ１〜Ｘ８、１２個のＹラインＹ１〜Ｙ１２を有する場合には、ＸラインＸ１〜Ｘ８とＹラインＹ１〜Ｙ１２は、図１２に示す各端子に接続するように割り当てられている。

次に、メモリ１０の各アドレスに格納される設定データの形式について、図１３を参照して説明する。
この設定データは、図１３に示すように、上記の端子の個数Ｎに応じて（３ビット×Ｎ個）ビットのデータからなる。図１２に示すように、端子の個数が３０の場合には、その設定データは９０ビットからなる。
次に、図１２の接続に対応してメモリ１０に格納される設定データの内容の一例について、図１４を参照して説明する。
この例では、図１４に示すように、メモリ１０の番地０〜７のそれぞれに、図９、図１０で示す検出パターン１〜８に対応する各設定データが格納される。
なお、８番地以降には、駆動ライン（Ｙライン）を変更した検出パターンに応じた設定データを格納する。

図１４において、各数値は各端子に係る３ビットのデータを１０進数で置き換えたものである。また、最上位のデータは端子３０に係る設定値であり、最下位のデータは端子１に係る設定値である。
図１４において、符号Ａで示す部分の各データは、使用しない端子１〜５をフローティングに設定するデータである。符号Ｂで示す部分の各データは、端子６〜１０をグランドに接続するデータ、すなわち駆動ラインとして使用しないＹラインＹ４、Ｙ６、Ｙ８、Ｙ１０、Ｙ１２をグランドに接続するデータである。
符号Ｃで示す部分のデータは、端子１１を駆動回路３の出力端子３３に接続するデータ、すなわち駆動ラインとして使用するＹラインＹ２を駆動回路３の出力端子３３に接続するデータである。

符号Ｄで示す部分のデータは、端子１２〜１９を電圧変換回路４の入力端子４４、４５と接続するデータ、すなわち検出ラインとして使用するＸラインＸ１〜８を電圧検出回路４の入力端子４４、４５と接続するデータである。いずれの入力端子に接続されるかは検出パターンに従う。
符号Ｅで示す部分のデータは、端子２０を駆動回路３の出力端子３４に接続するデータ、すなわち駆動ラインとして使用するＹラインＹ１を駆動回路３の出力端子３４に接続するデータである。

符号Ｆで示す部分の各データは、端子２１〜２５をグランドに接続するデータ、すなわち駆動ラインとして使用しないＹラインＹ３、Ｙ５、Ｙ７、Ｙ９、Ｙ１１をグランドに接続するデータである。符号Ｇで示す部分の各データは、使用しない端子２５〜３０をフローティングに設定するデータである。
次に、図１の駆動回路３の具体的な構成について、図３を参照して説明する。

駆動回路３は、図３に示すように、第１駆動回路３１と、第２駆動回路３２と、２つの出力端子３３、３４とを備えている。
第１駆動回路３１は、スイッチＳＷ１とスイッチＳＷ２を直列に接続し、スイッチＳＷ１の一端に高電位の電源電圧ＶＤＤ（例えば３．３Ｖ）を印加し、スイッチＳＷ２の一端に低電位の電源電圧ＶＳＳ（例えば０Ｖ）を印加している。そして、スイッチＳＷ１、ＳＷ２をオンオフ制御することにより、電源電圧ＶＤＤと電源電圧ＶＳＳとを出力端子３３から選択的に出力する。

第２駆動回路３２は、スイッチＳＷ３とスイッチＳＷ４を直列に接続し、スイッチＳＷ３の一端に電源電圧ＶＤＤを印加し、スイッチＳＷ４の一端に電源電圧ＶＳＳを印加している。そして、スイッチＳＷ３、ＳＷ４をオンオフ制御することにより、電源電圧ＶＤＤと電源電圧ＶＳＳとを出力端子３４から選択的に出力する。

次に、図１の電圧検出回路４の具体的な構成について、図４を参照して説明する。
電圧検出回路４は、図４に示すように、後述の入力電圧を積分する積分回路４１と、後述の入力電圧を積分する積分回路４２と、積分回路４１の出力電圧と積分回路４２の出力電圧との差分を求める演算をする減算回路４３と、２つの入力端子４４、４５と、を備えている。
積分回路４１は、図４に示すように、オペアンプＯＰ１と、積分コンデンサＣｆと、スイッチＳＷ６と、を備えている。

オペアンプＯＰ１の反転入力端子（−）には入力電圧が入力され、オペアンプＯＰ１の非反転入力端子（＋）には電圧ＶＣＯＭ（ＶＤＤ／２）が印加される。また、オペアンプＯＰ１の反転入力端子と出力端子との間には、積分コンデンサＣｆとスイッチＳＷ６との並列回路が接続されている。
積分回路４２は、図４に示すように、オペアンプＯＰ２と、積分コンデンサＣｆと、スイッチＳＷ５と、を備えている。

オペアンプＯＰ２の反転入力端子には入力電圧が入力され、オペアンプＯＰ２の非反転入力端子には電圧ＶＣＯＭ（ＶＤＤ／２）が印加される。また、オペアンプＯＰ２の反転入力端子と出力端子との間には、積分コンデンサＣｆとスイッチＳＷ５との並列回路が接続されている。
減算回路４３は、図４に示すように、オペアンプＯＰ３と、４つの抵抗Ｒ１〜Ｒ４と、を備えている。

オペアンプＯＰ３の反転入力端子には、積分回路４２の出力が抵抗Ｒ２を介して供給され、オペアンプＯＰ３の非反転入力端子には、積分回路４１の出力が抵抗Ｒ１を介して供給される。また、オペアンプＯＰ３の非反転入力端子は、抵抗Ｒ３を介してＶＣＯＭ（ＶＤＤ／２）に接続されている。そして、オペアンプＯＰ２の反転入力端子と出力端子との間には、帰還抵抗として抵抗Ｒ４が接続されている。

次に、駆動回路３および電圧検出回路４の動作について、図５および図６を参照して説明する。
駆動回路３および電圧検出回路４は、図５に示すように、「状態１」の動作（充電動作）と「状態２」の動作（電荷−電圧変換動作）を一つの動作とし、これを繰り返す。
「状態１」では、駆動回路３のスイッチＳＷ１、ＳＷ４がオン、ＳＷ２、ＳＷ３がオフとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオンになる。「状態２」では、駆動回路３のスイッチＳＷ１、ＳＷ４がオフ、ＳＷ２、ＳＷ３がオンとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオフとなる。

また、駆動回路３および電圧検出回路４は、図６に示すように、「状態１」〜「状態４」の動作を一つの動作とし、これを繰り返すようにしても良い。
図６の場合は、「状態１」および「状態２」では、スイッチＳＷ１〜ＳＷ６は第１の動作と同様にオンオフ動作する。そして、「状態３」では、駆動回路３のスイッチＳＷ１、ＳＷ４がオフ、ＳＷ２、ＳＷ３がオンとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオンになる。「状態４」では、駆動回路３のスイッチＳＷ１、ＳＷ４がオン、ＳＷ２、ＳＷ３がオフとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオフになる。

このような「状態１」〜「状態４」の動作と、これに対応するスイッチＳＷ１〜ＳＷ６のオンオフ状態をまとめると、図７のようになる。
図６に示す動作の場合には、状態１、２と状態３、４では、駆動回路３が同一の駆動ラインに極性の異なる電圧を印加することができ、電圧検出回路４は２回の測定を行うことができる（図８参照）。前記２回の測定の差をとることにより、低周波ノイズを除去する効果がある。

（実施形態の動作）
次に、実施形態の動作について、図面を参照して説明する。
まず、駆動回路３および電位検出回路４の動作について、図８を参照して説明する。
図８は、タッチパネル１のＹラインＹ１、Ｙ２が駆動回路３に接続され、タッチパネル１のＸラインＸ１、Ｘ２が電圧検出回路４に接続された場合であり、ＸラインＸ１、Ｘ２とＹラインＹ１、Ｙ２の各交差部に形成される静電容量をＣ１〜Ｃ４とする。
そして、駆動回路３および電圧検出回路４は、図５に示すような「状態１」と「状態２」の動作を行う。

「状態１」の動作では、駆動回路３のスイッチＳＷ１、ＳＷ４がオン、ＳＷ２、ＳＷ３がオフとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオンになり、スイッチＳＷ１〜ＳＷ６のオンオフ状態は図８に示すようになる。
このため、駆動回路３により、ＹラインＹ２には高電位の電源電圧ＶＤＤ（例えば３．３Ｖ）が印加され、ＹラインＹ１には低電位の電源電圧ＶＳＳ（例えば０Ｖ）が印加される。またスイッチＳＷ５、ＳＷ６がオンになることにより、オペアンプＯＰ１、ＯＰ２はボルテージフォロワとなり、Ｘ１、Ｘ２は電圧ＶＣＯＭに駆動される。これにより、静電容量Ｃ１、Ｃ２が充電されるとともに静電容量Ｃ３、Ｃ４が充電される。

その後、「状態２」の動作では、駆動回路３のスイッチＳＷ１、ＳＷ４がオフ、ＳＷ２、ＳＷ３がオンとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオフとなる。このため、静電容量Ｃ１、Ｃ２、Ｃ３、Ｃ４に充電された電荷の一部が積分回路４１、４２の積分コンデンサＣｆに移動し、オペアンプＯＰ１の出力端子には、以下の（１Ａ）式のような出力電圧Ｖｏｕｔ１が現れ、オペアンプＯＰ２の出力端子には、以下の（１Ｂ）式のような出力電圧Ｖｏｕｔ２が現れる。

Ｖｏｕｔ１＝ＶＣＯＭ＋｛（Ｃ１−Ｃ２）／Ｃｆ｝×ＶＤＤ・・・（１Ａ）
Ｖｏｕｔ２＝ＶＣＯＭ＋｛（Ｃ３−Ｃ４）／Ｃｆ｝×ＶＤＤ・・・（１Ｂ）
オペアンプＯＰ３では、オペアンプＯＰ１の出力電圧とオペアンプＯＰ２の出力電圧の差を求める演算が行われる。この結果、電圧検出回路４の出力電圧Ｖｏｕｔは、以下の（１Ｃ）式のようになる。

Ｖｏｕｔ＝ＶＣＯＭ＋｛（Ｃ１−Ｃ２−Ｃ３＋Ｃ４）／Ｃｆ｝×ＶＤＤ・・・（１Ｃ）
電圧検出回路４の出力電圧Ｖｏｕｔは、図５に示すように、「状態２」の期間内の所定のタイミングでＡ／Ｄ変換される。
次に、実施形態において、タッチパネル１のタッチ位置を検出する場合の動作について、図１、図２などを参照して説明する。

実施形態では、タッチパネル１のタッチ位置の検出のときの動作手順（駆動と検出の手順の組み合わせ）に従って予め定めてある、選択回路２の選択と接続の制御に係るデータが、メモリ１０に予め格納されている。
すなわち、メモリ１０には、例えば図１４に示すように、予め定めてある駆動パターンおよび検出パターン１〜８に応じて作成した、選択回路２のスイッチ部２１−１〜２１−８およびスイッチ部２２−１〜２２−８のそれぞれのスイッチＳＷ１１〜ＳＷ１５をオンオフ制御するための設定データが格納されている。

ここで、上記の検出パターン１〜８は、後述のようにアダマール変換行列に応じて定めたものである。
そして、タッチパネル１のタッチ位置の検出動作が開始されると、制御回路８は、選択回路２の所定動作の制御に必要な設定データをメモリ１０から読み出すためのアドレスの生成を、アドレス生成回路９に指示する。この指示により、アドレス生成回路９はそのアドレスを生成し、この生成アドレスにより必要な設定データが、メモリ１０からラッチ１１に読み出される。

ラッチ１１に記憶される設定データに応じて、選択回路２は、タッチパネル１のＹラインＹ１〜Ｙ８のうち、予め定めてある２つのラインを駆動ラインとして選択する。この例では、駆動ラインとしてＹラインＹ１、Ｙ２を選択し、この選択したＹラインＹ１、Ｙ２を駆動回路３と接続する。この場合には、デコーダ２４−１がスイッチ部２２−１のスイッチＳＷ１３をオンとし、デコーダ２４−２がスイッチ部２２−２のスイッチＳＷ１４をオンとする（図２参照）。

また、選択回路２は、ラッチ１１に記憶される設定データに応じて、タッチパネル１のＸラインＸ１〜Ｘ８のうちの一部を第１の検出ラインとして選択して電圧検出回路４の一方の入力端子と接続し、ＸラインＸ１〜Ｘ８のうちの残りを第２の検出ラインとして選択して電圧検出回路４の他方の入力端子と接続する。
ここで、メモリ１０に図１４に示す設定データが格納されており、例えば４番地の設定データが読み出された場合について説明する。ここで、４番地の設定データは、検出パターン５の動作に対応する（図１０（Ａ）参照）。

この場合には、デコーダ２４−１に設定データ「１：（００１）」が入力され、デコーダ２４−２に設定データ「２：（０１０）」が入力される。このため、デコーダ２４−１がスイッチ部２２−１のスイッチＳＷ１３をオンとし、デコーダ２４−２がスイッチ部２２−２のスイッチＳＷ１４をオンとする。
このため、ＹラインＹ２が駆動回路３の出力端子３３と接続され、ＹラインＹ１が駆動回路３の出力端子３４と接続される。
また、デコーダ２３−１〜２３−４のそれぞれには、設定データ「５：（１０１）」が入力されるので、スイッチ部２１−１〜２１−４のスイッチＳＷ１１をオンとする。さらに、デコーダ２３−５〜２３−８のそれぞれには、設定データ「６：（１１０）」が入力されるので、スイッチ部２１−５〜２１−８のスイッチＳＷ１２をオンとする。

このため、ＸラインＸ１〜Ｘ４が電圧検出回路４の入力端子４４に接続され、ＸラインＸ５〜Ｘ８が電圧検出回路４の入力端子４５に接続される。
図９（Ａ）〜（Ｄ）および図１０（Ｅ）〜（Ｈ）は、アダマール変換行列に応じて定めた８つの検出パターン１〜８と、これらの検出パターンに応じたＸラインＸ１〜Ｘ８と電圧検出回路４との接続状態を示している。

例えば、図９（Ａ）に示す検出パターン１の場合には、ＸラインＸ１〜Ｘ８が電圧検出回路４の一方の入力端子に接続され、電圧検出回路４の他方の入力端子はＶＣＯＭに接続される。また、図９（Ｂ）に示す検出パターン２の場合には、ＸラインＸ１、Ｘ３、Ｘ５、Ｘ７が電圧検出回路４の一方の入力端子に接続され、ＸラインＸ２、Ｘ４、Ｘ６、Ｘ８が電圧検出回路４の他方の入力端子は接続される。

なお、図９および図１０における符号Ｃ１〜Ｃ８は、ＹラインＹ２と、ＸラインＸ１〜Ｘ８との各交差部に形成される静電容量であり、符号Ｃ９〜Ｃ１６は、ＹラインＹ１と、ＸラインＸ１〜Ｘ８との各交差部に形成される静電容量である。
図９（Ａ）に示す検出パターン１の場合には、電圧出力回路４の出力電圧Ｄ１は次のようになる。
Ｄ１＝ＶＣＯＭ＋｛（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５＋Ｃ６＋Ｃ７＋Ｃ８−Ｃ９−Ｃ１０−Ｃ１１−Ｃ１２−Ｃ１３−Ｃ１４−Ｃ１５−Ｃ１６）／Ｃｆ｝×ＶＤＤ
図９、図１０で示した検出パターンによる出力電圧Ｄｎは、次の（１Ｄ）式で表すことができる。

また、図９および図１０における符号「＋」と「−」は、「＋」がｓｋ＝＋１であることを意味し、「−」がｓｋ＝−１であることを意味する。
次に、上記の検出パターン１〜８ごとに、駆動回路３および電圧検出回路４は、図５に示す「状態１」と「状態２」の動作を行い、電圧検出回路４はその検出パターンに応じた電位差を検出し、この検出電圧を出力電圧として出力する。

電圧検出回路４が、上記の検出パターン１〜８に応じて８つの電位差をそれぞれ検出する演算処理は、次の（２）式で表すことができる。

（２）式において、Ｄ１〜Ｄ８は、８つの検出パターン１〜８に応じて得られる電圧検出回路４の出力電圧（検出電圧）である。右辺の変換行列は、アダマール変換行列である。Ｃ１〜Ｃ８は、ＹラインＹ２とＸラインＸ１〜Ｘ８との間の容量である。Ｃ９〜Ｃ１６は、ＹラインＹ１とＸラインＸ１〜Ｘ８との間の静電容量である。
アダマール変換行列の８つの各行は、上記の８つの検出パターン１〜８に相当する。また、各行の１、−１とは、各検出パターンのＸラインＸ１〜Ｘ８と電圧検出回路４の接続状態に対応する。
電圧検出回路４の出力電圧Ｄ１〜Ｄ８は、図５の「状態２」の動作の所定のタイミングにおいて、Ａ／Ｄ変換回路５でそれぞれＡ／Ｄ変換される。このＡ／Ｄ変換された各出力電圧Ｄ１〜Ｄ８は、容量算出回路６に順次記憶される。そして、出力電圧Ｄ１〜Ｄ８の記憶が完了すると、容量算出回路６は、記憶した出力電圧Ｄ１〜Ｄ８と変換行列であるアダマール変換行列とに基づき、静電容量差（Ｃ１−Ｃ９）、（Ｃ２−Ｃ１０）・・・（Ｃ８−Ｃ１６）をそれぞれ算出する演算を行う。
この容量算出回路６が行う演算処理は、次の（３）式で表すことができる。

タッチ位置検出回路７は、容量算出回路６が算出した静電容量値（Ｃ１−Ｃ９）、（Ｃ２−Ｃ１０）・・・（Ｃ８−Ｃ１６）に基づいて、タッチパネル１の位置を検出する。
以上の動作は、タッチパネル１上のタッチ位置を１次元的な動作により検出する例であるが、タッチパネル１上のタッチ位置を２次元的な動作により検出する場合には、上記の動作を繰り返すことになる。

この場合には、駆動パターンに応じて選択回路２がＹラインＹ１〜Ｙ８と駆動回路３との接続を順次変更し、この変更ごとに、電圧検出回路４が、上記の検出パターン１〜８に応じて８つの電圧を検出する演算処理を行う。
以上のように、実施形態では、選択回路２やメモリ１０を備え、メモリ１０には、予め定めてある駆動パターンおよび検出パターン１〜８に応じて作成した、選択回路２のスイッチ部２１−１〜２１−８およびスイッチ部２２−１〜２２−８のそれぞれのスイッチＳＷ１１〜ＳＷ１５をオンオフ制御するための設定データを格納するようにした。

このため、実施形態によれば、タッチパネル１とは独立の信号処理回路１３を設計するときに、タッチパネル１上に配置される外部接続端子１−１〜１−８および１−１１〜１−１８の配置位置を考慮あるいは意識することなく設計することができる。
また、実施形態では、電圧検出回路４が、第１〜第８の検出パターンに応じた演算処理を行なって出力電圧Ｄ１〜Ｄ８をそれぞれ得るようにし、その各出力電圧Ｄ１〜Ｄ８を得るときに差動増幅を行うようにした。このため、その出力電圧Ｄ１〜Ｄ８を得るときにノイズを軽減できる上に、Ｓ／Ｎの向上を図ることができる。

さらに、実施形態では、電圧検出回路４が出力電圧Ｄ１〜Ｄ８を得るために、タッチパネル１のライン間に形成される静電容量をオフセット調整用のコンデンサとして使用するようにしたので、かかるコンデンサを特に設ける必要がない。

本発明のタッチセンサの信号処理回路は、タッチセンサに適用できる上に、そのタッチセンサを含む表示装置にも適用することができる。

１・・・タッチパネル
２・・・選択回路
３・・・駆動回路
４・・・電圧検出回路
５・・・Ａ／Ｄ変換回路
６・・・容量算出回路
７・・・タッチ位置検出回路
８・・・制御回路
９・・・アドレス生成回路
１０・・・メモリ
１１・・・ラッチ
１３・・・信号処理回路
２１−１〜２１−８、２２−１〜２２−８・・・スイッチ部
２３−１〜２３−８、２４−１〜２４−８・・・デコーダ
２５〜２９・・・接続ライン
ＳＷ１〜ＳＷ６・・・スイッチ
ＳＷ１１〜ＳＷ１５・・・スイッチ

Claims (5)

1. 複数の第１のラインと、前記複数の第１のラインと絶縁層を介して交差するように配置される複数の第２のラインと、を備えるタッチパネルを含むタッチセンサの信号処理回路であって、
   駆動ラインに電圧を供給する駆動部と、
   検出ライン上の電圧を検出する電圧検出部と、
   タッチパネルのタッチ位置の検出のときの動作手順に従って予め定めてあるラインの選択と接続に係る設定データを基に、前記複数の第１のラインおよび前記複数の第２のラインのうちから、予め定められたラインを前記駆動ラインとして選択して前記駆動部と接続し、かつ、前記設定データを基に、前記複数の第１のラインおよび前記複数の第２のラインのうちから、予め定められたラインを前記検出ラインとして選択して前記電圧検出部と接続する選択部と、
   前記設定データを格納するメモリと、
   前記メモリに格納する設定データを読み出して前記選択部に出力する制御部と、
   を備え、
   前記選択部は、
   前記複数の第１のラインごとに設けた複数の第１のスイッチ部と、
   前記複数の第２のラインごとに設けた複数の第２のスイッチ部と、
   を備え、
   前記複数の第１のスイッチ部のそれぞれは、
   前記第１のラインと前記駆動部と接続する第１のスイッチと、
   前記第１のラインと前記電圧検出部と接続する第２のスイッチと、
   を備え、
   前記複数の第２のスイッチ部のそれぞれは、
   前記第２のラインと前記駆動部と接続する第３のスイッチと、
   前記第２のラインと前記電圧検出部と接続する第４のスイッチと、
   を備えることを特徴とするタッチセンサの信号処理回路。
2. 前記複数の第１のスイッチ部のそれぞれは、前記第１のラインとグランドとを接続する第５のスイッチをさらに備え、
   前記複数の第２のスイッチ部のそれぞれは、前記第２のラインとグランドとを接続する第６のスイッチをさらに備えることを特徴とする請求項１に記載のタッチセンサの信号処理回路。
3. 前記選択部は、
   前記複数の第１のスイッチ部ごとに設けた複数の第１デコーダと、
   前記複数の第２のスイッチ部ごとに設けた複数の第２デコーダと、
   をさらに備え、
   前記複数の第１デコーダのそれぞれは、前記設定データにしたがって前記第１のスイッチと前記第２のスイッチを選択的にオンし、
   前記複数の第２デコーダのそれぞれは、前記設定データにしたがって前記第３のスイッチと前記第４のスイッチを選択的にオンすることを特徴とする請求項１または請求項２に記載のタッチセンサの信号処理回路。
4. 前記メモリは、前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチのそれぞれをオンオフ制御するデータが格納されていることを特徴とする請求項１乃至請求項３のうちのいずれか１項に記載のタッチセンサの信号処理回路。
5. 請求項１乃至請求項４のうちのいずれか１項に記載のタッチセンサの信号処理回路を備えることを特徴とするタッチセンサ。

Images