CN102752097B - 符号时钟恢复电路 - Google Patents
符号时钟恢复电路 Download PDFInfo
- Publication number
- CN102752097B CN102752097B CN201210113104.4A CN201210113104A CN102752097B CN 102752097 B CN102752097 B CN 102752097B CN 201210113104 A CN201210113104 A CN 201210113104A CN 102752097 B CN102752097 B CN 102752097B
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- symbol clock
- symbol
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L2007/047—Speed or phase control by synchronisation signals using special codes as synchronising signal using a sine signal or unmodulated carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请提供了采用相干解调的数据通信系统的符号时钟恢复电路以及相关的调整方法、通信系统、计算机可读介质和程序元件。该符号时钟恢复电路包括:模数转换器、相移单元和定时检测器,其中定时检测器适于检测数字信号的帧的前同步信号中的所述至少两个符号之间的至少一个零交叉,适于确定与所述至少一个零交叉相关联的相位,并且适于基于计算出的与所述至少一个零交叉相关联的相位,计算用于对相干检测基带模拟信号进行采样的最佳相位,其中相移单元适于根据最佳相位改变符号时钟信号的相位,以产生适合的符号时钟信号并提供至模数转换器。
Description
技术领域
本发明涉及符号时钟恢复电路。
除此之外,本发明涉及恢复符号时钟的方法。
而且,本发明涉及计算机可读介质。
而且,本发明涉及程序元件。
背景技术
在数据通信系统领域,发射的信号的恢复是重要的方面。通过将调制符号加到载波上而发射信息信号,其中以载波在接收装置处未被抑制的方式选择调制方案。结果,载波能够用在接收信号中,用于载波恢复电路锁定,并且可以发生相干解调。
发射的信号相对于载波存在着给定的相位和频率关系。通常,符号和载波频率之间的关系对接收器来说是已知的。因此,接收器可以基于恢复的载波信号重构符号时钟,该符号时钟具有正确的频率但具有相对于符号跃迁未知的相位。恢复正确的符号相位对可靠的数据检测来说是关键的功能。
US 5,789,988A公开了多电平正交调幅(QAM)系统的解调器中的时钟恢复电路。模拟/数字(A/D)转换器与具有符号时间周期的一半的时间周期的采样时钟信号同步地对相干检测基带模拟信号进行A/D转换。鉴相器从A/D转换器接收连续的第一、第二和第三采样数据,确定由第一采样数据和第二采样数据形成的信号跃迁在预定时间偏差内是否与零值交叉,并将第二采样数据的极性与第一采样数据和第二采样数据中的一个的极性进行比较,以产生相位检测信号。进一步,环路滤波器连接至鉴相器的输出,压控振荡器根据环路滤波器的输出信号将采样时钟信号供给至A/D转换器。
US 6,127,897A公开了多电平正交调幅(QAM)系统的解调器中的时钟恢复电路。模拟/数字(A/D)转换器与具有为符号时间周期的时间周期的采样时钟信号同步地对模拟基带信号进行A/D转换。鉴相器接收从A/D转换器采样的连续的第一和第三数据,通过第一和第三数据相加计算第二数据,确定由第一数据和第三数据形成的信号跃迁在预定偏差内是否与零值交叉,并将第二数据的极性与第一采样数据和第三采样数据中的一个的极性进行比较,以在信号跃迁与零值相交叉时产生比较结果作为相位检测信号。环路滤波器使相位检测信号中的低频分量从中通过。压控振荡器根据环路滤波器的输出信号将采样时钟信号供给至A/D转换器。
US 5,642,243A公开了用于磁记录的同步读取信道中的定时恢复锁相环(PLL)。定时恢复锁相环包括用于将PLL锁定至正弦参考信号的分立时间频率误差检测器。对正弦参考信号进行采样,并采用跨越大于参考信号的周期一半的时间的三个采样值计算频率误差。
发明内容
本发明的目的是提供符号时钟恢复电路,其可以提供符号时钟的快速和可靠的恢复。
为了实现上述目的,提供了根据独立权利要求的符号时钟恢复电路、调整符号时钟的方法、通信系统、计算机可读介质和程序元件。
根据本发明的示例性实施例,提供了一种符号时钟恢复电路,其中,该符号时钟恢复电路包括:模数转换器,该模数转换器包括用于接收从载波信号中导出的相干检测基带模拟信号的第一输入端、用于接收适合的符号时钟信号的第二输入端、以及用于输出包括具有前同步信号的帧的数字信号的输出端,前同步信号具有至少两个符号;相移单元,该相移单元包括用于接收从载波信号导出的符号时钟信号的第一输入端;和定时检测器,该定时检测器包括用于从模数转换器接收数字信号的第一输入端和用于提供包括有关最佳采样相位的信息的信号至相移单元的输出端,其中定时检测器适于检测数字信号的帧的前同步信号中的两个符号之间发生的至少一个零交叉,适于确定与所述至少一个零交叉相关联的相位,并且适于基于计算出的与所述至少一个零交叉相关联的相位,计算用于对相干检测基带模拟信号进行采样的最佳相位,其中相移单元包括用于从定时检测器接收用于对相干检测基带模拟信号进行采样的最佳相位的第二输入端,并且其中相移单元适于根据接收到的最佳相位偏移符号时钟信号的相位,以产生适合的符号时钟信号,并将适合的符号时钟信号提供至模数转换器。
根据本发明的另一个示例性实施例,提供了一种调整采用相干解调的数据通信系统的符号时钟的方法。该方法包括下述步骤:通过模数转换器,接收从载波信号导出的相干检测基带模拟信号,由模数转换器接收适合的符号时钟信号,由模数转换器输出包括具有前同步信号的帧的数字信号,前同步信号具有至少两个符号,以及由相移单元接收从载波信号导出的符号时钟信号,通过定时检测器,从模数转换器接收数字信号和提供包括有关最佳采样相位的信息的信号至相移单元,通过定时检测器,检测数字信号的帧的前同步信号的所述至少两个符号之间发生的至少一个零交叉,确定与零交叉相关的相位,并基于计算出的与零交叉相关的相位计算用于对相干检测基带模拟信号进行采样的最佳相位,通过相移单元,从定时检测器接收用于对相干检测基带模拟信号进行采样的最佳相位,根据接收到的最佳相位偏移符号时钟信号的相位以产生适合的符号时钟信号,以及将适合的符号时钟信号提供至模数转换器。
根据本发明的又一个示例性实施例,提供了一种程序元件(例如,源代码或可执行代码形式的软件例程),该程序元件在由处理器执行时适于控制或执行具有上述特征的符号时钟调整方法。
根据本发明的再一个示例性实施例,提供了一种计算机可读介质(例如,半导体存储器、CD、DVD、USB存储棒、软盘或硬盘),该计算机可读介质中存储计算机程序,该计算机程序在由处理器执行时适于控制或执行具有上述特征的符号时钟调整方法。
根据本发明的另一个示例性实施例,提供了一种采用相干解调的通信系统。该通信系统包括具有上述特征的符号时钟恢复电路。
可以根据本发明的示例进行的调整符号时钟可以由计算机程序实现,即借助于软件,或者通过采用一个或多个专用电子优化电路实现,即以硬件形式,或者以混合形式实现,即借助于软件元件和硬件元件。
符号时钟恢复电路也可以被称为符号时钟调整电路,因为在恢复过程期间可以在相位方面调整采样频率。
本发明的示例性实施例涉及采用相干解调的数据通信系统的符号时钟恢复电路。可以通过将调制符号加到载波上而发射信息信号,其中以载波在接收装置处未被抑制的方式选择调制方案。结果,载波能够用在接收信号中,用于载波恢复电路锁定,而不需要晶体,并且可以发生真实的相干解调。
发射的信号相对于载波存在着给定的相位和频率关系。通常,符号和载波频率之间的关系对接收器来说是已知的。因此,接收器可以基于恢复的载波信号重构符号时钟,该符号时钟具有正确的频率但具有相对于符号跃迁未知的相位。
根据示例性实施例,在其中通过示波镜观看到的解调信号表示为闭眼(closed eye)并且其中采用波特率采样的系统中,提供了一种电路或方法,用于例如通过数字式基带接收器,仅以较少的观察值(以载波频率和符号频率之间的比的量级),在任何增益控制或均衡之前重构这种相位。
恢复正确的符号相位对于可靠的数据检测来说是关键功能。发射符号可以与特定符号响应相关联。更精确地,信道具有某种符号响应,表明这通过该信道的一个符号在信道出口处具有某种波形。这种波形可以被称为符号响应。采样应当在最大化当前符号与(干扰的)之前和接下来的符号的能量之比的点处进行。例如,假设符号持续时间等于8个载波周期,假设可以对采样时间进行调整的精度为一个载波周期;因此每个符号存在8个可能的采样相位。获得正确的符号相位的问题随后可以被重新定义为在有限组采样相位内选择最好的候选者的问题。
例如,从载波信号导出的较慢的时钟由模数转换器(ADC)使用以对基带信号进行采样。移相器根据由符号时钟恢复电路提供的定时估计将该符号时钟与最佳位置对准。这种定时的恰当选择是重要的,特别是在以波特率工作的系统中,即,在每个符号仅采样一次的系统中。例如,由(小于符号时间的一半的)错误定时引起的性能损失可以容易地达到3-4dB。
在常规系统中,可以通过检查相干基带的零交叉恢复符号相位,所述相干基带提供用来锁定PLL早/晚类型的鉴相器。这种方案可能提供几种缺点。首先,具有PLL的闭环中的方案在实现收敛之前可能需要多个信号跃迁(至少40),并且符号间干扰(ISI)越高,用于收敛所花费的时间越长。那么,缓慢的收敛预期用于ISI占主要的闭眼系统。其次,特别是用于多电平调制的估计的符号定时可能对抖动敏感,并且通过没有可以通过使用符号频率的知识实现的精确。事实上,由于符号频率对于接收器是已知的,完全不需要额外的PLL。第三,这种方案可能以例如2倍符号速率操作,因此需要比如在此公开的波特率定时恢复多的功率。
在常规波特率定时恢复方案中,通过使受定时误差影响的接收信号与通过假设TX(发射)数据的现有知识重构的定时标记参考信号相关联而获得定时失调。这种相关联的输出是定时函数的值,其在采样定时正确的情况中应当为零。随后可以基于该定时函数的输出以开环或闭环进行采样相位的快速估计/补偿。然而,为了使这成为可能,存在几个要求。首先,当采样定时正确时定时函数应当为零,并且线性接近零交叉,其在发射器处强制使用某种类型的脉冲整形(当采用NRZ脉冲时,不对称符号响应将出现,这将产生非线性定时函数)。其次,仅在特定系统中可以测量定时函数,如其中通过设计调整符号间干扰(ISI)的PRML(部分响应最大可能性:Partial Response Maximum Likelihood)系统。换句话说,在该情况中仅在已经发生某种形式的均衡之后才能测量用于闭眼系统的定时失调,这种均衡将ISI调整到规定水平(部分响应)。这将使得整个回路延迟变长,并且因此需要较长的定时采集。
基于通过观察相干基带的零交叉锁定符号PLL的常规系统受慢的收敛影响,特别是对于闭眼系统,并且对多电平调制中的抖动敏感。基于上述常规波特率定时恢复方案的常规系统仅在下述情况下才是可能的:(1)信道及其增益事前已知时,即在PR均衡之后,和(2)定时函数在正确的定时相位处为零且在其附近是线性的时,即在发射器处需要脉冲整形。
在下文中,将进一步详细描述本发明的实施例。恢复正确的符号相位对可靠的数据检测来说是关键功能。即使在接收器包含均衡器时,不正确的采样定时会将接收器性能退化3-4dB。本符号时钟恢复电路可以为实际的相关解调器接收器提供符号相位,其中可以在接收侧恢复发射的载波。
在示例性实施例中,可以采用采样定时估值器的简单数字实施方案,与数字式受控模拟移相器耦接,这不需要PLL。这种方案在约2*fc/fSymb个符号时间内提供了对正确符号相位的快速锁定,比基于PLL的方案更快、更精确。例如,对于具有8个载波周期的符号时间,可以仅采用16个符号来获得正确的符号相位。
所实现的定时精度对信道带宽变化在很大程度上是不敏感的,并且不需要信道或信道增益的现有知识。而且,这种方法可以在开眼以及闭眼系统上工作,即使在发射器处不必脉冲整形。
而且,由于所提出的采样相位恢复环路不包括均衡器,因此在定时估值器-移相器环和均衡器之间不存在交互作用的风险,在均衡器输出将由定时估值器使用的情况中,可能会出现均衡器可以在一个方向上适应性地偏移由估值器观察的定时,并且这又在相反方向上控制移相器。
符号时钟恢复可以在一帧的前同步信号的符号上进行。前同步信号可以包括至少两个符号,并且可以在这两个符号之间检测到零交叉。例如,在示例性实施例中,前同步信号的符号的数量可以为至少2*Nc个符号。在这种情况中,Nc定义定时检测相对于载波时间精确的程度。
在本符号时钟恢复电路中,定时估值器用于恢复符号相位。符号频率与载波频率处于已知关系,并且由于这可以被恢复,仅符号相位未知。在本电路中,可以采用采样定时估值器的简单、快速、低功率数字式实施方案,与数字式受控模拟移相器耦接,这不需要PLL。这种方案在约2*fc/fSymb个符号时间内提供了对正确符号相位的快速锁定,如上所述,比基于PLL的方案更快、更精确。
观察低频音调(low frequency tone)的零交叉对于未知的带宽限制可以比观察窄脉冲的峰值更稳定。这种低频音调可以由周期性前同步信号实现,例如,由4T周期性前同步信号(1,1,-1,-1)实现。符号相位恢复基于对周期性前同步信号的零交叉观察,同时改变采样相位,并计算与这些相关的理想采样时间。周期性前同步信号是指在还存在严格的带宽限制的情况下提供低抖动零交叉,以及可预测的大量信号跃迁。
这种前同步信号经常用在PRML系统,其中调整符号间干扰ISI与发射器处的脉冲整形一起对定时恢复来说是必要的。在本实施例中,不需要信道及其增益的先验知识。在任何抖动发生之前,在数字式接收器每次开始时进行定时恢复。这进一步减少获得正确的定时所需要的时间。
为简单起见,可以考虑将模数接收器的输出认为是一维ADC输出,即基带IQ信号的相位,非抑制载波PSK调制,在发射器处不需要脉冲整形(NRZ脉冲)。在不同的非抑制载波调制情况中,两种IQ分量都是需要的。然而,除了定时检测器模块之外,符号时钟恢复电路的结构可以相同的,在两个分支上被复制,定时检测器模块可以仅在一个分支上实现。
当一帧开始时,在一种实施例中,定时检测器可以扫描有限次的采样相位τ(Tau)和基于ADC输出观察值选择最佳采样相位。判定直接基于ADC输出值的事实最小化获得最佳定时将花费的时间。一旦作出选择,则采样定时不变,直到下一帧。
定时检测器可以通过改变采样相位将其判定建立在ADC采样的观察值的基础上。在闭眼系统的一般情况中,即,在其中ISI可能占主要,使得难以检测符号跃迁的系统中,定时检测可以不在随机符号序列上进行,而是在周期性的前同步信号模式上进行,例如4T前同步信号(1,1,-1,-1)。
在下文中,将说明符号时钟恢复电路的其他示例性实施例。然而,这些实施例同样适用于所述方法、通信系统、程序元件以及计算机可读介质。
符号时钟恢复电路还可以包括活动性检测器,其中活动性检测器包括用于从模数转换器接收数字信号的输入端和用于提供触发信号到定时检测器的第二输入端的输出端,其中活动性检测器适于监测数字信号,检测数字信号内的帧的第一符号,并响应于检测到第一符号提供触发信号,其中定时检测器适于基于触发信号开始其操作。
来自ADC的采样(在该示例中,PSK符号相位)可以由活动性检测器监测,以检测接收到一帧的第一符号的时间。如果在发射之前静默,则活动性检测器可以如同其后跟随阈值检测器的微分器一样简单,阈值检测器将检测任何非直流信号。当一帧开始时,活动性检测器可以将触发发送至定时检测器,定时检测器通过扫描有限次的采样相位τ和基于ADC输出观察值选择最佳采样相位而开始其操作。
符号时钟恢复电路还可以包括均值估值器,其中均值估值器包括用于从模数转换器接收数字信号的输入端和用于提供参考零电平至定时检测器的第三输入端的输出端,其中均值估值器适于基于数字信号估计参考零电平。在未调制载波的发射期间,这种均值估值器可以已经在该帧开始之前,即在前同步信号之前便利地运行。
定时检测器因此可以接收参考零电平,即DC(直流)偏移,其例如可能由ADC模块中的模拟不佳产生,并且可以由均值(DC)估值器估值。
符号时钟恢复电路还可以包括用于从数字信号中去除干扰的均衡器,其中均衡器包括用于接收数字信号的输入端和用于输出均衡信号的输出端。
(适应性)均衡器同样处于该符号速率,具有对定时检测器来说已知的固定群延迟(group delay),该均衡器可以从ADC采样中去除干扰。如果采用非整数群延迟均衡器,则可以从由定时检测器选择的最终采样相位中减去这种延迟。
符号时钟恢复电路还可以包括用于产生二进制符号的限制器,其中限制器包括用于接收均衡信号的输入端和用于输出所产生的二进制符号的输出端。均衡器可以将均衡信号输送至限制器以产生所检测的二进制符号。
定时检测器可以包括最小值检测单元,该最小值检测单元用于检测所述至少两个(采样)符号的绝对值中的最小值,用于检测所述至少两个符号之间的零交叉。
在符号时钟恢复电路的一种简单实施例中,如下所述,通过扫过大量采样相位并获得绝对值的最小值,可以获得零交叉的采样相位τzc。假设符号时间细分成Nt个可能的采样相位,对于相移器而言是已知的。一种简单的选择是每个载波周期具有一个采样瞬间,这使得Nt=Nc=fc/fSymb=8。在触发信号上,控制模块1012将激活CMD计数器1009,CMD计数器1009产生命令序列[0..Nt-1],其中每个值被重复两次,以为4T模式的奇数和偶数采样二者产生给定的采样相位。命令序列可以发送至移相器,移相器将以等待时间L作出反应,意味着它将在L个符号内产生新的ADC输出采样相位。修正ADC采样直流分量,即,通过将减去其平均值,并计算绝对值。通过寻找该绝对值在Nt个观察值内的最小值和该最小值出现时的采样相位τzc,获得零交叉时间。为此目的,发送至移相器的采样相位命令τTx可以由具有长度L的移位寄存器重新对准。在这些观察值之后,基于τzc,最佳采样相位τ0由“计算采样相位”单元计算为τ0=τzc+6或τ0=τzc-2,取决于零交叉在4T模式的奇数/偶数符号上出现。最后一个采样相位命令可以发送至移相器,并且在L个符号内,ADC输出将表现出正确的符号定时。在计算τ0时区分奇数/偶数符号有助于在获得零交叉时跟踪正在接收哪个符号。
定时检测器可以适于基于取决于信道带宽的预定延迟计算最佳相位。
零交叉出现的瞬时相对于符号跃迁(考虑NRZ脉冲)延迟取决于信道带宽的量。通常,低带宽信道将引起较大的延迟。这与最佳采样时间对于低带宽信道来说也应当延迟的事实一致。
定时检测器可以为数字式接收器的一部分。
在下文中,将说明通信系统的示例性实施例。然而,这些实施例同样适用于符号时钟恢复电路、所述方法、程序元件和计算机可读介质。
通信系统还可以包括用于接收载波信号的锁相环、以及混频器,其中锁相环适于对接收到的载波信号进行载波恢复,并且其中混频器适于通过将载波信号和锁相环的输出信号进行混频而产生相干检测基带模拟信号。借助于锁相环(PLL)和混频可以通过载波恢复对载波HF信号进行相干解调。
通信系统还可以包括分频器,该分频器用于从载波信号中导出符号时钟以及将符号时钟提供至符号恢复电路的相移单元。
可以由分频器从载波信号中获得较慢的符号时钟(Nc=fc/fSymb=每个符号的载波周期数)。这种较慢的时钟随后由ADC使用以对基带信号进行采样。移相器可以根据由符号时钟恢复电路提供的定时估计将该符号时钟与最佳位置对准。这种定时的恰当选择是关键的,特别是在以波特率工作的系统中,即,在每个符号仅采样一次的系统中。分频器和移相器可以通过采用可编程的基于计数器的分频器而被合并。
根据以下将被描述的实施例的示例,本发明的上述方面和其他方面是明显的,并且参照实施例的这些示例进行说明。
附图说明
以下将实施例的示例更详细地描述本发明,但本发明不限于实施例的示例。
图1说明根据本发明的示例性实施例的符号时钟恢复电路。
图2和3说明用于符号的可能的采样时间。
图4说明根据本发明的示例性实施例的通信系统。
图5说明根据本发明的另一个实施例的符号时钟恢复电路。
图6和7说明ADC输出的可能的眼图(eye diagram)。
图8说明不同的示例性信道模型的NRZ符号响应。
图9说明在前同步期间用于示例性信道的ADC输入处的信号。
图10说明根据本发明的示例性实施例的定时检测器。
图11和12说明在图10的检测器中作出的判定的性能。
图13说明图10的示例性实施例的模拟结果。
具体实施方式
附图中的说明是示意性地进行的。在不同的附图中,为相似或相同的元件提供相同的附图标记。
图1说明根据本发明的示例性实施例的符号时钟恢复电路100。符号时钟恢复电路100可以用在采用相干解调的数据通信系统中。符号时钟恢复电路包括模数转换器101。模数转换器(ADC)包括用于接收从载波信号中导出的相干检测基带模拟信号104的第一输入端,用于接收适合的符号时钟信号106的第二输入端,以及输出包括具有前同步信号的帧的数字信号107的输出端,前同步信号具有至少一个符号。符号时钟恢复电路还包括相移单元102,相移单元102包括用于接收从载波信号导出的符号时钟信号105的第一输入端。而且,符号时钟恢复电路包括定时检测器103,定时检测器103包括用于从模数转换器接收数字信号的第一输入端和用于提供信号108至相移单元的输出端,信号108包括有关最佳采样相位的信息。
定时检测器103适于检测数字信号的帧的前同步信号中的两个符号之间的至少一个零交叉,并适于确定与零交叉相关联的相位。基于计算出的与零交叉相关联的相位,定时检测器计算用于对相干检测基带模拟信号进行采样的最佳相位。
相移单元102包括第二输入端,该第二输入端用于从定时检测器接收用于对相干检测基带模拟信号进行采样的最佳相位。相移单元根据接收到的最佳相位偏移符号时钟信号的相位,以产生适合的符号时钟信号。适合的符号时钟信号随后提供至模数转换器。
在这种采用相干解调的数据通信系统领域中,通过将调制符号加到载波上而发射信息信号,其中以载波在接收装置处未被抑制的方式选择调制方案。结果,载波能够用在接收信号中,用于载波恢复电路锁定,而不需要晶体,并且可以发生真实的相干解调。
发射的信号相对于载波存在着给定的相位和频率关系。通常,符号和载波频率之间的关系对接收器来说是已知的。因此,接收器可以基于恢复的载波信号重构符号时钟,该符号时钟具有正确的频率但具有相对于符号跃迁未知的相位。可以用如图1中描述的符号时钟恢复电路重构相位。
恢复正确的符号相位对于可靠的数据检测来说是关键功能。这种问题的示例在图2和3中给出。曲线252是对当前接收到的符号的符号响应;曲线250和251时对之前和接下来接收到的符号的符号响应。采样应当在最大化当前符号与(干扰的)之前和接下来的符号的能量之比的点254处进行。在该示例中,符号持续时间被认为等于8个载波周期。假设可以对采样时间进行调整的精度为一个载波周期,因此每个符号存在8个可能的采样相位253(图3)。获得正确的符号相位的问题随后可以被重新定义为在有限组采样相位内选择最好的候选者的问题。
包括如采用图1描述的符号时钟恢复装置的通信系统400的一个示例在图4中示出。该通信系统更多地是一种概念上的情况,其中非被抑制的载波HF信号405通过载波恢复403(PLL)和混频402而被相干解调,并且其中由分频器404从载波信号中获得较慢的符号时钟(Nc=fc/fSymb=每个符号的载波周期数)。这种较慢的时钟随后由ADC 101使用以对基带信号104进行采样。移相器102根据由符号时钟恢复电路提供的定时估计将该符号时钟与最佳位置对准,该符号时钟恢复电路可以为数字式接收器401的一部分。这种定时的恰当选择是关键的,特别是在以波特率工作的系统中,即,在每个符号仅采样一次的系统中。事实上,虽然数字式RX可以包括均衡器,但由(小于符号时间的一半的)错误定时引起的性能损失容易达到3-4dB。
图5说明符号时钟恢复电路500的另一个示例性实施例,其可以为数字式接收器的一部分。为简单起见,考虑一维ADC输出,即基带IQ信号的相位,以及非抑制载波PSK调制,在发射器处不需要脉冲整形(NRZ脉冲)。在不同的非抑制载波调制情况中,两种IQ分量都是需要的。然而,除了定时检测器之外,这种接收器的结构将是相同的,在两个分支上复制,定时检测器可以仅在一个分支上实现。
来自ADC 101的采样(符号相位)由活动性检测器501监测。它的任务是检测接收到帧的第一符号的时间。如果在发射之前静默,则活动性检测器可以如同其后跟随阈值检测器的微分器一样简单,阈值检测器将检测任何非直流信号。当一帧开始时,这个模块将触发502给予定时检测器,定时检测器通过扫描有限次的采样相位τ和基于ADC输出观察值选择最佳采样相位而开始其操作。判定直接基于ADC输出值的事实最小化获得最佳定时将花费的时间。一旦作出选择,则采样定时不变,直到下一帧。定时检测器还接收参考零电平504,即直流偏移,其例如可能由ADC模块中的模拟不佳产生,并且由专用直流估值器503估计。(适应性)均衡器505同样处于该符号速率,具有对定时检测器来说已知的固定群延迟,该均衡器可以从ADC采样中去除干扰,并将它们输送至限制器506,以产生检测到的二进制符号507。
定时检测器通过改变采样相位将其判定建立在ADC采样的观察值的基础上。考虑闭眼系统的一般情况,定时检测不在随机符号序列上进行,而是在周期性的前同步信号模式上进行,例如4T前同步信号(1,1,-1,-1)。这种模式具有打开如图6和7所示的信号眼的能量。在图6中,考虑随机符号序列。由于干扰,零交叉(当确实发生符号跃迁时)在符号时间的一半上分散。在图7中,代替地,考虑周期性的前同步信号模式。在这里,容易看到,信号在精确的时刻(即,没有分散),在符号跃迁时间之间的某处,与零电平相交叉,符号跃迁时间与x轴上的整数值对准。
零交叉出现的瞬时(参见图7)相对于符号跃迁(考虑NRZ脉冲)延迟取决于信道带宽的量。通常,低带宽信道将引起较大的延迟。这与如图2所示的最佳采样时间对于低带宽信道来说也应当延迟的事实一致。
在下文中,考虑具体应用,即RFID,因此考虑具体的信号模型;然而,这不限制所描述的实施例用于其他应用的有效性。将考虑由下述部件给出的闭眼信道模型:在RFID频率fc=13.56MHz处居中的两个磁耦合天线、处于符号频率fSymb=fc/8的NRZ脉冲,由图4的相干解调引起的高通滤波,其中PLL带宽已经被选择等于100kHz。这种信道模型由在图8中报告的符号响应描述。在这里,对于天线耦合、品质因子(范围为从4至14)和频率调谐误差(范围从-100kHz至100kHz)考虑8种不同的配置。这8种配置的理想采样时间彼此最多差~0.42Tc,并且总是接近NRZ脉冲跃迁。
在4T前同步信号期间ADC输入端处用于所提到的8个信道的信号在图9中示出。4T模式由(1,1,-1,-1)构成。第一个1和第一个-1被表示为奇数符号901,第二个1和第二个-1被表示为偶数符号903。具有某个采样相位τ0的理想采样时间在图9中由虚垂直线902、904指示,并与NRZ脉冲跃迁一致。在这些瞬间,信号在不同的信道之间是明显变化的。在给定采样相位τzc的每2个符号出现的零交叉时间都靠近在一起,从偶数符号(906)开始延迟近似2个载波时间,或者奇数符号(907)的预期6个载波时间。
定时检测器的任务是随后获得这种零交叉905中的至少一个的采样相位τzc,在它观察奇数/偶数符号时保持跟踪,并相应地计算理想的采样相位τ0。如果信号受直流影响,该直流能够由提供零参考电平的直流估值器用于定时检测器,则0电平可能需要相应地改变。
图10说明定时检测器1000的一个简单实施例。如下所述,通过扫过大量采样相位,并获得abs(ADCout-DCval)的最小值,获得零交叉的采样相位τzc。假设符号时间细分成对图1或5的移相器来说已知的Nt个可能的采样相位。一种简单的选择是每个载波周期具有一个采样瞬间,这使得Nt=Nc/fSymb=8。在触发信号上,控制模块1012将激活CMD计数器1009,CMD计数器1009产生命令序列[0..Nt-1],其中每个值被重复两次,以为4T模式(参见图9)的奇数和偶数采样二者产生给定的采样相位。注意到,例如可以在命令寄存器1011中延迟该序列,以避免前同步信号开始时的可能的瞬态。命令序列发送至图1或5的移相器,移相器将以等待时间L作出反应,意味着它将在L个符号内产生新的ADC输出采样相位。通过将ADC采样与零参考电平进行混频1001而修正ADC采样,并计算绝对值1002。通过寻找该绝对值在Nt个观察值内的最小值1004和该最小值出现时的采样相位τzc1005,获得零交叉时间。为此目的,发送至移相器的采样相位命令τTx由具有长度L的移位寄存器1003重新对准。在这些观察值之后,基于τzc,最佳采样相位τ01008由“计算采样相位”模块1007计算为τ0=τzc+6或τ0=τzc-2,取决于零交叉在4T模式的奇数/偶数符号1006上出现。最后一个采样相位命令发送至移相器,并且在L个符号内,ADC输出将表现出正确的符号定时。定时完成标记可以从CTRL FSM1012发送至接收器的剩余部分。在计算τ0区分奇数/偶数符号有助于在获得零交叉时跟踪正在接收哪个符号。
该实施例的判定性能在图11和12中示出,其中取决于我们观察奇数还是偶数4T符号,对于8个不同信道模型,绝对值表现出预期6个载波时间或在符号跃迁延迟2个载波时间处的明显的最小值。图11说明4T前同步信号的绝对值在8个不同信道模型范围内与相对于符号跃迁的采样相位偏移量的函数关系,其中示出了对于奇数4T符号的最少检索,其中图12说明对于偶数4T符号的最少检索。该实施例已经在具有模拟前端(相移器+ADC)的闭环中进行模拟,并且还在实际硬件中测试。模拟结果在图13中给出,其中实际ADC采样被示出在2*Nc+L=20个符号之后锁定在理想相位ADC采样上。
所讨论的实施例可以推广至其他类型的零交叉检测,其还可以包括零交叉之前和之后的采样插值。而且,可以为具有更加封闭的信号眼的系统考虑比4T更慢的模式(如,8T)。然而,由于较少的频率符号跃迁,这将以较长的锁定时间成本实现。
应当注意到,术语“包括”不排除其他元件或特征,“一”或“一个”不排除多个。同样,与不同实施例相关联描述的元件可以组合。
应当注意到,权利要求中的附图标记不应当被解释为限制权利要求的保护范围。
Claims (12)
1.一种采用相干解调的数据通信系统的符号时钟恢复电路(100),该符号时钟恢复电路包括:
模数转换器(101),该模数转换器包括第一输入端、第二输入端和输出端,第一输入端用于接收从载波信号中导出的相干检测基带模拟信号(104),第二输入端用于接收适合的符号时钟信号(106),输出端用于输出包括具有前同步信号的帧的数字信号(107),前同步信号具有至少两个符号;
相移单元(102),该相移单元包括第一输入端,第一输入端用于接收从载波信号导出的符号时钟信号(105);和
定时检测器(103),该定时检测器包括第一输入端和输出端,第一输入端用于从模数转换器接收数字信号,输出端用于将包括有关最佳采样相位的信息的信号(108)提供至相移单元,
其中定时检测器适于检测数字信号的帧的前同步信号中的所述至少两个符号之间的至少一个零交叉,适于确定与所述至少一个零交叉相关联的相位,并且适于基于计算出的与所述至少一个零交叉相关联的相位,计算用于对相干检测基带模拟信号进行采样的最佳相位,
其中相移单元包括第二输入端,第二输入端用于从定时检测器接收用于对相干检测基带模拟信号进行采样的最佳相位,并且
其中相移单元适于根据接收到的最佳相位改变符号时钟信号的相位,以产生适合的符号时钟信号,并将适合的符号时钟信号提供至模数转换器。
2.根据权利要求1所述的符号时钟恢复电路(100),还包括
活动性检测器(501),
其中活动性检测器包括输入端和输出端,输入端用于从模数转换器(101)接收数字信号(107),输出端用于将触发信号(502)提供至定时检测器(103)的第二输入端,
其中活动性检测器适于监测数字信号,适于检测数字信号内的帧的第一符号,并且适于响应于检测到第一符号提供触发信号,
其中定时检测器适于基于触发信号开始其操作。
3.根据权利要求1所述的符号时钟恢复电路(100),还包括
均值估值器(503),
其中均值估值器包括输入端和输出端,输入端用于从模数转换器(101)接收数字信号(107),输出端用于将参考零电平(504)提供至定时检测器(103)的第三输入端,
其中均值估值器适于基于数字信号估计参考零电平。
4.根据权利要求1所述的符号时钟恢复电路(100),还包括
均衡器(505),用于从数字信号(107)中去除干扰,其中均衡器包括用于接收数字信号的输入端和用于输出均衡信号的输出端。
5.根据权利要求4所述的符号时钟恢复电路(100),还包括
限制器(506),用于产生二进制符号(507),其中限制器包括用于接收均衡信号的输入端和用于输出所产生的二进制符号的输出端。
6.根据权利要求1所述的符号时钟恢复电路(100),其中定时检测器(103)包括
最小值检测单元(1004),该最小值检测单元用于检测所述至少两个符号的绝对值中的最小值,用于检测所述至少两个符号之间的零交叉。
7.根据权利要求1所述的符号时钟恢复电路(100),
其中定时检测器(103)适于基于取决于信道带宽的预定延迟计算最佳相位。
8.根据权利要求1所述的符号时钟恢复电路(100),其中定时检测器(103)为数字式接收器(401)的一部分。
9.一种采用相干解调的通信系统(400),该通信系统包括根据权利要求1所述的符号时钟恢复电路。
10.根据权利要求9所述的通信系统(400),还包括
用于接收载波信号(405)的锁相环(403),和
混频器(402),
其中锁相环适于对接收到的载波信号进行载波恢复,并且
其中混频器适于通过将载波信号和锁相环的输出信号进行混频而产生相干检测基带模拟信号(104)。
11.根据权利要求9所述的通信系统(400),还包括
分频器(404),该分频器用于从载波信号中导出符号时钟以及将符号时钟提供至符号恢复电路的相移单元(102)。
12.一种调整采用相干解调的数据通信系统的符号时钟的方法,该方法包括下述步骤:
通过模数转换器,接收从载波信号导出的相干检测基带模拟信号,由模数转换器接收适合的符号时钟信号,由模数转换器输出包括具有前同步信号的帧的数字信号,前同步信号具有至少两个符号,以及由相移单元接收从载波信号导出的符号时钟信号,
通过定时检测器,从模数转换器接收数字信号和将包括有关最佳采样相位的信息的信号提供至相移单元,
通过定时检测器,检测数字信号的帧的前同步信号的所述至少两个符号之间的至少一个零交叉,确定与零交叉相关的相位,并基于计算出的与零交叉相关的相位计算用于对相干检测基带模拟信号进行采样的最佳相位,
通过相移单元,从定时检测器接收用于对相干检测基带模拟信号进行采样的最佳相位,根据接收到的最佳相位偏移符号时钟信号的相位以产生适合的符号时钟信号,以及将适合的符号时钟信号提供至模数转换器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP11163565.2 | 2011-04-21 | ||
EP11163565.2A EP2515467B1 (en) | 2011-04-21 | 2011-04-21 | Symbol clock recovery circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102752097A CN102752097A (zh) | 2012-10-24 |
CN102752097B true CN102752097B (zh) | 2014-12-10 |
Family
ID=44462115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210113104.4A Active CN102752097B (zh) | 2011-04-21 | 2012-04-17 | 符号时钟恢复电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8781051B2 (zh) |
EP (1) | EP2515467B1 (zh) |
CN (1) | CN102752097B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8964904B2 (en) * | 2013-01-07 | 2015-02-24 | Nxp B.V. | Receiver filter for DC-wander removal in a contactless smartcard |
US9304154B1 (en) | 2013-03-04 | 2016-04-05 | Google Inc. | Dynamic measurements of pulse peak value |
US8922264B1 (en) | 2013-04-26 | 2014-12-30 | Altera Corporation | Methods and apparatus for clock tree phase alignment |
US9485121B2 (en) * | 2014-01-27 | 2016-11-01 | Multiphy Ltd. | Digital baud rate clock recovery of heavily ISI-induced signals |
EP2940916B1 (en) | 2014-05-02 | 2017-03-22 | Nxp B.V. | A symbol clock recovery circuit |
EP3079321B1 (en) | 2015-04-08 | 2019-01-30 | Nxp B.V. | Memory misalignment correction |
US10009167B2 (en) * | 2015-11-11 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Carrier synchronization device |
US10742390B2 (en) * | 2016-07-13 | 2020-08-11 | Novatek Microelectronics Corp. | Method of improving clock recovery and related device |
EP3496327B1 (en) | 2016-08-23 | 2020-10-07 | Huawei Technologies Co., Ltd. | Method for acquiring phase discrimination signal in clock recovery circuit and phase discriminator |
CN109391275B (zh) * | 2017-08-04 | 2020-06-19 | 瑞昱半导体股份有限公司 | 无线通信系统接收电路与射频信号接收方法 |
KR102022377B1 (ko) * | 2017-12-18 | 2019-09-18 | 주식회사 포인투테크놀로지 | 위상 동기화 장치 |
US10778201B1 (en) * | 2019-05-03 | 2020-09-15 | Rohde & Schwarz Gmbh & Co. Kg | System and method of creating periodic pulse sequences with defined absolute phase |
CN113242167B (zh) * | 2021-04-12 | 2023-04-25 | 成都尼晟科技有限公司 | 一种基于单比特位同步的半异步can总线控制方法及控制器 |
CN113467318A (zh) * | 2021-07-20 | 2021-10-01 | 四川腾盾科技有限公司 | 一种无人机飞机管理计算机离散信号输出系统及方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0732829A2 (en) * | 1995-03-17 | 1996-09-18 | Fujitsu Limited | Clock phase detecting circuit and clock regenerating circuit each arranged in receiving unit of multiplex radio equipment |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2165110B (en) * | 1984-09-06 | 1988-01-20 | Nec Corp | Multiplex data receiver with improved timing phase control apparatus |
US5576904A (en) | 1994-09-27 | 1996-11-19 | Cirrus Logic, Inc. | Timing gradient smoothing circuit in a synchronous read channel |
JP3286885B2 (ja) * | 1995-11-07 | 2002-05-27 | 三菱電機株式会社 | タイミング再生手段及びダイバーシティ通信装置 |
JP2848320B2 (ja) | 1996-03-07 | 1999-01-20 | 日本電気株式会社 | クロック同期回路 |
US5999355A (en) * | 1996-04-30 | 1999-12-07 | Cirrus Logic, Inc. | Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording |
JPH10215289A (ja) * | 1996-06-04 | 1998-08-11 | Matsushita Electric Ind Co Ltd | 同期装置 |
DE69737171T2 (de) * | 1996-07-22 | 2007-10-04 | Nippon Telegraph And Telephone Corp. | Schaltung zur Taktrückgewinnung |
JP2000049882A (ja) | 1998-07-30 | 2000-02-18 | Nec Corp | クロック同期回路 |
US8548098B2 (en) * | 2005-12-15 | 2013-10-01 | Intelleflex Corporation | Clock-free activation circuit |
-
2011
- 2011-04-21 EP EP11163565.2A patent/EP2515467B1/en active Active
-
2012
- 2012-03-12 US US13/417,486 patent/US8781051B2/en active Active
- 2012-04-17 CN CN201210113104.4A patent/CN102752097B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0732829A2 (en) * | 1995-03-17 | 1996-09-18 | Fujitsu Limited | Clock phase detecting circuit and clock regenerating circuit each arranged in receiving unit of multiplex radio equipment |
Non-Patent Citations (2)
Title |
---|
Digital signal processor-based programmable BPSK/QPSK/offset-QPSK modems;L-N.LEE等;《COMSAT TECHNICAL REVIEW》;19890921;正文第221-222页 * |
L-N.LEE等.Digital signal processor-based programmable BPSK/QPSK/offset-QPSK modems.《COMSAT TECHNICAL REVIEW》.1989,正文第221-222页. * |
Also Published As
Publication number | Publication date |
---|---|
EP2515467B1 (en) | 2016-02-10 |
US8781051B2 (en) | 2014-07-15 |
CN102752097A (zh) | 2012-10-24 |
US20120269304A1 (en) | 2012-10-25 |
EP2515467A1 (en) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102752097B (zh) | 符号时钟恢复电路 | |
US6856183B2 (en) | Scheme to improve performance of timing recovery systems for read channels in a disk drive | |
US9774441B2 (en) | Clock and data recovery using receiver clock spread spectrum modulation and offset compensation | |
CN113767602A (zh) | 操作过程中的采样器偏移校准 | |
US20140270030A1 (en) | Eye width measurement and margining in communication systems | |
CN101159532B (zh) | 时钟同步电路 | |
US20130142238A1 (en) | High resolution symbol timing tracking | |
CN106878217B (zh) | 用于数据解调的方法和设备 | |
CN106603217B (zh) | 一种无线综测仪蓝牙信号的采样频偏抑制方法 | |
CN105049069A (zh) | 符号时钟恢复电路 | |
KR102023796B1 (ko) | 왜곡 내성 클럭 및 데이터 복구 시스템 | |
WO2014127514A1 (en) | Method and apparatus for data aided timing recovery in 10gbase-t system | |
US7961831B2 (en) | Measuring a horizontal eye opening during system operation | |
CN108055036B (zh) | 时钟数据恢复电路的环路带宽调节方法和装置 | |
CN106059975B (zh) | 一种新的抑制载波同步的方法及costas环 | |
EP0311974B1 (en) | Timing recovery system using bipolar-pattern center estimator | |
Hinedi | NASA's next generation all-digital deep space network breadboard receiver | |
CN1159886C (zh) | 高斯滤波最小频移键控解调电路中位同步方法及位同步器 | |
US7012972B1 (en) | Minimization of phase equivocation in burst modems | |
CN106789797A (zh) | 一种无线突发通信psk信号的符号同步方法 | |
Hwang et al. | Extended Kalman filter based acquisition timing recovery for magnetic recording read channels | |
WO2003081766A1 (en) | Detection of frequency differences between signals | |
JP2007142939A (ja) | 復調器 | |
JP2005318381A (ja) | ゼロクロス検出回路、これを用いたクロック再生回路および受信装置 | |
Pélet | Synchronization in all-digital QAM receivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |