CN102750235B - 向非易失性存储器进行数据保存的方法及控制装置 - Google Patents
向非易失性存储器进行数据保存的方法及控制装置 Download PDFInfo
- Publication number
- CN102750235B CN102750235B CN201110371532.2A CN201110371532A CN102750235B CN 102750235 B CN102750235 B CN 102750235B CN 201110371532 A CN201110371532 A CN 201110371532A CN 102750235 B CN102750235 B CN 102750235B
- Authority
- CN
- China
- Prior art keywords
- data
- rewriting
- frequency
- nonvolatile memory
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
本发明提供一种能在改写保证次数内变更改写频度、从而能提高用非易失性存储器进行数据存储的可靠性的、向非易失性存储器进行数据保存的方法。在向保存多个数据、并能将上述数据进行电改写、且只能将大于各数据的写入范围的规定范围的单一规定的存储范围一并删除的非易失性存储器进行数据改写的控制装置中,多个数据包括改写频度较高的数据、以及改写频度较低的数据,所述控制装置包括:对非易失性存储器的改写次数进行计数的计数部;对用计数部进行计数的改写次数是否达到规定值以上进行判断的判断部;以及在判断部判断为达到规定值以上时、变更改写频度较高的数据的改写频度的设定部。
Description
技术领域
本发明涉及向非易失性存储器进行数据保存的方法及控制装置,所述向非易失性存储器进行数据保存的方法能在可将数据进行电改写的非易失性存储器中,在改写保证次数内变更改写频度,从而能提高用非易失性存储器进行数据存储的可靠性。
背景技术
现有的控制装置用于对校正时效变化的学习值进行存储和控制。另外,将登录信息、故障现象编号、故障发生前后的运行状态数据(运行状态存储数据)、以及总启动次数的运行履历数据等进行存储,以用于故障发生时的原因分析等。由此,即使在未对控制装置提供电源的状态下,也需要将这些信息进行存储保持。作为该方法的一种,有装载非易失性存储器来进行存储的方法。然而,对于非易失性存储器,在改写保证次数上存在限制,若以较高的频度实施改写,则由于有可能会在产品使用寿命内超过改写保证次数,因此,控制装置需要减少改写次数。
因而,现有的向非易失性存储器进行数据保存的方法中,在改写条件成立达到设定次数以上时实施改写,从而减少改写次数(例如,参照专利文献1)。另外,在其他现有的向非易失性存储器进行数据保存的方法中,将改写频度较高的数据和改写频度较低的数据存储于非易失性存储器的规定的不同存储范围内,在改写频度较高的数据的改写次数达到设定值以上时,将储存有改写频度较高的数据的规定的存储范围、与储存有改写频度较低的数据的规定的存储范围进行切换,从而推迟到达保证次数(例如,参照专利文献2)。
专利文献1:日本专利特开平10-252546号公报
专利文献2:日本专利特开2004-151944号公报
发明内容
以往,对于非易失性存储器,存在具有只在每个大于写入范围的规定的存储范围内进行删除的器件上的特性的非易失性存储器。将该删除单位定义为规定的存储范围。控制装置装载有只具有单一规定的存储范围的非易失性存储器,或者虽然装载有具有多个规定的存储范围的非易失性存储器,但对于各规定的存储范围分配有各个不同的用途,从而只能使用单一规定的存储范围,在这样的控制装置中,会因对改写频度较高的数据进行改写而达到非易失性存储器的改写保证次数的上限。
因而,在运用如以往那样在改写条件成立达到设定次数以上时实施改写的改写频度降低方法的情况下,若减少设定次数,则存在以下问题:即,在达到产品使用寿命之前,就已经达到非易失性存储器的改写保证次数。另外,若增加设定次数,则虽然不会在产品使用寿命内达到非易失性存储器的改写保证次数,但存在以下问题:即,在产品使用寿命的初期,所需要的改写频度较高的数据发生改写失败。
另外,对于其他的如以往那样使用多个规定的存储范围的方法,存在无法适用于以下控制装置的问题:即,装载有只具有单一规定的存储范围的非易失性存储器,或者虽然装载有具有多个规定的存储范围的非易失性存储器,但对于各规定的存储范围内分配有各个不同的用途,从而只能使用单一规定的存储范围。
本发明是为了解决上述问题而完成的,其目的在于,提供一种能在改写保证次数内变更改写频度、从而能提高用非易失性存储器进行数据存储的可靠性的、向非易失性存储器进行数据保存的方法及控制装置。
本发明的向非易失性存储器进行数据保存的方法
是向保存多个数据、
并能将上述数据进行电改写、且只能将大于上述各数据的写入范围的规定范围一并删除的非易失性存储器进行数据保存的方法,
上述多个数据包括改写频度较高的数据、以及改写频度较低的数据,
若上述非易失性存储器的改写次数达到规定值以上,则变更上述改写频度较高的数据的改写频度。
另外,本发明的控制装置是
向保存多个数据、
并能将上述数据进行电改写、且只能将大于上述各数据的写入范围的规定范围一并删除的非易失性存储器进行上述数据的改写的所述控制装置,
上述多个数据包括改写频度较高的数据、以及改写频度较低的数据,
所述控制装置包括:
计数部,该计数部对上述非易失性存储器的改写次数进行计数;
判断部,该判断部对用上述计数部进行计数的改写次数是否达到规定值以上进行判断;以及
设定部,该设定部在上述判断部判断为达到上述规定值以上时,变更上述改写频度较高的数据的改写频度。
由于本发明的向非易失性存储器进行数据保存的方法
是向保存多个数据、
并能将上述数据进行电改写、且只能将大于上述各数据的写入范围的规定范围一并删除的非易失性存储器进行数据保存的方法,
上述多个数据包括改写频度较高的数据、以及改写频度较低的数据,
若上述非易失性存储器的改写次数达到规定值以上,则变更上述改写频度较高的数据的改写频度,
因此,能变更改写频度,从而能提高用非易失性存储器进行数据存储的可靠性。
另外,由于本发明的控制装置是
向保存多个数据、
并能将上述数据进行电改写、且只能将大于上述各数据的写入范围的规定范围一并删除的非易失性存储器进行上述数据的改写的控制装置,
上述多个数据包括改写频度较高的数据、以及改写频度较低的数据,
所述控制装置包括:
计数部,该计数部对上述非易失性存储器的改写次数进行计数;
判断部,该判断部对用上述计数部进行计数的改写次数是否达到规定值以上进行判断;以及
设定部,该设定部在上述判断部判断为达到上述规定值以上时,变更上述改写频度较高的数据的改写频度,
因此,能变更改写频度,从而能提高用非易失性存储器进行数据存储的可靠性。
附图说明
图1是表示实施本发明的实施方式1的向非易失性存储器进行数据保存的方法的控制装置的结构的图。
图2是表示图1所示的控制装置的非易失性存储器的结构的图。
图3是表示图1所示的控制装置的向非易失性存储器进行数据保存的方法的流程图。
图4是表示图1所示的控制装置的向非易失性存储器进行数据保存的方法的改写时序图的图。
标号说明
1CPU
3RAM
4非易失性存储器
10计数部
11判断部
12设定部
13第二计数部
14改写部
41、42、43定时
100控制装置
A1阶段规定值
A2最终阶段规定值
B、C1、C2、C3改写频度
具体实施方式
实施方式1.
下面,对本申请发明的实施方式进行说明。图1是表示用于实施本发明的实施方式1中的向非易失性存储器进行数据保存的方法的控制装置的结构的图,图2是表示图1所示的控制装置的非易失性存储器的结构的图,图3是图1所示的控制装置的向非易失性存储器进行数据保存的方法的流程图,图4是表示图1所示的控制装置的向非易失性存储器进行数据保存的方法的改写时序图的图。
如图1(a)所示,控制装置100包括CPU1、非易失性存储器4、RAM3、以及ROM2。而且,CPU1是处理和执行控制的部件。ROM2是存储由CPU1所执行的程序的部件。RAM3是暂时保存CPU1的处理结果、以及保存于非易失性存储器4的、多个改写频度较高的数据X和多个改写频度较低的数据Y的保存部。非易失性存储器4保存多个改写频度较高的数据X、以及多个改写频度较低的数据Y。而且,非易失性存储器4能将这些多个改写频度较高的数据X、以及多个改写频度较低的数据Y进行电改写。此外,非易失性存储器4只能将大于写入多个改写频度较高的数据X和多个改写频度较低的数据Y的范围的规定范围(相当于图2所示的“单一规定的存储范围Z”)一并删除。而且,控制装置100与向控制装置100进行数据输入的第一输入装置5和第二输入装置6相连接。另外,控制装置100与将数据从控制装置100进行输出的第一输出装置7和第二输出装置8分别相连接。
而且,如图1(b)所示,CPU1包括计数部10、判断部11、设定部12、第二计数部13、以及改写部14。而且,计数部10是对非易失性存储器4的改写次数进行计数的部件。判断部11是对用计数部10进行计数的改写次数是否达到规定值以上进行判断的部件。设定部12是在判断部11判断为达到规定值以上时变更改写频度较高的数据X的改写频度的部件。第二计数部13是对改写频度较高的数据X的改写请求次数进行计数的部件。改写部14是在第二计数部13的计数达到设定部12所设定的改写频度B时、将改写频度较高的数据X进行改写的部件。此外,设定部12是无论非易失性存储器4的改写次数如何、都对改写频度较低的数据Y进行改写的部件。另外,改写部14是用保存于RAM3的数据来改写除进行改写的数据以外的、保存于非易失性存储器4中的改写频度较高的数据X和改写频度较低的数据Y的部件。
而且,判断部11是将规定值设定为多个阶段规定值A1、A2的部件。另外,设定部12是对每个阶段规定值A1、A2设定改写频度较高的数据X的改写频度B(C1、C2、C3)的部件。此外,设定部12将多个阶段规定值A1、A2之内的、最终的最终阶段规定值A2所规定的改写频度较高的数据X的改写频度C3设定为实质上不能将改写频度较高的数据X进行改写的程度的改写频度。此外,所谓改写频度较高的数据X,是指会产生较多的改写请求的数据。另外,所谓改写频度较低的数据Y,是指基本不会产生改写请求的数据。另外,所谓将改写频度设定得较低,是指若改写请求的次数不到某种程度的次数,则不进行实际的改写,以使得改写频度不增多。
然后,对各阶段规定值A1、A2、以及改写频度B(C1、C2、C3)的具体例子进行说明。例如将非易失性存储器4的改写次数的保证次数设为30000次。然后,将改写频度较高的数据X的改写请求设为1天100次左右。然后,将被控制部(产品)的使用寿命设为10年。这样,在这种情况下,改写频度较高的数据X的改写请求在10年中达到365000次。由此,若照这样将改写频度较高的数据X进行改写,则在被控制部的使用寿命(以下设为产品使用寿命期间)结束之前,就已达到非易失性存储器4的保证次数,从而非易失性存储器4的可靠性丧失。另外,若仅仅只在使用寿命内将数据的改写次数限制在保证次数以内,则需要例如将改写频度较高的数据X的改写频度设定得较低。
在产品使用寿命期间的前半段内,即使对于一般改写频度较高的数据X,实际上也需要较多的数据。因此,在产品使用寿命期间的前半段内,将改写频度较高的数据X的改写频度设定得较高,从而设定成能保存所需要的数据。然后,在产品使用寿命期间的后半段内,将改写频度较高的数据X的改写频度设定得较低,设定成进行实际上不会发生问题的程度的改写,以能对数据进行保存。
因而,将从制造到经过规定期间为止的期间设为产品使用寿命期间的前半段的5年。然后,将到相当于该5年为止的、改写频度较高的数据X的改写频度C1设为10次。另外,将产品使用寿命期间的后半段的5年以后的、改写频度较高的数据X的改写频度C2设为35次。然后,将产品使用寿命期间的后半段的改写频度较高的数据X的改写频度设定得比产品使用寿命期间的前半段要低。然后,将对改写频度较高的数据X的改写频度进行切换的非易失性存储器4的改写次数的阶段规定值A1设为20000次。然后,将不到该阶段规定值A1的次数的期间内的、改写频度较高的数据X的改写频度C1设为10次。然后,将该阶段规定值A1的次数以上的、改写频度较高的数据X的改写频度C2设定为35次。此外,将非易失性存储器4的改写次数的最终阶段规定值A2设为25000次以上。而且,在该最终阶段规定值A2的次数以上的期间,禁止将改写频度较高的数据X进行改写。另外,进行设定,使得能将改写频度较低的数据Y进行改写。然后,将改写频度较高的数据X的改写频度C3设定为改写频度较高的值(即,数据计数无法达到的值)。
在图2中,非易失性存储器4是具有只在每个大于写入范围的规定的存储范围内能进行删除的器件上的特性的非易失性存储器。将该删除单位定义为规定的存储范围。而且,单一规定的存储范围Z的存储区域具有储存有改写频度较高的数据X(作为改写频度较高的数据X,例如存在总启动次数、启动状态等)、以及改写频度较低的数据Y(作为改写频度较低的数据Y,例如有故障现象编号、运行状态存储数据等)的结构。例如,在改写频度较高的数据X内,所谓总启动次数,是指每次进行改写时对用计数部10进行计数的非易失性存储器4的改写次数进行保存而得到的次数。另外,将改写频度较低的数据设定为至少与由控制装置100进行控制的被控制部的异常和特定现象之中的任何一种情况相关的数据。在对非易失性存储器4进行改写的情况下,首先,将单一规定的存储范围Z内的数据全部删除,然后,对数据实施改写。此外,在将改写频度较高的数据X进行改写的情况下,而且,在将改写频度较低的数据Y进行改写的情况下,都进行计数,以作为单一规定的存储范围Z的非易失性存储器4的改写次数。
基于图3和图4,对具有如上所述结构的实施方式1的控制装置的向非易失性存储器进行数据保存的方法进行说明。首先,若产生向非易失性存储器4的改写请求,则对用计数部10进行计数的非易失性存储器4的改写次数是否达到切换改写频度B的次数、即阶段规定值A1的20000次以上进行判断(图3的步骤S1)。然后,在不到切换次数A1的20000次的情况下(否),将非易失性存储器4的改写频度较高的数据X的改写频度B设定作为改写频度C1的10次(图3的步骤S2)。
另一方面,当在步骤S1中达到切换次数A1的20000次以上的情况下(是),对非易失性存储器4的改写次数是否达到切换改写频度B的次数、即最终阶段规定值A2的25000次以上进行判断(图3的步骤S3)。然后,在不到切换次数A2的25000次的情况下(否),将非易失性存储器4的改写频度较高的数据X的改写频度B设定作为改写频度C2的35次(图3的步骤S4)。另一方面,当在步骤S3中达到切换次数A2的25000次以上的情况下(是),将非易失性存储器4的改写频度较高的数据X的改写频度B设定作为不能将改写频度较高的数据X进行改写的程度的改写频度C3(图3的步骤S5)。
接着,对产生改写请求的数据是否为改写频度较高的数据X进行判断(图3的步骤S6)。然后,若判断为是改写频度较高的数据X(是),则用对改写频度较高的数据X的改写请求次数进行计数的第二计数部13进行加法计数(图3的步骤S7)。接着,对用第二计数部13进行计数的、改写频度较高的数据X的计数是否达到预先设定的改写频度较高的数据X的改写频度B以上进行判断(图3的步骤S8)。然后,在达到改写频度B以上的情况下(是),对第二计数部13的计数进行清零(0)(图3的步骤S9),所述第二计数部13对改写频度较高的数据X的改写请求次数进行计数。另一方面,当在步骤S8中不到改写频度B的情况下(否),对产生改写请求的数据是否为改写频度较低的数据Y进行判断(图3的步骤S10)。
然后,若判断为是改写频度较低的数据Y(是),则用对非易失性存储器4的改写次数进行计数的计数部10进行加法计数(图3的步骤S11)。
另一方面,在步骤S10中,若判断为不是改写频度较低的数据Y,则结束处理。接着,利用改写部14,将非易失性存储器4的各数据暂时保存于RAM3。然后,一并删除其后的单一规定的存储范围Z内的数据。然后,用保存于RAM3中的数据来改写对单一规定的存储范围Z进行改写的数据和除此以外的数据,从而结束对非易失性存储器4进行数据改写的处理。
通过进行如上所述的处理,对于改写频度较高的数据X,在非易失性存储器4的改写次数达到20000次之前,对改写频度较高的数据X的改写请求是每隔10次进行1次改写(图4的定时41),并对非易失性存储器4的改写次数进行加法计数。另外,在非易失性存储器4的改写次数达到20000次以上且不到25000次之前,对改写频度较高的数据X的改写请求是每隔35次进行1次改写(图4的定时43),并对非易失性存储器4的改写次数进行加法计数。另外,若非易失性存储器4的改写次数达到25000次以上,则改写频度较高的数据X不会被改写。另一方面,无论非易失性存储器4的改写次数如何,改写频度较低的数据Y都会根据改写请求而被改写(图4的定时42),从而对非易失性存储器4的改写次数进行加法计数。由此,对于改写频度较低的数据Y,即使非易失性存储器4的改写次数达到25000次以上,也会对非易失性存储器4实施改写。
此外,在步骤S6中,若判断为不是改写频度较高的数据X,则进行下面的步骤S8和步骤S9的处理,虽然示出了这样的例子,但并不局限于此,例如也可以进行如下设定:即,在步骤S6中,若判断为不是改写频度较高的数据X,则判断为产生改写请求的数据是改写频度较低的数据Y,从而进行从步骤S11起的处理。另外,也可以在步骤S1之前进行判断产生改写请求的数据是改写频度较高的数据X还是改写频度较低的数据Y的处理。无论在哪种情况下,最终处理都与上述实施方式1所示的情况相同。另外,即使是其他的流程,若为最终与上述实施方式1所示的情况相同的处理,则也能同样地进行。
根据如上所述的实施方式1,控制装置装载有只具有单一规定的存储范围的非易失性存储器,或者虽然装载有具有多个规定的存储范围的非易失性存储器,但对于各规定的存储范围分配有各个不同的用途,从而只能使用单一规定的存储范围,在这样的控制装置中,可以根据非易失性存储器的改写次数,来变更改写频度较高的数据的改写频度。由此,可以用所期望的方法来推迟到达非易失性存储器的改写保证次数。由此,本申请发明能延长控制装置的寿命,并能提高可靠性。
此外,本申请发明将改写频度较高的数据的改写频度进行变更,使得变更后的改写频度较高的数据的改写频度比变更前要低,从而在产品使用寿命期间的前半段内,将改写频度设定得较高,能防止发生数据改写失败,并能根据产品使用寿命期间来保存数据。
此外,由于本申请发明将规定值设定作为多个阶段规定值,因此,可以为了推迟到达非易失性存储器的改写保证次数而加以细分来进行应对。
此外,由于本申请发明在该各阶段规定值内,将最终阶段规定值所规定的改写频度较高的数据的改写频度设定为不能将改写频度较高的数据进行改写的程度的改写频度,因此,能只以所需要的最低限度的数据的改写来进行应对,并能防止到达非易失性存储器的改写保证次数。
此外,由于本申请发明在到达所设定的改写频度时,对改写频度较高的数据进行改写,因此,能进行所期望的改写,因而,能确保数据的可靠性。
此外,由于无论非易失性存储器的改写次数如何,本申请发明都对改写频度较低的数据进行改写,因此,能进行所期望的改写,因而,能确保数据的可靠性。
此外,本申请发明将改写频度较低的数据设为与异常和特定现象之中的任何一种情况相关的数据,从而能可靠地保存所需要的数据。
此外,在上述实施方式1中,示出了对本申请发明中的改写频度进行变更、使得变更后的改写频度比变更前要低的例子,但并不局限于此,在产品的使用寿命与通常的产品不同的情况下,或在预先对需要产品中的数据的期间进行设定等的情况下,若根据该期间来变更改写频度,则能保存所期望的数据,从而能起到与上述实施方式1相同的效果。
另外,对于非易失性存储器4,示出了将其作为控制装置100的一部分而包含于其中的例子,但并不局限于此,对于非易失性存储器,即使在控制装置100内将CPU、非易失性存储器、RAM、及ROM之中的任何一个或多个部件包含在同一个封装内,也能起到相同的效果。
另外,本申请发明示出了将改写频度较高的数据X的改写频度B像“C1→C2”、“C2→C3”那样进行2次变更的例子,但并不局限于此,若将改写频度设定为2次以上,并与上述实施方式1相同地进行变更,则能进一步在改写中进行细分应对,并能进一步获得寿命较长或数据可靠性优良的控制装置。此外,对于控制装置,也可以考虑以下情况:即,在最开始将改写频度设为0次,然后,对改写频度进行1次变更,将其变更为规定的次数。
Claims (12)
1.一种向非易失性存储器进行数据保存的方法,
所述向非易失性存储器进行数据保存的方法是向保存多个数据、
并能将所述数据进行电改写、且只能将大于所述各数据的写入范围的规定范围一并删除的所述非易失性存储器进行数据保存的方法,其特征在于,
所述多个数据包括改写频度较高的数据、以及改写频度较低的数据,
若所述非易失性存储器的改写次数达到规定值以上,则变更所述改写频度较高的数据的改写频度,
无论所述非易失性存储器的改写次数如何,都将所述改写频度较低的数据进行改写。
2.如权利要求1所述的向非易失性存储器进行数据保存的方法,其特征在于,
变更所述改写频度,使得变更后的所述改写频度低于变更前的所述改写频度。
3.如权利要求1或2所述的向非易失性存储器进行数据保存的方法,其特征在于,
将所述规定值设定为多个阶段规定值,对每个所述阶段规定值设定所述改写频度较高的数据的改写频度。
4.如权利要求3所述的向非易失性存储器进行数据保存的方法,其特征在于,
在所述多个阶段规定值内,将最终的最终阶段规定值所规定的所述改写频度较高的数据的改写频度设定为无法对所述改写频度较高的数据进行改写的程度的改写频度。
5.如权利要求1、2或4的任一项所述的向非易失性存储器进行数据保存的方法,其特征在于,
若达到所设定的所述改写频度,则将所述改写频度较高的数据进行改写。
6.如权利要求1、2或4的任一项所述的向非易失性存储器进行数据保存的方法,其特征在于,
将所述改写频度较低的数据设定为上述多个数据内的、至少与异常和特定现象之中的任何一种情况相关的数据。
7.一种控制装置,
所述控制装置是向保存多个数据、
并能将所述数据进行电改写、且只能将大于所述各数据的写入范围的规定范围一并删除的非易失性存储器进行所述数据的改写的控制装置,其特征在于,
所述多个数据包括改写频度较高的数据、以及改写频度较低的数据,
所述控制装置包括:
计数部,该计数部对所述非易失性存储器的改写次数进行计数;
判断部,该判断部对用所述计数部进行计数的改写次数是否达到规定值以上进行判断;
设定部,该设定部在所述判断部判断为达到所述规定值以上时,变更所述改写频度较高的数据的改写频度;
第二计数部,该第二计数部对所述改写频度较高的数据的改写请求次数进行计数;以及
改写部,该改写部在所述第二计数部的计数达到所述设定部所设定的改写频度时进行改写,
无论所述非易失性存储器的改写次数如何,所述改写部都将所述改写频度较低的数据进行改写。
8.如权利要求7所述的控制装置,其特征在于,
所述设定部进行设定,以变更所述改写频度,使得变更后的所述改写频度低于变更前的所述改写频度。
9.如权利要求7或8所述的控制装置,其特征在于,
所述判断部将所述规定值设定为多个阶段规定值,
所述设定部对每个所述阶段规定值设定所述改写频度较高的数据的改写频度。
10.如权利要求9所述的控制装置,其特征在于,
所述设定部在所述多个阶段规定值内,将最终的最终阶段规定值所规定的所述改写频度较高的数据的改写频度设定为无法对所述改写频度较高的数据进行改写的程度的改写频度。
11.如权利要求7、8、10的任一项所述的控制装置,其特征在于,
所述控制装置包括保存部,该保存部在对所述非易失性存储器进行删除之前,将保存于所述非易失性存储器的所述各数据进行保存,
所述改写部用来自所述保存部的数据来改写除进行所述改写的数据以外的数据。
12.如权利要求7、8、10的任一项所述的控制装置,其特征在于,
将所述改写频度较低的数据设定为至少与由所述控制装置进行控制的被控制部的异常和特定现象之中的任何一种情况相关的数据。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-093934 | 2011-04-20 | ||
JP2011093934A JP2012226575A (ja) | 2011-04-20 | 2011-04-20 | 不揮発性メモリへのデータ保存方法および制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102750235A CN102750235A (zh) | 2012-10-24 |
CN102750235B true CN102750235B (zh) | 2015-10-07 |
Family
ID=47030439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110371532.2A Expired - Fee Related CN102750235B (zh) | 2011-04-20 | 2011-11-10 | 向非易失性存储器进行数据保存的方法及控制装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2012226575A (zh) |
CN (1) | CN102750235B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9362000B2 (en) | 2014-09-05 | 2016-06-07 | Kabushiki Kaisha Toshiba | Memory system and management method thereof |
JP6113374B1 (ja) * | 2016-01-14 | 2017-04-12 | 三菱電機株式会社 | プログラマブルロジックコントローラ |
JP7127297B2 (ja) * | 2018-02-23 | 2022-08-30 | オムロン株式会社 | 画像センサ |
JP7225981B2 (ja) * | 2019-03-20 | 2023-02-21 | 株式会社リコー | 情報処理装置、情報処理方法、及びプログラム |
JP7457212B2 (ja) | 2022-02-24 | 2024-03-27 | 株式会社デンソートリム | エンジン制御装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1065667A2 (en) * | 1999-06-29 | 2001-01-03 | Nec Corporation | Microcomputer with a flash memory and rewrite count management method |
CN1574097A (zh) * | 2003-05-28 | 2005-02-02 | 日本电气株式会社 | 半导体存储设备及控制该存储设备的方法 |
CN101458968A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 获取非挥发存储器中失效二进制位分布信息的方法与装置 |
CN101587745A (zh) * | 2009-06-23 | 2009-11-25 | 成都市华为赛门铁克科技有限公司 | 数据读写方法和非易失性存储介质 |
CN101901227A (zh) * | 2009-05-31 | 2010-12-01 | 深圳市江波龙电子有限公司 | 一种智能存储扩展设备及其访问控制系统、方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08315596A (ja) * | 1995-05-12 | 1996-11-29 | Nec Corp | 半導体記憶装置 |
JPH09120376A (ja) * | 1995-10-25 | 1997-05-06 | Fujitsu Ten Ltd | データ処理装置 |
JP2002032256A (ja) * | 2000-07-19 | 2002-01-31 | Matsushita Electric Ind Co Ltd | 端末装置 |
US20070288685A1 (en) * | 2006-06-09 | 2007-12-13 | Phison Electronics Corp. | Flash memory scatter-write method |
JP5383294B2 (ja) * | 2008-04-25 | 2014-01-08 | キヤノン株式会社 | 画像形成装置 |
JP2010108102A (ja) * | 2008-10-28 | 2010-05-13 | Nippon Telegr & Teleph Corp <Ntt> | 行動パターン抽出装置、方法及びプログラム |
-
2011
- 2011-04-20 JP JP2011093934A patent/JP2012226575A/ja active Pending
- 2011-11-10 CN CN201110371532.2A patent/CN102750235B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1065667A2 (en) * | 1999-06-29 | 2001-01-03 | Nec Corporation | Microcomputer with a flash memory and rewrite count management method |
CN1574097A (zh) * | 2003-05-28 | 2005-02-02 | 日本电气株式会社 | 半导体存储设备及控制该存储设备的方法 |
CN101458968A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 获取非挥发存储器中失效二进制位分布信息的方法与装置 |
CN101901227A (zh) * | 2009-05-31 | 2010-12-01 | 深圳市江波龙电子有限公司 | 一种智能存储扩展设备及其访问控制系统、方法 |
CN101587745A (zh) * | 2009-06-23 | 2009-11-25 | 成都市华为赛门铁克科技有限公司 | 数据读写方法和非易失性存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN102750235A (zh) | 2012-10-24 |
JP2012226575A (ja) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102750235B (zh) | 向非易失性存储器进行数据保存的方法及控制装置 | |
CN104063186B (zh) | 一种电子设备的数据访问方法 | |
CN104750615B (zh) | 数据储存装置以及快闪存储器控制方法 | |
CN103228060B (zh) | 蓝牙配对信息的处理方法及装置 | |
CN105653474B (zh) | 一种面向粗粒度动态可重构处理器的配置缓存控制器 | |
CN102789811A (zh) | 面向纳米交叉杆结构的多值忆阻器自适应编程电路及方法 | |
CN103365786A (zh) | 数据存储方法、装置和系统 | |
CN108769045A (zh) | Acl规则配置方法、装置及网络设备 | |
CN116018645A (zh) | 用于保护dram存储器装置免受行锤效应的方法和电路 | |
CN103206961A (zh) | 一种车载导航系统及其保存信息的方法 | |
US20120243346A1 (en) | Control Method for Memory Cell | |
CN103890713B (zh) | 用于管理处理系统内的寄存器信息的装置及方法 | |
CN103838762B (zh) | 基于数据表轮换的不间断数据处理装置及方法 | |
CN107577798A (zh) | 一种快照创建方法、装置及计算机可读存储介质 | |
CN102937923A (zh) | 一种自动保存用户界面状态的方法 | |
CN105094742B (zh) | 一种写数据的方法和设备 | |
CN108762989A (zh) | 固态硬盘的数据存储方法、装置、设备及可读存储介质 | |
CN110147332A (zh) | 目录数据的管理方法与存储器装置 | |
CN111240578B (zh) | 一种多比特存储装置以及电子设备 | |
CN106802811A (zh) | 程序写入方法和装置 | |
CN106603723A (zh) | 一种请求消息处理方法及装置 | |
CN105336379A (zh) | 一种信息处理方法及固态存储器 | |
CN101950160B (zh) | 一种电器抗干扰的方法、控制系统及相应电器 | |
CN104575603A (zh) | 一种加速闪存存储器擦除操作的方法及系统 | |
CN109800102A (zh) | 存储器装置及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151007 Termination date: 20201110 |