CN102736432A - 一种对纳米尺度元件进行套刻的方法 - Google Patents

一种对纳米尺度元件进行套刻的方法 Download PDF

Info

Publication number
CN102736432A
CN102736432A CN2011100874492A CN201110087449A CN102736432A CN 102736432 A CN102736432 A CN 102736432A CN 2011100874492 A CN2011100874492 A CN 2011100874492A CN 201110087449 A CN201110087449 A CN 201110087449A CN 102736432 A CN102736432 A CN 102736432A
Authority
CN
China
Prior art keywords
alignment mark
domain
electron
alignment
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100874492A
Other languages
English (en)
Other versions
CN102736432B (zh
Inventor
谢常青
方磊
朱效立
李冬梅
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110087449.2A priority Critical patent/CN102736432B/zh
Publication of CN102736432A publication Critical patent/CN102736432A/zh
Application granted granted Critical
Publication of CN102736432B publication Critical patent/CN102736432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种对纳米尺度元件进行套刻的方法，该方法包括：制作波带片所需镂空衬底；采用第一次电子束直写在该镂空衬底上形成所需的对准标记和图形A，显影之后电镀形成对准标记和图形A的金层，然后去除电子束光刻胶形成所需图形；以及采用第二次电子束直写在形成的所需图形的基础上，根据对准标记形成更加精密的图形，显影后电镀，形成图形B。相对于传统纳米制造工艺，利用本发明提供的纳米尺度元件的套刻工艺方法做出的元件，具有更大的分辨率，能有更密集的线条，在高精度的元器件应用方面有广阔的前景。

Description

一种对纳米尺度元件进行套刻的方法
技术领域
本发明涉及纳米尺度元件制备技术领域，尤其涉及一种纳米尺度元件的套刻工艺方法。
背景技术
众所周知，随着纳米加工技术的不断发展，所需要的元件越来越精密，例如波带片的最外环宽度，是影响波带片分辨率的重要因素。而纳米级的元件的制造进展很缓慢，其原因在于表面张力的影响使得细线条的光刻胶极易倒塌，从而限制了其工艺的进一步发展。
针对越来越细的线条宽度，工艺要求越来越高，难度越来越难，实现的可能性非常小。本发明采用两步光刻制造工艺将同等结构的波带片分两步进行制作，减小了光刻胶的宽度，使其倒塌比原先难，从而可以形成更加精细的外环宽度。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种纳米尺度元件的套刻工艺方法，以将密集的精细线条做两步来实现，并利用电子束的高精度对准实现两步波带片的精密套准。
(二)技术方案
为达到上述目的，本发明提供了一种对纳米尺度元件进行套刻的方法，该方法包括：
制作波带片所需镂空衬底；
采用第一次电子束直写在该镂空衬底上形成所需的对准标记和图形A，显影之后电镀形成对准标记和图形A的金层，然后去除电子束光刻胶形成所需图形；以及
采用第二次电子束直写在形成的所需图形的基础上，根据对准标记形成更加精密的图形，显影后电镀，形成图形B。
上述方案中，所述制作波带片所需镂空衬底之前还包括：设计用于电子束直写的第一版图和第二版图，第一版图对应于图形A，第二版图对应于图形B，在第一版图上图形部分和对准标记都有颜色，做电子束直写时有颜色的部分被直写，从而显影被去掉，电镀时被金层填充。
上述方案中，第二版图上的图形是基于第一次电子束直写制作出的对准标记，并与第一次电子束直写做出的图形A成交叉排列，从而在显影后去掉，电镀时被金层填充。
上述方案中，所述采用第一次电子束直写在该镂空衬底上形成所需的对准标记和图形A的步骤中，还包括：在第一版图的四个方向离波带片一定距离处四个方向画出对准标记。
上述方案中，所述电子束光刻胶采用zep520。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、相对于传统纳米制造工艺，利用本发明提供的纳米尺度元件的套刻工艺方法做出的元件，具有更大的分辨率，能有更密集的线条，在高精度的元器件应用方面有广阔的前景。
2、利用本发明的对准标记，可以精确的控制两步图形的对准，从而可以更好的制作高密度的元件。
附图说明
图1示出了本发明提供的对纳米尺度元件进行套刻的方法流程图；
图2至图6示出了依照本发明实施例的对纳米尺度元件进行套刻的工艺流程图；
图7示出了完整版图的示意图，其中示出了四个方向离波带片一定距离处四个方向画出对准标记；
图8示出了本发明提供的版图制作原理示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图8所示，图8是本发明提供的版图制作原理示意图。根据此原理图所示，最终的图形＝图形A和图形B套刻而成。第二个环为图形A所作出的波带片图形，第三个环为图形B所作出的波带片图形，它们套刻后成维最终的波带片图形。此图形的波带片环从内到外为图形A的第一环，图形B的第一环，图形A的第二环，图形B的第二环，……。
基于图8所示的原理，图1示出了本发明提供的对纳米尺度元件进行套刻的方法流程图，该方法采用两步光刻制造工艺将同等结构的波带片分两步进行制作，具体包括以下步骤：
步骤1：制作波带片所需镂空衬底；
步骤2：采用第一次电子束直写在该镂空衬底上形成所需的对准标记和图形A，显影之后电镀形成对准标记和图形A的金层，然后去除电子束光刻胶形成所需图形；以及
步骤3：采用第二次电子束直写在形成的所需图形的基础上，根据对准标记形成更加精密的图形，显影后电镀，形成图形B。
其中，所述步骤1之前还包括：设计用于电子束直写的第一版图和第二版图，第一版图对应于图形A，第二版图对应于图形B，在第一版图上图形部分和对准标记都有颜色，做电子束直写时有颜色的部分被直写，从而显影被去掉，电镀时被金层填充。第二版图上的图形是基于第一次电子束直写制作出的对准标记，并与第一次电子束直写做出的图形A成交叉排列，从而在显影后去掉，电镀时被金层填充。
步骤2中所述采用第一次电子束直写在该镂空衬底上形成所需的对准标记和图形A还包括：在第一版图的四个方向离波带片一定距离处四个方向画出对准标记，具体如图7所示。
图2至图6示出了依照本发明实施例的对纳米尺度元件进行套刻的工艺流程图，具体包括以下步骤：
步骤1：电子束直写制作掩模所需GDS II版图设计。
在本步骤中，调用Ledit生成第一版图1和第二版图2，并且使得第一版图1和第二版图2的位置相叠加之后正好变成完整的纳米尺度元器件图形。然后在第一版图1的四个呈90度方向上画一系列宽度不一的线条，作为对准标记。
步骤2：制作波带片所需镂空衬底。
在本步骤中，如图2所示，在单面抛光的2英寸(100)硅片上，旋涂聚酰亚胺前体溶液形成0.5-2μm厚的薄膜并进行热处理，并采用各向同性的湿法腐蚀，将光栅背面的硅腐蚀掉，制作波带片所需镂空衬底。
步骤3：电子束直写制作图形A。
在本步骤中，如图3和4所示，在正面用电子束蒸发5nm铬和10nm金作为电镀种子层；旋涂电子束光刻胶，并进行热处理，然后进行电子束光刻、显影，并用等离子体刻蚀去除残胶；利用等离子体刻蚀在衬底的一侧(电镀液液面之上的一侧)刻蚀出电镀所需的电极窗口，同时在另一侧刻蚀出电镀附加窗口。在光刻胶显影所形成的空隙中，利用电镀生长金吸收体，完成电镀后，去除作为模版的光刻胶，并使用等离子体刻蚀清除表面残留的光刻胶。
步骤4：电子束直写制作图形B。
在本步骤中，如图5和6所示，旋涂电子束光刻胶，并进行热处理，然后进行电子束光刻、显影，并用等离子体刻蚀去除残胶；利用等离子体刻蚀在衬底的一侧(电镀液液面之上的一侧)刻蚀出电镀所需的电极窗口，同时在另一侧刻蚀出电镀附加窗口。在光刻胶显影所形成的空隙中，利用电镀生长金吸收体，完成电镀后，去除作为模版的光刻胶，并使用等离子体刻蚀清除表面残留的光刻胶。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种对纳米尺度元件进行套刻的方法，其特征在于，该方法包括：
制作波带片所需镂空衬底；
采用第一次电子束直写在该镂空衬底上形成所需的对准标记和图形A，显影之后电镀形成对准标记和图形A的金层，然后去除电子束光刻胶形成所需图形；以及
采用第二次电子束直写在形成的所需图形的基础上，根据对准标记形成更加精密的图形，显影后电镀，形成图形B。
2.根据权利要求1所述的对纳米尺度元件进行套刻的方法，其特征在于，所述制作波带片所需镂空衬底之前还包括：
设计用于电子束直写的第一版图和第二版图，第一版图对应于图形A，第二版图对应于图形B，在第一版图上图形部分和对准标记都有颜色，做电子束直写时有颜色的部分被直写，从而显影被去掉，电镀时被金层填充。
3.根据权利要求1所述的对纳米尺度元件进行套刻的方法，其特征在于，第二版图上的图形是基于第一次电子束直写制作出的对准标记，并与第一次电子束直写做出的图形A成交叉排列，从而在显影后去掉，电镀时被金层填充。
4.根据权利要求1所述的对纳米尺度元件进行套刻的方法，其特征在于，所述采用第一次电子束直写在该镂空衬底上形成所需的对准标记和图形A的步骤中，还包括：在第一版图的四个方向离波带片一定距离处四个方向画出对准标记。
5.根据权利要求1所述的对纳米尺度元件进行套刻的方法，其特征在于，所述电子束光刻胶采用zep520。
CN201110087449.2A 2011-04-08 2011-04-08 一种对纳米尺度元件进行套刻的方法 Active CN102736432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110087449.2A CN102736432B (zh) 2011-04-08 2011-04-08 一种对纳米尺度元件进行套刻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110087449.2A CN102736432B (zh) 2011-04-08 2011-04-08 一种对纳米尺度元件进行套刻的方法

Publications (2)

Publication Number Publication Date
CN102736432A true CN102736432A (zh) 2012-10-17
CN102736432B CN102736432B (zh) 2014-12-17

Family

ID=46992157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110087449.2A Active CN102736432B (zh) 2011-04-08 2011-04-08 一种对纳米尺度元件进行套刻的方法

Country Status (1)

Country Link
CN (1) CN102736432B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103135367A (zh) * 2013-03-11 2013-06-05 中国科学院苏州纳米技术与纳米仿生研究所 电子束曝光方法
CN110310898A (zh) * 2019-05-29 2019-10-08 宁波芯健半导体有限公司 一种测试芯片标记方法及芯片良率提升方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206813A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 露光方法
US5563012A (en) * 1994-06-30 1996-10-08 International Business Machines Corporation Multi mask method for selective mask feature enhancement
US20050162627A1 (en) * 2004-01-28 2005-07-28 Asml Netherlands B.V. Enhanced lithographic resolution through double exposure
CN101034254A (zh) * 2006-03-07 2007-09-12 Asml荷兰有限公司 用于增强的光刻图案化的方法和系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206813A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 露光方法
US5563012A (en) * 1994-06-30 1996-10-08 International Business Machines Corporation Multi mask method for selective mask feature enhancement
US20050162627A1 (en) * 2004-01-28 2005-07-28 Asml Netherlands B.V. Enhanced lithographic resolution through double exposure
CN101034254A (zh) * 2006-03-07 2007-09-12 Asml荷兰有限公司 用于增强的光刻图案化的方法和系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《半导体学报》 20060630 王德强等 "电子束和X射线光刻制作高分辨率微波带片" 1147-1150 1-5 第27卷, 第6期 *
王德强等: ""电子束和X射线光刻制作高分辨率微波带片"", 《半导体学报》, vol. 27, no. 6, 30 June 2006 (2006-06-30), pages 1147 - 1150 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103135367A (zh) * 2013-03-11 2013-06-05 中国科学院苏州纳米技术与纳米仿生研究所 电子束曝光方法
CN110310898A (zh) * 2019-05-29 2019-10-08 宁波芯健半导体有限公司 一种测试芯片标记方法及芯片良率提升方法

Also Published As

Publication number Publication date
CN102736432B (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
US9452574B2 (en) Fabrication of seamless large area master templates for imprint lithography using step and repeat tools
US7690910B2 (en) Mold for imprint, process for producing minute structure using the mold, and process for producing the mold
US20050159019A1 (en) Method for manufacturing large area stamp for nanoimprint lithography
US20070228609A1 (en) Imprinting of Partial Fields at the Edge of the Wafer
JP5426489B2 (ja) テンプレートの製造方法
JP5359430B2 (ja) パターン形成方法、インプリントモールド及びフォトマスク
CN101436528A (zh) 制造半导体器件的方法
JP2009182075A (ja) インプリントによる構造体の製造方法
CN102122113A (zh) 光刻方法
CN105543905B (zh) 一种掩膜板及其制备方法
KR20180071971A (ko) 임프린트 템플레이트 복제 프로세스 중에 압출을 제어하기 위한 방법
CN104465337A (zh) 一种使用pmma/neb双层胶制作金属纳米狭缝的方法
CN102736432B (zh) 一种对纳米尺度元件进行套刻的方法
CN102608687A (zh) 大高宽比光子筛及其制备方法
KR100884811B1 (ko) 임프린트 리소그래피를 이용한 대면적 스탬프의 제조방법
KR102452892B1 (ko) 어댑티브 층의 형성에 이용하기 위한 장치 및 이의 이용 방법
CN102495526B (zh) 光学曝光方法及其用于制备硅材料竖直中空结构的方法
CN102608864A (zh) 一种制作纳米尺度大高宽比器件的方法
CN101364043A (zh) 一种纳米结构套刻的模板设计和实现方法
CN102608862A (zh) 制备大高宽比结构器件的方法
CN102466832A (zh) 一种制作大高宽比光子筛的方法
KR101250411B1 (ko) 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법
KR102237716B1 (ko) 미세 금속 마스크를 제작하는 방법
US20230350287A1 (en) Imprint method
CN115793413B (zh) 基于对位差与双重光刻的超分辨率图案实现方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant