CN102724820A - 一种双面电路板的制造方法 - Google Patents
一种双面电路板的制造方法 Download PDFInfo
- Publication number
- CN102724820A CN102724820A CN2012101892242A CN201210189224A CN102724820A CN 102724820 A CN102724820 A CN 102724820A CN 2012101892242 A CN2012101892242 A CN 2012101892242A CN 201210189224 A CN201210189224 A CN 201210189224A CN 102724820 A CN102724820 A CN 102724820A
- Authority
- CN
- China
- Prior art keywords
- hole
- mask
- double
- conductor layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开一种双面电路板的制造方法,由于无需进行掩膜在镀通孔连接盘的掩孔定位作业,使得形成第一、第二掩膜作业十分容易,从而可使导通孔的连接盘很小,能形成精细电路,连接盘处的基底导体与电镀层不会产生高低的阶梯状态,电路板受到热循环冲击,导通孔的连接很少会产生断路,从而提高产品合格率。
Description
技术领域
本发明涉及一种双面电路板的制造方法。
背景技术
随着近年来电子产品的小型化,要求其所用的电路板是立体化、薄型化、多层化及精细化。要满足这些要求,以薄而柔软材料为绝缘基材挠性电路板(也称软性电路板,简称软板)最为适合,现在对这种挠性电路板的需求不断增加,但是电路板的多层化、微细技术还有不少问题,正是这一原因之一,镀覆孔连接结构及其制造方法的确立正是当务之急。所谓镀覆孔连接,就是绝缘板两面所形成的导体层的双面电路板的贯通连接,是通过孔内壁形成金属镀层使两面导体层之间实现电气连接,用这种覆覆孔(又称金属化孔、镀通孔)连接的常规双面电路板如图10所示。在此种常规双面电路板的制造过程中,在图10所示的孔53中形成镀层43时,同时也会在导体层2的表面形成金属镀层43.为了确保连接的可靠性,孔53内的金属镀层加厚是十分必要的,而导体层2的表面增厚了电镀层43,导体层2的基铜厚度加上镀层厚度43,其总厚度为44,因此,在之后蚀刻工序形成电路图时,必然要增加蚀刻时间,从而造成侧蚀,无法保证电路图形的线宽及间隙,难于形成精细电路。如果是挠性双面电路板,采用这种常规的电镀通孔工艺时,将使导体层增厚(基铜厚+镀铜层厚),这会损害挠性电路板的柔软性能,使弯曲性能降低。
故,需要一种新的技术方案以解决上述问题。
发明内容
本发明的目的是针对现有技术存在的不足,提供一种提高产品合格率的双面电路板的制造方法。
为实现上述发明目的,本发明双面电路板的制造方法可采用如下技术方案:
一种双面电路板的制造方法,在绝缘板两面形成的导体层其任一面导体层作为第一导体层,另一面则为第二导体层;首先在第一层导体层的表面上形成第一掩膜,然后进行孔加工,加工的孔将第一掩膜、第一层导体、绝缘板层、第二层导体贯穿;为了使第二导体层侧的孔口封闭,在该导体层表面上形成第二掩膜、通过第一、第二导体层通电,使孔成为镀通孔;最后去除两面导体上的第一、第二掩膜。
优选的,使用树脂薄膜作为第一掩膜。
优选的,以树膜薄膜为第一掩膜,并将金属化的孔在第一层开口部位处的第 一掩膜去除,对第二层导体侧要金属化的开口部位制用激光进行曝光。
优选的,第一层导体层的第一掩膜使用感光性树脂,除去金属化孔在第一层导体层侧开口部位处的第一掩膜,在第二导体层侧要金属化的孔开口部位处,利用激光进行曝光。
优选的,通过混有导电粒子的粘附材料在第二层导体上形成第二掩膜。
与背景技术相比,本发明的双面电路板制造方法,无需进行掩膜在镀通孔连接盘的掩孔定位作业,使得形成第一、第二掩膜作业十分容易,从而可使导通孔的连接盘很小,能形成精细电路,连接盘处的基底导体与电镀层不会产生高低的阶梯状态,电路板受到热循环冲击,导通孔的连接很少会产生断路,从而提高产品合格率。
附图说明
图1所示的是本发明专利实施例1制造工程中的双面电路板的截面图。
图2所示的是本发明专利实施例2制造工程中的双面电路板的截面图。
图3所示的是发明专利进行电镀处理形成电镀填孔的成长状态的双面电路板截面图。
图4所示的本发明专利的双面电路板的截面图。
图5所示的是用本发明专利双面电路板所制作的多层电路板的截面图。
图6所示的是用本发明专利双面电路板所制作的积层多层板的截面图。
图7是安装了元件的本发明专利双面电路板的截面图。
图8是安装了连接器端子的本发明专利双面电路板的截面图。
图9是安装了滑动元件滑动子的固定接触点的本发明专利双面电路板的截面图。
图10、是用常规方法制作的双面电路板的截面图。
具体实施方式
下面结合附图和具体实施方式,进一步阐明本发明,应理解这些实施方式仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
实施例1:
参照图1,对实施例的制造方法进行说明。图1所示的是本发明专利实施例1的制造过程的双面电路板截面图。
图1所示的是绝缘板10两面有导体层的板。
绝缘板10是构成双面电路板的基体。其刚性或挠性材料都可以,并无特别限制,一般是酚醛树脂、环氧树脂、聚酯树脂、 聚酰亚胺树脂、也可使用氟类 树脂,为了使其尺寸稳定和增加强度,大多又都使用增强材料纸、玻纤纸(无纺玻纤布)、玻纤布、芳酰胺纤维等。
绝缘介质层板10厚度最好在40微米以下,这是因为越薄两导体间的距离越小,镀通孔在厚度方向的电镀距离就小,就越能形成良好的金属化孔。
图1中的两导体层,最后将通过蚀刻形成电路图形成为双面电路板导体图形部分,虽对两导体层的导电材料未作特别限制,一般都用厚度18微米~35微米的铜箔,通过粘接剂或不适用粘接剂,与绝缘板10层压为一体。绝缘介质10两面的导体层可使用不同厚度不同导电金属材料。
本实施例子中,绝缘板10是20微米厚的聚酰亚胺,两面的导体层都是18微米的铜箔,是粘接型双面聚酰亚胺覆铜板。
如图1所示,两导体层中任一层为第一导体层21,则另一层为导体层22,在第一导体层21表面形成第一掩膜31。
形成掩膜31后,进行孔53加工,加工孔后如图1所示这样就无需对孔53在第一导体层侧的孔口部位处进行去膜处理。孔的加工可采用机械钻孔或激光钻孔,孔径可在120微米以下。孔越小越有利于形成精细电路。本例中的孔53是采用机械钻孔,孔径为40微米。
在第二导体层形成掩膜32,如图1及图3所示。
在进行图1及图1所示的电镀时,第一掩膜31要保护第一导体层不被电镀,其必须具有以下特性,耐制造过程中的加热性能,孔53开口的良好加工性及耐电镀性,其表面要难于形成电镀金属镀层,具有图1所示工序易去除性能。如液态涂布固化的掩膜材料,膜状粘接材料。为实施例中所使用的掩膜31的材料是易粘贴加工性良好的树脂膜材料,效果很好。所使用的树脂模可用紫外照射方便地剥离去除。
本实施例中具体的掩膜材料是厚度20微米的耐热聚酯薄膜。
如图1及图3所示,为了将孔53在第二层导体侧开口部位掩盖封闭,在第二导体22表面形成第二掩膜32。
第二掩膜32必须在图1所示电镀工序,能确保第二导体22表面不被镀上电镀金属层,而且必须能承受制造过程中的加热,以及良好的耐电镀性能。另外,第2掩膜自身也要难于被电镀上镀层,而且在图1工序要有良好的被出去特性,而且还要有良好的掩孔功能。例如可利用紫外照射可轻易去除的粘接材料或粘附力低的粘接材料。另外,这种粘接材料的粘贴面易于形成镀层或有促进镀层成长的作用。例如是混入导电粒子的粘接材料,这种导电性离子应是在电镀工序抗蚀的非金属粒子,如导电碳粒子或纳米碳管粒子。
本实施例中膜状掩膜是厚度20微米的耐热聚酯膜,这种聚酯膜一面的表面涂布有一层4微米厚混有纳米碳管粒子的导电粘接材料,将涂有粘接材料的聚酯膜的粘接面用压辊贴于第二导体层22表面形成第二掩膜32。
进行电镀,如图1所示,在孔53内形成如图所示的镀孔41和镀孔42。通过镀通孔实现两层导体间的电气连接,建议采用易于在孔53内堵塞电镀的铜类电镀材料。在图1中所示的塞孔电镀42和41任何一方先形成或同时形成都可以。无论是电镀填通孔的电镀41与42先形成或同时形成,孔53在第一导体层侧的开口部位不能被堵塞,否则在第二掩膜侧孔53的底部就无法进行电镀填充,将会在孔53的底部或孔中间产生空洞,从而造成两面不能实现电气连接,有时即使连接,镀层4非常薄,由于有空洞的存在,可靠性较低,也会造成断路。所以在电镀过程中,必须保证孔53在第一导体层21侧的开口不被堵塞。
以下用图3说明关于镀孔42的形成先于镀孔41形成时的情况。图3(a)是电镀前双面电路板孔的截面图,图3(b)所示的是进行电镀处理形成镀孔4的成长状态的双面电路板的截面图,图3(c)所示的是图3(b)的侧面视图。图3(b)纵向所示的是先形成的镀孔42的形成过程状态,横向是后形成的镀孔41的形成过程状态。
首先如图3所示,改善第二导体层22的电镀条件,孔53内电镀42自然状态1(镀通孔42首先在孔53内的底部周围形成的状态)向状态2(镀通孔电镀42在绝缘板10位置处的形成状态)及状态3(镀孔电镀42向第一掩膜31的形成状态)形成的过程;从这些状态镀通孔电镀41状态A(镀孔电镀41仅在上部周围到第一掩膜31的位置处形成的状态)向状态B(镀通孔电镀41上部到超出第一导体层21的形成状态)形成的过程。如此则在孔53内不会形成空洞,在孔53内的底部形成良好电镀填通孔的电镀填充4。
以上是通孔电镀42比通孔电镀41先形成的场合下,如果是42与41同时形成或41先于42形成的情况下,只要控制电镀条件,都可以得到良好电镀填通孔电镀4。
若是先形成电镀通孔电镀42,那么在孔53底部由镀通孔电镀42填充之后,也可再对第一导体层21及第二导体层22同时通电进行电镀,在这种情况下,可以提高电镀通孔电镀4的形成效率,并能获得均匀的镀通孔填孔镀4。
如图1所示是去除掩膜之后的双面电路板。图1所示是镀通孔填孔镀41表面平滑,采用这种方法,表面获得如进行物理研磨的效果。另外,第一导体层掩膜31及第二层导体层的掩膜32的去除并对镀通孔填孔镀41表面进行处理,并非仅限于图1所示,也可先将掩膜31去除,然后进行镀通孔填镀41的表面处理 后,再去除第二层导体表面的掩膜32。
实施本发明专利实施例2。
参照图2对实施本发明专利实施例2进行说明。图2所示是实施本发明专利制造工艺的双面电路板截面图。关于实施例2的双面电路板的制造方法,由于与实施例1产品结构基本相同,所以省略了对同一部分的材料,相同符号的说明,仅对不同点加以说明。
在实施例1中,是在双面板的第一导体面层合第一掩膜31之后,在进孔53的加工,例2则是在孔53加工好后,再层合掩膜 31。以下将详细说明。
如图2所示,任一双面覆金属箔导体层为第一导体层21,则另一面导体层为第二导体层22。进行孔53加工。通过对孔53金属使两导体层21与22实现电气连接。对孔53的加工方法不作限制,采用机械钻孔或激光钻孔都可以。孔53的孔径可在120微米以下,孔径越小,在进行图2工序时,镀通孔在面方向填充距离就小,便于形成良好的填充电镀通孔4,而且也便于形成精细电路。
如图2所示,由于在形成掩膜3时,掩膜31将孔53在第一导体层21侧的孔口覆盖住了,所以在形成掩膜31之后,要将孔53开口部位的掩膜31去除。
在进行图2所示的工程时,在被掩膜31所覆盖的第一导体层21表面不能有电镀金属层形成,所以掩膜31应满足以下特性要求:能承受住制造过程中发生的加热,要易于被其掩盖的孔53的孔口加工及耐电镀性,而且在其表面难于形成电镀层,并在进行图2所示工程时,要有良好的被除去的特性。可以是一面凃有粘接剂的膜状掩膜材料。通过这层粘合剂与第一导体层表面粘接形成掩膜31。这种粘接剂要能耐制造过程中的加热,便于对孔53的开口加工,以及有较高的抗电镀性能,图2所示工程之后,要便于去除,可以是通过紫外线照射易于除去的粘接材料或者是粘附力低的粘接剂材料。
掩膜31使用树脂薄膜时,要除去孔53在第一导体层侧开口部位逇掩膜31,可以第二导体层22侧与之相对应孔53的开口用激光将其去除,在这种场合下,则孔53在两侧的开口位置形状将会完全正确一致。
第一掩膜31使用的是感光性树脂,那么覆盖在孔53开口部位处的掩膜31可以从其在另一侧的开口采用曝光方法进行去除, 那么空53在两侧面的开口的位置和形状将会是完全正确一致。
这种掩膜材料除了要具有能耐生产过程中的加热过程,良好的孔53开口性及抗电镀性,掩膜表面难于被镀上金属镀层外,还应是水溶性对环境污染小的材料。
参照双面电路板的截面图4,对上述实施例1及实施例2所制作的双面电路 板进行说明。
图4所示的双面电路板,两面导体21和22的贯通连接是通过在孔53内形成镀通孔电镀41和镀通孔电镀42来实现的。另外,如图1、如图2所示,经过一系列的制造工序过程之后,经过蚀刻,在两面形成导体图形,蚀刻前首先在两面导体表面形成感光抗蚀膜,通过曝光、湿影、蚀刻即可制造出所需任意形状的导体电路图形。这层抗蚀剂可作为掩膜用于制作导体图形。
采用本发明专利所制作的双面电路板由于镀通孔连接盘52无阶梯状镀层,耐热循环冲击的性能好,成为难于产生断路的结构。
图5所示是采用本发明专利的双面电路板制作的多层电路板的截面图。所示的多层电路板是将两块双面电路板100通过粘接剂61层压而成。把粘接剂61涂布于双面电路板的粘接面,可以把多块双面电路板100粘接成为更多层电路板。粘接剂61可以是热固型粘接剂,也可以是热塑形粘接剂,也可以组合使用。
本发明专利双面电路板100,由于在镀通孔连接盘52表面上午镀层,不会产生阶梯状形态,基板表面凹凸少,形成如图5所示的多层电路板的粘接面形成空隙的可能性小,层间难于发生分层。
本发明专利双面电路板100经电镀处理之后,镀通孔53内完全被电镀4所填满,在对双面电路板100进行涂覆保护膜,如图5所示的用这种双面板制作的多层电路板,在镀通孔53内不含形成空洞,也就不会因空洞中的空气膨胀而产生镀通孔的断路。
图6所示的是用专利发明的双面电路板制作的积层多层电路板的截面图。图6所示积层多层板是在双面板100的两面各积一层绝缘层11,再在这层绝缘层11的表面积层第三导体层23,导体层23与双面电路板100的两面导体电路层的电气连接是通过镀通孔55和导通孔45的接触来实现的。绝缘层11将双面电路板两面导体与在其表面积层的第三导体层23绝缘隔离,对绝缘层11并无特别限制,但一般是采用环氧玻纤布半固化片,其绝缘性能、尺寸精度良好。
对积层于绝缘层11外侧表面的第三导体层23,一定要是导电性材料。
导通孔45是多层板不同导体层间实现电气连接的孔,对导通孔45的制造方法及材料并不作限制,一般是采用化学镀或用导电性材料填充形成。
镀通孔的51的连接都是其周围连接盘52,以及孔内的电镀填充铜。连接盘52是用蚀刻法形成的导体图形,与双面板两侧的导体层、镀通孔相连接。
本发明专利的双面电路板100,由于填充镀通孔的镀铜4不会在其连接盘上形成阶梯状的镀层,所以双面板100表面平整,所以形成积层多层板时,在粘接面有空洞的可能小,因此层间不会产生分层。
本发明专利的双面电路板100,在进行电镀处理时,由于镀铜将导通孔53完全填满,所以在双面板100两面涂布保护膜,用于制作多层板,在镀通孔53内不会形成空洞,也就不会有因空洞中的空气受热膨胀而引起镀通孔连接断路问题的产生。
图7所示的是本发明专利的双面电路板安装了文件后的截面图。图中的元件71经焊料72,将其安装固定在双面板100的镀通孔连接盘上。由于本发明专利的双面板100的表面平整、凹凸少,在将元件71安装在双面板连接盘表面时,元件与电路的连接、固定容易。
图8所示的是连接器的端子安装本专利双面电路板上的截面图。连接器的端子83安装焊接于双面板镀通孔的连接盘上,由于本发明专利的双面板表面很少有凹凸不平,所以端子83可以稳定安装,连接良好。
图9是滑动元件的固定接触点安装于本发明专利双面板的截面图。图9所示的是滑动元件触头91的固定接点92安装在双面板100的镀通孔连接盘51上,由于上面板连接盘少有凹凸,所以可稳定地将固定触点安装于双面板连接盘51上,这样滑动元件的滑动触头91就可平稳地在滑动元件接触点92上滑动连接。
Claims (5)
1.一种双面电路板的制造方法,其特征在于:在绝缘板两面形成的导体层其任一面导体层作为第一导体层,另一面则为第二导体层;首先在第一层导体层的表面上形成第一掩膜,然后进行孔加工,加工的孔将第一掩膜、第一层导体、绝缘板层、第二层导体贯穿;为了使第二导体层侧的孔口封闭,在该导体层表面上形成第二掩膜、通过第一、第二导体层通电,使孔成为镀通孔;最后去除两面导体上的第一、第二掩膜。
2.如权利要求1所述的双面电路板的制造方法,其特征在于:使用树脂薄膜作为第一掩膜。
3.如权利要求1所述的双面电路板的制造方法,其特征在于:以树膜薄膜为第一掩膜,并将金属化的孔在第一层开口部位处的第一掩膜去除,对第二层导体侧要金属化的开口部位制用激光进行曝光。
4.如权利要求1所述的双面电路板的制造方法,其特征在于:第一层导体层的第一掩膜使用感光性树脂,除去金属化孔在第一层导体层侧开口部位处的第一掩膜,在第二导体层侧要金属化的孔开口部位处,利用激光进行曝光。
5.如权利要求1所述的双面电路板的制造方法,其特征在于:通过混有导电粒子的粘附材料在第二层导体上形成第二掩膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101892242A CN102724820A (zh) | 2012-06-08 | 2012-06-08 | 一种双面电路板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101892242A CN102724820A (zh) | 2012-06-08 | 2012-06-08 | 一种双面电路板的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102724820A true CN102724820A (zh) | 2012-10-10 |
Family
ID=46950416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101892242A Pending CN102724820A (zh) | 2012-06-08 | 2012-06-08 | 一种双面电路板的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102724820A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113913883A (zh) * | 2021-09-22 | 2022-01-11 | 温州格雷特电镀有限公司 | 一种电镀设备及电镀工艺 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186373A (ja) * | 1994-12-28 | 1996-07-16 | Nec Toyama Ltd | プリント配線板の製造方法 |
JP2006108270A (ja) * | 2004-10-04 | 2006-04-20 | Maruwa Seisakusho:Kk | フレキシブルプリント基板の製造方法 |
-
2012
- 2012-06-08 CN CN2012101892242A patent/CN102724820A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186373A (ja) * | 1994-12-28 | 1996-07-16 | Nec Toyama Ltd | プリント配線板の製造方法 |
JP2006108270A (ja) * | 2004-10-04 | 2006-04-20 | Maruwa Seisakusho:Kk | フレキシブルプリント基板の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113913883A (zh) * | 2021-09-22 | 2022-01-11 | 温州格雷特电镀有限公司 | 一种电镀设备及电镀工艺 |
CN113913883B (zh) * | 2021-09-22 | 2023-09-01 | 温州格雷特电镀有限公司 | 一种电镀设备及电镀工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7631423B2 (en) | Method and process for embedding electrically conductive elements in a dielectric layer | |
CN101379894B (zh) | 带附加功能性元件的印刷电路板及其制造方法与应用 | |
TWI422302B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
CN103404243B (zh) | 印刷电路板及其制造方法 | |
JP2005183952A (ja) | 導電孔を有したプリント回路ボードの製造方法及びボード | |
CN105704948B (zh) | 超薄印制电路板的制作方法及超薄印制电路板 | |
US10064292B2 (en) | Recessed cavity in printed circuit board protected by LPI | |
CN103456643A (zh) | Ic载板及其制作方法 | |
CN106358386A (zh) | 一种背板插件盲孔的制作方法 | |
CN101351088B (zh) | 内埋式线路结构及其工艺 | |
CN102300397A (zh) | 金属基电路板及其制造方法 | |
CN114222445B (zh) | 一种电路板制作方法及电路板 | |
TW200412205A (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
US10292279B2 (en) | Disconnect cavity by plating resist process and structure | |
CN102196668B (zh) | 电路板制作方法 | |
US10772220B2 (en) | Dummy core restrict resin process and structure | |
CN107734859B (zh) | 一种pcb的制造方法及pcb | |
CN111405774B (zh) | 一种线路板及其制造方法 | |
KR20080087622A (ko) | 무접착 양면 fccl, 및 이를 이용한 fpcb 및 그제조 방법 | |
CN102724820A (zh) | 一种双面电路板的制造方法 | |
TW540261B (en) | Printed wiring board with high density inner layer structure | |
CN103781292A (zh) | 电路板及其制作方法 | |
JP2002324962A (ja) | インダクタ内蔵のプリント配線板及びその製造方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
CN102413639A (zh) | 一种电路板的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121010 |