CN102709228A - 硅穿导孔的制作方法 - Google Patents
硅穿导孔的制作方法 Download PDFInfo
- Publication number
- CN102709228A CN102709228A CN2012101526246A CN201210152624A CN102709228A CN 102709228 A CN102709228 A CN 102709228A CN 2012101526246 A CN2012101526246 A CN 2012101526246A CN 201210152624 A CN201210152624 A CN 201210152624A CN 102709228 A CN102709228 A CN 102709228A
- Authority
- CN
- China
- Prior art keywords
- silicon
- insulation wall
- perforating holes
- wall portion
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种硅穿导孔的制作方法,其包含:以一次干式蚀刻在硅基板而形成环形硅深孔,并填入绝缘材料形成绝缘壁部;以及以一次湿式蚀刻在绝缘壁部内的硅基板而形成柱状硅深孔,并填入导电金属,以便由绝缘壁部与金属柱或金属层构成一硅穿导孔。本发明以湿式蚀刻取代了现有硅穿导孔作法中的第二次硅深孔的工艺,可使得硅穿导孔的制作较为省时,以及整个硅穿导孔的制作成本得以降低,同时在湿式蚀刻期间也可针对多片硅基板进行批次作业。
Description
技术领域
本发明是涉及一种硅穿导孔的制作方法,特别是涉及一种可确保绝缘层厚度与节省加工时间及成本的硅穿导孔的制作方法。
背景技术
在半导体制作工艺中,硅穿导孔(TSV,Through-Silicon Via)技术已成为主要的电性连接的手段。硅穿导孔技术经常被运用在同一芯片或硅间隔件(interposer)的上下表面电路之间的电性连接,以应用在堆栈式的芯片封装中,因此硅穿导孔有利于3D堆栈式封装技术的发展,并能够有效提高芯片的整合度与效能。
现有的硅穿导孔的作法是在硅基板(或硅晶圆)上蚀刻出一个柱状孔,并且先在孔壁形成绝缘壁(例如化学气相沉积法,Chemical Vapor Deposition,CVD),接着再将金属(例如铜)填入孔内形成导电金属柱,以及研磨或蚀刻所述硅基板的底部以曝露出所述导电金属柱。然而,所述以化学气相沉积法(CVD)所形成的硅穿导孔的绝缘壁常有厚度不足可能造成短路的问题,因此一定程度的影响所述硅穿导孔的电性传输质量。
再者,后续发展出一种制作硅穿导孔的改良技术,其通过两次干式蚀刻的工艺来分别制作出二次硅深孔,以供依序填入绝缘壁及金属柱,如此可以有效改善绝缘壁厚度不足的问题。然而,利用等离子体(plasma)进行干式蚀刻一次只能针对一片硅基板作业,并且在制作硅深孔上较为费时,因此使得整个硅穿导孔加工的时间及成本也相对提高。
故,有必要提供一种硅穿导孔的制作方法,以解决现有技术所存在的问题。
发明内容
本发明的主要目的在于提供一种硅穿导孔(TSV,Through-Silicon Via)的制作方法,其以湿式蚀刻取代现有硅穿导孔作法中的第二次硅深孔的干式蚀刻工艺,使得制作较为省时,也使得整个硅穿导孔的制作成本得以降低,同时在湿式蚀刻期间也可针对多片硅基板进行批次作业。
为达成本发明的前述目的,本发明提供一种硅穿导孔的制作方法,其包含以下步骤:(a)提供一硅基板,包含一上表面及一下表面;(b)在所述硅基板的上表面形成一个环槽,将绝缘材料填入所述环槽内形成一绝缘壁部;(c)形成一抗蚀层于所述硅基板的上表面、下表面及所有周边,曝露所述上表面被所述绝缘壁部围绕的一圆形区域;(d)对所述绝缘壁部的圆形区域进行湿式蚀刻,使所述硅基板在所述绝缘壁部内侧形成一个深孔;(e)移除所述抗蚀层,并将金属材料填入所述深孔内形成一金属柱;及(f)研磨所述硅基板的下表面,使所述绝缘壁部与所述金属柱曝露出所述硅基板的下表面,以形成所述硅穿导孔。
再者,本发明提供另一种硅穿导孔的制作方法,其包含以下步骤:(a)提供一硅基板,包含一上表面及一下表面;(b)在所述硅基板的上表面形成一个环槽,将绝缘材料填入所述环槽内形成一绝缘壁部(c)形成一抗蚀层于所述硅基板的上表面、下表面及所有周边,曝露所述上表面被所述绝缘壁部围绕的一圆形区域;(d)对所述绝缘壁部的圆形区域进行湿式蚀刻,使所述硅基板在所述绝缘壁部内侧形成一个深孔;(e)移除所述抗蚀层,并将金属材料填入所述深孔壁面及底面形成一金属层;(f)将绝缘材料填入所述金属层内形成一绝缘芯部;及(g)研磨所述硅基板的下表面,使所述绝缘壁部、所述金属层与所述绝缘芯部曝露出所述硅基板的下表面,以形成所述硅穿导孔。
附图说明
图1A是本发明一实施例的硅穿导孔的制作方法步骤(a)示意图。
图1B是本发明一实施例的硅穿导孔的制作方法步骤(b)示意图。
图1C是本发明一实施例的硅穿导孔的制作方法步骤(c)示意图。
图1D是本发明一实施例的硅穿导孔的制作方法步骤(d)示意图。
图1E是本发明一实施例的硅穿导孔的制作方法步骤(e)示意图。
图1F是本发明一实施例的硅穿导孔的制作方法步骤(f)示意图。
图2A是本发明另一实施例的硅穿导孔的制作方法步骤(e)示意图。
图2B是本发明另一实施例的硅穿导孔的制作方法步骤(f)示意图。
图2C是本发明另一实施例的硅穿导孔的制作方法步骤(g)示意图。
具体实施方式
为让本发明上述目的、特征及优点更明显易懂,下文特举本发明较佳实施例,并配合附图,作详细说明如下:
请参照图1A-1F所示,图1A-1F是本发明一实施例的硅穿导孔的制作方法步骤示意图。
首先,如图1A所示,本发明的硅穿导孔的制作方法(TSV,Through-SiliconVia)是先准备一硅基板10(或称为硅晶圆),所述硅基板10具有一上表面11及一下表面12。
如图1B所示,在所述硅基板10的上表面11上形成一光刻胶层20(photoresist layer),其中所述光刻胶层20于制作硅穿导孔的位置图案化形成一环状孔21,以曝露出所述上表面11的一环状区域;对所述环状孔21曝露的环状区域进行干式蚀刻(Dry Etching),以便在所述硅基板10的上表面11的所述光刻胶层20的环状区域21向下蚀刻,形成一个环槽13;移除所述光刻胶层20,并将绝缘材料填入所述环槽13内以形成一环状的绝缘壁部30。其中,所述绝缘材料可选自聚合物(Polymer)、二氧化硅或其它具有绝缘性质的材料。
如图1C所示,形成一抗蚀层40于所述硅基板10的上表面11、下表面12及所有周边(未绘示),包含覆盖所述绝缘壁部30,以曝露所述上表面11被所述绝缘壁部30围绕的一圆形区域。例如,所述抗蚀层40可选用光刻胶或金属镀膜,所述金属镀膜例如为钛/铜镀膜,但本发明并不限于此。
如图1D所示,对被所述绝缘壁部30围绕的圆形区域进行湿式蚀刻(WetEtching),蚀刻去除所述圆形区域的硅基材,以便在所述圆形区域形成一个深孔14。例如,所述湿式蚀刻包含浸渍式湿式蚀刻,但本发明并不限于此。并且在本步骤中,所述深孔14的深度小于所述绝缘壁部30的深度。
所述湿式蚀刻的蚀刻液可选择包含氢氧化钾(KOH)或四甲基氢氧化铵(tetramethylammonium hydroxide,TMAH)等可蚀刻硅基材的蚀刻液,例如使用30、40或50wt%的氢氧化钾(约70℃),或使用20wt%的TMAH(约80℃),但本发明并不限于此。
如图1E所示,移除所述抗蚀层40,并将金属材料填入所述深孔14内形成一金属柱50。例如,在本步骤中,可选择先填入(例如电镀或溅镀)一易与所述绝缘壁部30结合的金属材料(例如钛),再填入(例如电镀)一易导电的金属材料(例如铜)。
最后,如图1F所示,研磨所述硅基板10的下表面12,使所述绝缘壁部30与所述金属柱50曝露出所述硅基板10的新的下表面12’,以形成具有所述绝缘壁部30及所述金属柱50的所述硅穿导孔100。
一般而言,所述硅穿导孔100的直径约为40μm(微米),及深度在50μm以上,例如为180-210μm;所述绝缘壁部30的厚度约在5-10μm;所述抗蚀层40的光刻胶的厚度约在6.5-7.5μm,例如7μm;所述抗蚀层40的金属镀膜的厚度约在钛镀膜1nm(纳米)及铜镀膜2nm,但本发明并不限于此。
综上所述,本实施例的硅穿导孔的制作方法包含以下步骤:
(a)提供一硅基板10,包含一上表面11及一下表面12;
(b)在所述硅基板10的上表面11形成一个环槽13,将绝缘材料填入所述环槽13内形成一绝缘壁部30;
(c)形成一抗蚀层40于所述硅基板10的上表面11、下表面12及所有周边,曝露所述上表面11被所述绝缘壁部30围绕的一圆形区域;
(d)对所述绝缘壁部30的圆形区域进行湿式蚀刻,形成一个深孔14;
(e)移除所述抗蚀层40,并将金属材料填入所述深孔14内形成一金属柱50;及
(f)研磨所述硅基板10的下表面12,使所述绝缘壁部30与所述金属柱50曝露出所述硅基板10的下表面12,形成具有绝缘壁部30的所述硅穿导孔。
因此,本发明以湿式蚀刻取代了现有硅穿导孔作法中的第二次硅深孔的工艺,因为湿式蚀刻一次可针对多片硅基板批次作业,使得制作较为省时,也使得整个硅穿导孔的制作成本得以降低。
另外,请同时参照图1A-1D及图2A-2C,本发明另一实施例的硅穿导孔的制作方法步骤示意图。本实施例的硅穿导孔的制作方法步骤与图1A-1D在步骤(a)-(d)大致相同,因此沿用相同的组件标号,本实施例的硅穿导孔的制作方法不同之处在于:
在图1D,也就是对所述绝缘壁部30内侧的圆形区域进行湿式蚀刻,形成一个深孔14的步骤之后,接着如图2A所示,移除所述抗蚀层40,并将金属材料填入所述深孔14壁面及底面形成一金属层50。例如,在本步骤中,可选择先填入(例如电镀或溅镀)一易与所述绝缘壁部30结合的金属材料(例如钛),再填入(例如电镀)一易导电的金属材料(例如铜)。
接着,如图2B所示,将绝缘材料填入所述金属层50a内形成一绝缘芯部60。
最后,如图2C所示,研磨所述硅基板10的下表面12,使所述绝缘壁部30、所述金属层50a与所述绝缘芯部60曝露出所述硅基板10新的下表面12’,形成具有所述绝缘壁部30、所述金属层及绝缘芯部60的所述硅穿导孔100’。
综上所述,本实施例的硅穿导孔的制作方法包含以下步骤:
(a)提供一硅基板10,包含一上表面11及一下表面12;
(b)在所述硅基板10的上表面11形成一个环槽13,将绝缘材料填入所述环槽13内形成一绝缘壁部30;
(c)形成一抗蚀层40于所述硅基板10的上表面11、下表面12及所有周边,曝露所述上表面11被所述绝缘壁部30围绕的一圆形区域;
(d)对所述绝缘壁部30的圆形区域进行湿式蚀刻,形成一个深孔14;
(e)移除所述抗蚀层40,并将金属材料填入所述深孔14壁面及底面形成一金属层50a;
(f)将绝缘材料填入所述金属层50a内形成一绝缘芯部60;及
(g)研磨所述硅基板10的下表面12,使所述绝缘壁部30、所述金属层50a与所述绝缘芯部60曝露出所述硅基板10新的下表面12’,形成具有所述绝缘壁部30、所述金属层及绝缘芯部60的所述硅穿导孔100’。
本实施例图1A-1D及图2A-2C的硅穿导孔的制作方法所产生的有益效果与图1A-1F的实施例大致相同,除了以湿式蚀刻取代了现有硅穿导孔的作法的第二次硅深孔的工艺,使得制作较为省时,也使得整个硅穿导孔的制作成本得以降低。并且,本实施例所形成的硅穿导孔除了导电的金属层50a外,同时也具有绝缘壁部30及绝缘芯部60。
本发明已由上述相关实施例加以描述,然而上述实施例仅为实施本发明的范例。必需指出的是,已公开的实施例并未限制本发明的范围。相反的,包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。
Claims (10)
1.一种硅穿导孔的制作方法,其特征在于:所述硅穿导孔的制作方法包含以下步骤:
(a)提供一硅基板,包含一上表面及一下表面;
(b)在所述硅基板的上表面形成一个环槽,将绝缘材料填入所述环槽内形成一绝缘壁部;
(c)形成一抗蚀层于所述硅基板的上表面、下表面及所有周边,曝露所述上表面被所述绝缘壁部围绕的一圆形区域;
(d)对所述圆形区域进行湿式蚀刻,使所述硅基板在所述绝缘壁部内侧形成一个深孔;
(e)移除所述抗蚀层,并将金属材料填入所述深孔内形成一金属柱;及
(f)研磨所述硅基板的下表面,使所述绝缘壁部与所述金属柱曝露出所述硅基板的下表面,以形成所述硅穿导孔。
2.如权利要求1所述的硅穿导孔的制作方法,其特征在于:所述湿式蚀刻包含浸渍式湿式蚀刻。
3.如权利要求1所述的硅穿导孔的制作方法,其特征在于:所述抗蚀层选用光刻胶或金属镀膜。
4.如权利要求1所述的硅穿导孔的制作方法,其特征在于:在步骤(d)中,形成所述深孔的深度小于所述绝缘壁部的深度。
5.如权利要求1所述的硅穿导孔的制作方法,其特征在于:在步骤(e)中,将金属材料填入所述深孔内包含先镀一钛层,再镀入一铜层。
6.一种硅穿导孔的制作方法,其特征在于:所述硅穿导孔的制作方法包含以下步骤:
(a)提供一硅基板,包含一上表面及一下表面;
(b)在所述硅基板的上表面形成一个环槽,将绝缘材料填入所述环槽内形成一绝缘壁部;
(c)形成一抗蚀层于所述硅基板的上表面、下表面及所有周边,曝露所述上表面被所述绝缘壁部围绕的一圆形区域;
(d)对所述绝缘壁部的圆形区域进行湿式蚀刻,使所述硅基板在所述绝缘壁部内侧形成一个深孔;
(e)移除所述抗蚀层,并将金属材料填入所述深孔壁面及底面形成一金属层;
(f)将绝缘材料填入所述金属层内形成一绝缘芯部;及
(g)研磨所述硅基板的下表面,使所述绝缘壁部、所述金属层与所述绝缘芯部曝露出所述硅基板的下表面,以形成所述硅穿导孔。
7.如权利要求6所述的硅穿导孔的制作方法,其特征在于:所述湿式蚀刻包含浸渍式湿式蚀刻。
8.如权利要求6所述的硅穿导孔的制作方法,其特征在于:所述抗蚀层选用光刻胶或金属镀膜。
9.如权利要求6所述的硅穿导孔的制作方法,其特征在于:在步骤(d)中,形成所述深孔的深度小于所述绝缘壁部的深度。
10.如权利要求6所述的硅穿导孔的制作方法,其特征在于:在步骤(e)中,将金属材料填入所述深孔内包含先镀一钛层,再镀入一铜层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101526246A CN102709228A (zh) | 2012-05-17 | 2012-05-17 | 硅穿导孔的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101526246A CN102709228A (zh) | 2012-05-17 | 2012-05-17 | 硅穿导孔的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102709228A true CN102709228A (zh) | 2012-10-03 |
Family
ID=46901890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101526246A Pending CN102709228A (zh) | 2012-05-17 | 2012-05-17 | 硅穿导孔的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102709228A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070048896A1 (en) * | 2005-08-30 | 2007-03-01 | International Business Machines Corporation | Conductive through via structure and process for electronic device carriers |
US20100264538A1 (en) * | 2007-10-15 | 2010-10-21 | Imec | Method for producing electrical interconnects and devices made thereof |
CN102194740A (zh) * | 2010-03-15 | 2011-09-21 | 新科金朋有限公司 | 半导体器件及其形成方法 |
US20120013022A1 (en) * | 2010-07-16 | 2012-01-19 | Imec | Method for forming 3d-interconnect structures with airgaps |
-
2012
- 2012-05-17 CN CN2012101526246A patent/CN102709228A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070048896A1 (en) * | 2005-08-30 | 2007-03-01 | International Business Machines Corporation | Conductive through via structure and process for electronic device carriers |
US20100264538A1 (en) * | 2007-10-15 | 2010-10-21 | Imec | Method for producing electrical interconnects and devices made thereof |
CN102194740A (zh) * | 2010-03-15 | 2011-09-21 | 新科金朋有限公司 | 半导体器件及其形成方法 |
US20120013022A1 (en) * | 2010-07-16 | 2012-01-19 | Imec | Method for forming 3d-interconnect structures with airgaps |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9184060B1 (en) | Plated metal hard mask for vertical NAND hole etch | |
CN101483150B (zh) | 一种加工硅通孔互连结构的工艺方法 | |
CN102171804B (zh) | 在衬底上实现选择性区域电镀的方法 | |
CN102222643B (zh) | 集成电路制作过程中冗余金属填充的方法及半导体器件 | |
CN103474395B (zh) | 一种tsv平坦化方法 | |
Wang et al. | Thin glass substrates development and integration for through glass vias (TGV) with copper (Cu) interconnects | |
CN103367285A (zh) | 一种通孔结构及其制作方法 | |
CN102903670A (zh) | 低成本tsv立体集成工艺方法 | |
CN104485288A (zh) | 一种超薄玻璃转接板的制作方法 | |
CN102695375B (zh) | 一种2mil微盲孔的加工方法 | |
Tang et al. | Development of thin quartz glass utilising through‐glass‐via (TGV) formation by dry etching technology | |
CN109599385A (zh) | 高频ic封装基板及其制造方法 | |
EP2819162A1 (en) | Method for producing contact areas on a semiconductor substrate | |
CN102709228A (zh) | 硅穿导孔的制作方法 | |
CN103700643A (zh) | 一种基于tsv工艺的转接板深槽电容及其制造方法 | |
US11887912B2 (en) | Through silicon via structure for three-dimensional integrated circuit packaging and manufacturing method thereof | |
JP2011194629A (ja) | マスターモールドの製造方法およびモールド構造体の製造方法 | |
CN115666002A (zh) | 一种tgv基板表面加工及布线方法 | |
CN103066093A (zh) | 一种用深槽隔离制造影像传感器的方法及影像传感器结构 | |
Morikawa et al. | High-density via fabrication technology solution for heterogeneous integration | |
CN104576509A (zh) | 半导体结构及其形成方法 | |
CN102903667A (zh) | 半导体器件的形成方法 | |
Tang et al. | Investigation of fabricated Through Glass Via (TGV) process by inductively coupled plasma reactive ion etching of quartz glass | |
CN105140174A (zh) | 一种tsv通孔侧壁的平坦化方法 | |
JP2010103406A (ja) | 貫通電極基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121003 |