CN102707925A - 一种位域操作电路及位域操作方法 - Google Patents

一种位域操作电路及位域操作方法 Download PDF

Info

Publication number
CN102707925A
CN102707925A CN2012101189238A CN201210118923A CN102707925A CN 102707925 A CN102707925 A CN 102707925A CN 2012101189238 A CN2012101189238 A CN 2012101189238A CN 201210118923 A CN201210118923 A CN 201210118923A CN 102707925 A CN102707925 A CN 102707925A
Authority
CN
China
Prior art keywords
intermediate data
bit field
shift unit
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101189238A
Other languages
English (en)
Other versions
CN102707925B (zh
Inventor
马强
赵香
龚晓华
周乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Core Century Technology Co Ltd
Original Assignee
CETC 38 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 38 Research Institute filed Critical CETC 38 Research Institute
Priority to CN201210118923.8A priority Critical patent/CN102707925B/zh
Publication of CN102707925A publication Critical patent/CN102707925A/zh
Application granted granted Critical
Publication of CN102707925B publication Critical patent/CN102707925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

本发明公开了一种位域操作电路及位域操作方法，所述位域操作电路具有根据原始数据0产生第一中间数据的第一移位器，根据源寄存器Rm中源操作数A产生第二中间数据的第二移位器，根据第一和第二中间数据产生第数三中间数据的第一逻辑与电路，根据第三中间数据产生第四中间数据的第三移位器，根据原始数据0Xffffffff产生第五中间数据的第四移位器，根据第五中间数据产生第六中间数据的第五移位器，根据目的寄存器Rs中目的操作数B与第六中间数据产生第七中间数据的第二逻辑与电路，根据第七中间数据与第四中间数据产生第八中间数据的逻辑或电路，根据第八中间数据与第四中间数据产生最终结果C的选择器。实现了位域操作非放置区的位域操作数既能保持原值也能清零的操作目的。

Description

一种位域操作电路及位域操作方法
技术领域
本发明涉及一种位域操作电路及位域操作方法，属数字信号处理器技术领域。
背景技术
目前，信号处理器件非放置区的位域操作数只能保持原值不能清零，而且从源操作数取数的位置不能更改只能从位置零取值，位域操作不够全面。例如：公开号为CN 101154153A的专利就是如此。
发明内容
本发明的目的在于提供一种能够在信号处理器件非放置区的位域操作数既能保持原值，也能进行清零操作的位域操作电路及位域操作方法，从而提高数字信号器件的数字处理性能。
其技术方案是：一种位域操作电路，其特征在于：所述位域操作电路具有根据原始数据0产生第一中间数据的第一移位器，根据源寄存器Rm中源操作数A产生第二中间数据的第二移位器，根据第一和第二中间数据产生第数三中间数据的第一逻辑与电路，根据第三中间数据产生第四中间数据的第三移位器，根据原始数据0Xffffffff产生第五中间数据的第四移位器，根据第五中间数据产生第六中间数据的第五移位器，根据第六中间数据和目的寄存器Rs中目的操作数B产生第七中间数据的第二逻辑与电路，根据第七中间数据和第四中间数据产生第八中间数据的逻辑或电路，根据第八中间数据和第四中间数据产生最终结果C的选择器。
位域操作方法，按以下步骤进行操作：
步骤一：第一移位器将32位原始数据0左移q位，空位补1，得长度为q全1数组的第一中间数据；
步骤二：第二移位器将源寄存器Rm中源操作数A右移p位，即从移位后的数据取数的起始位置为0，得第二中间数据；
步骤三：第一逻辑与电路将步骤一和步骤二得到的第一和第二中间数据进行与运算，得读取A起始位置为p，长度为q数组的第三中间数据；
步骤四：第三移位器将步骤三得到的第三中间数据左移f位，空位补0，即得到所要取得在相应位置的第四中间数据；
步骤五：第四移位器将寄存器32位全为1的原始数据0Xffffffff左移q位，空位补1，得到第五中间数据；
步骤六：第五移位器将步骤五得到的第五中间数据左移f位，空位补1，得到起始位置为p，长度为q的一段为0其余全为1的第六中间数据；
步骤七：第二逻辑与电路将步骤六得到的第六中间数据和目的寄存器Rs中的目的操作数B进行与运算，得到第七中间数据；
步骤八：逻辑或电路将步骤七得到的第七中间数据和步骤四得到的第四中间数据进行或运算，得到第八中间数据。
步骤九：根据需要，通过选择器选择输出最终结果：要么输出第四中间数据，得到非放置区清的位域操作结果，要么输出第八中间数据得到非放置区保留原值的位域操作结果，然后将最终结果写回目的寄存器Rs。
其技术效果是：本发明的位域操作电路及位域操作方法，不仅可以从源操作数不同的起始位置任意取数，而且实现了位域操作非放置区的位域操作数既能保持原值也能清零的操作，提高了数字信号器件的数字处理性能；且由于保持原值和清零操作有一段共用电路，所以还可以大大减少芯片面积。
附图说明
图1是本发明位域操作结构示意图；
图2是第一移位器移位操作的示意图；
图3是第二移位器移位操作的示意图；
图4是第三移位器移位操作的示意图；
图5是第四移位器和第五移位器移位操作以及与、或操作的示意图。
具体实施方式
如图1所示，一种位域操作电路，其具有根据原始数据0产生第一中间数据的第一移位器，根据源寄存器Rm中源操作数A产生第二中间数据的第二移位器，根据第一和第二中间数据产生第数三中间数据的第一逻辑与电路，根据第三中间数据产生第四中间数据的第三移位器，根据原始数据0Xffffffff产生第五中间数据的第四移位器，根据第五中间数据产生第六中间数据的第五移位器，根据第六中间数据和目的寄存器Rs中目的操作数B产生第七中间数据的第二逻辑与电路，根据第七中间数据和第四中间数据产生第八中间数据的逻辑或电路，根据第八中间数据和第四中间数据产生最终结果C的选择器。
位域操作方法，按以下步骤进行操作：
步骤一：第一移位器shifier1将32位原始数据0左移q位，空位补1，得长度为q全1数组的第一中间数据101(见图2)；
步骤二：第二移位器shifter2将源寄存器Rm中源操作数A右移p位，即从移位后的数据取数的起始位置为0，得第二中间数据102(见图3)；
步骤三：第一逻辑与电路将步骤一和步骤二得到的第一和第二中间数据101、102进行与运算，得读取A起始位置为p，长度为q数组的第三中间数据201；
步骤四：第三移位器shifter3将步骤三得到的第三中间数据201左移f位，空位补0，即得到第四中间数据301(见图4)，即非放置区清零的位域操作结果。
步骤五：第四移位器shifter4将寄存器32位全为1的原始数据0Xffffffff左移q位，空位补1，得到第五中间数据103(见图5)；
步骤六：第五移位器shifter5将步骤五得到的第五中间数据103左移f位，空位补1，得到起始位置为p长度为q的一段为0，其余全为1的第六中间数据203(见图5)；
步骤七：第二逻辑与电路将步骤六得到的第六中间数据和目的寄存器Rs中目的操作数B进行与运算，得到第七中间数据303(见图5)；
步骤八：逻辑或电路将步骤七得到的第七中间数据303和步骤四得到的第四中间数据301进行逻辑或运算，得到第八中间数据403(见图5)。即从Rm寄存器取出一段数据放在Rs寄存器内，该数据的长度为q，起始位置为p，放在Rs的f起始位置，获得非放置区保留原值的位域操作结果。
步骤九：根据需要，通过选择器选择输出最终结果C：要么输出第四中间数据301，得到非放置区清的位域操作结果，要么输出第八中间数据403得到非放置区保留原值的位域操作结果，然后将最终结果C写回目的寄存器Rs。

Claims (2)

1.一种位域操作电路，其特征在于：所述位域操作电路具有根据原始数据0产生第一中间数据(101)的第一移位器，根据源寄存器Rm中源操作数A产生第二中间数据(102)的第二移位器，根据第一和第二中间数据(101、102)产生第三中间数据(201)的第一逻辑与电路，根据第三中间数据(201)产生第四中间数据(301)的第三移位器，根据原始数据0Xffffffff产生第五中间数据(103)的第四移位器，根据第五中间数据(103)产生第六中间数据(302)的第五移位器，根据目的寄存器Rs中目的操作数B与第六中间数据(302)产生第七中间数据(303)的第二逻辑与电路，根据第七中间数据(303)与第四中间数据(301)产生第八中间数据(403)的逻辑或电路，根据第八中间数据(403)与第四中间数据(301)产生最终结果(C)的选择器。
2.根据权利要求1所述的一种位域操作电路，其特征在于位域操作方法按以下步骤进行操作：
步骤一：第一移位器将32位原始数据0左移q位，空位补1，得长度为q全1数组的第一中间数据(101)；
步骤二：第二移位器将源寄存器Rm中源操作数A右移p位，即从移位后的数据取数的起始位置为0，得第二中间数据(102)；
步骤三：第一逻辑与电路将步骤一和步骤二得到的第一和第二中间数据(101、102)进行与运算，得读取A起始位置为p，长度为q数组的第三中间数据(201)；
步骤四：第三移位器将步骤三得到的第三中间数据(201)左移f位，空位补0，得到所要取得在相应位置的第四中间数据(301)；
步骤五：第四移位器将将寄存器32位全为1的原始数据0Xffffffff左移q位，空位补1，得到第五中间数据(103)；
步骤六：第五移位器将步骤五得到的第五中间数据(103)左移f位，空位补1，得到起始位置为p长度为q的一段为0，其余全为1的第六中间数据(203)；
步骤七：第二逻辑与电路将步骤六得到的第六中间数据(203)和目的寄存器Rs中的目的操作数B进行与运算，得到第七中间数据(303)；
步骤八：逻辑或电路将步骤七得到的第七中间数据(303)和步骤四得到的第四中间数据(301)进行或运算，得到第八中间数据(403)。
步骤九：根据需要，通过选择器选择输出最终结果：要么输出第四中间数据(301)，得到非放置区清的位域操作结果，要么输出第八中间数据(403)得到非放置区保留原值的位域操作结果，然后将最终结果(C)写回目的寄存器Rs。
CN201210118923.8A 2011-04-25 2012-04-21 一种位域操作电路及位域操作方法 Active CN102707925B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210118923.8A CN102707925B (zh) 2011-04-25 2012-04-21 一种位域操作电路及位域操作方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201110102625 2011-04-25
CN201110102625.5 2011-04-25
CN2011101026255 2011-04-25
CN201210118923.8A CN102707925B (zh) 2011-04-25 2012-04-21 一种位域操作电路及位域操作方法

Publications (2)

Publication Number Publication Date
CN102707925A true CN102707925A (zh) 2012-10-03
CN102707925B CN102707925B (zh) 2015-07-15

Family

ID=46900757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210118923.8A Active CN102707925B (zh) 2011-04-25 2012-04-21 一种位域操作电路及位域操作方法

Country Status (1)

Country Link
CN (1) CN102707925B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530662A (en) * 1993-07-27 1996-06-25 Nec Corporation Fixed point signal processor having block floating processing circuitry
US20040254966A1 (en) * 2003-05-16 2004-12-16 Daewoo Educational Foundation Bit manipulation operation circuit and method in programmable processor
CN101154153A (zh) * 2006-09-26 2008-04-02 冲电气工业株式会社 位域操作电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530662A (en) * 1993-07-27 1996-06-25 Nec Corporation Fixed point signal processor having block floating processing circuitry
US20040254966A1 (en) * 2003-05-16 2004-12-16 Daewoo Educational Foundation Bit manipulation operation circuit and method in programmable processor
CN101154153A (zh) * 2006-09-26 2008-04-02 冲电气工业株式会社 位域操作电路

Also Published As

Publication number Publication date
CN102707925B (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
US9075930B2 (en) Configurable embedded memory system
CN102541809B (zh) 一种动态可重构处理器
JP2010170538A5 (ja) 表示装置
JP6655028B2 (ja) 高位合成におけるシステムアーキテクチャの抽出
CN102332924A (zh) 并行至串行转换装置
CN102262604A (zh) 一种并发访问方法、系统及接口装置
JP2011058847A5 (zh)
CN102495356A (zh) 扫描链异步复位寄存器复位端口处理方法
CN103809769B (zh) 一种block ram级联实现结构
CN102707925A (zh) 一种位域操作电路及位域操作方法
CN203950020U (zh) 测试芯片管脚连通性的电路
CN103390070A (zh) 一种可重构算子阵列结构
Kinage et al. Design and implementation of FPGA soft core processor for low power multicore Embedded system using VHDL
CN202383253U (zh) 扫描链异步复位寄存器复位端口处理电路
CN204046572U (zh) 一种实现二输入或非逻辑的忆阻电路
CN110971242A (zh) 通用化的ldpc译码桶形移位器
CN104951280A (zh) Vliw处理器
CN108037953A (zh) 一种基于流水线的块浮点模式下的dsp内部架构
CN102708916A (zh) 一种地址跳转输出装置和方法
Walsh et al. An event-driven massively parallel fine-grained processor array
CN102650860A (zh) 一种新型数据流dsp中信号处理硬件的控制器结构
JP2012194774A (ja) Ｓｉｍｄ型マイクロプロセッサ
CN204244220U (zh) 一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统
CN106096695A (zh) 一种用于无源标签芯片的随机数发生器
Taraate et al. FPGA for SOC Prototyping

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191012

Address after: 5 / F, airborne center, 38 new area, No. 199, Xiangzhang Avenue, hi tech Zone, Hefei City, Anhui Province 230000

Patentee after: Anhui core Century Technology Co., Ltd.

Address before: 230088, 199, camphor Road, hi tech Zone, Anhui, Hefei

Patentee before: No.38 Inst., China Electronic Sci. & Tech. Group Co.

TR01 Transfer of patent right