CN102693934B - 互连结构的制作方法 - Google Patents
互连结构的制作方法 Download PDFInfo
- Publication number
- CN102693934B CN102693934B CN201110068919.0A CN201110068919A CN102693934B CN 102693934 B CN102693934 B CN 102693934B CN 201110068919 A CN201110068919 A CN 201110068919A CN 102693934 B CN102693934 B CN 102693934B
- Authority
- CN
- China
- Prior art keywords
- protection layer
- organic protection
- temperature
- interconnection structure
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明实施例提供互连结构的制作方法,包括:提供半导体衬底,所述半导体衬底上形成有层间介质层,所述层间介质层内形成有通孔,所述通孔露出所述半导体衬底;在所述通孔内形成固态的有机保护层,所述固态的有机保护层的厚度小于所述通孔的深度;刻蚀所述层间介质层,在所述层间介质层内形成沟槽,所述沟槽与所述通孔相连通;在所述沟槽形成后,去除所述有机保护层,露出所述半导体衬底;在所述沟槽和通孔内形成互连结构。本发明实施例避免刻蚀所述层间介质层形成沟槽时对所述半导体衬底造成损伤,提高了工艺的稳定性。
Description
技术领域
本发明涉及半导体技术领域,特别涉及互连结构的制作方法。
背景技术
在半导体工业中,互连结构用于提供在IC芯片上的器件和整个封装之间的布线。通常,首先在半导体衬底上形成半导体器件,然后利用后段工艺(BEOL,back-end-of-line)在半导体衬底上形成互连结构,所述互连结构用于将半导体器件与外部电连接。所述互连结构通常包括至少一层介质层,该介质层中形成有金属互连线和接触插塞。
具体地,现有的互连结构的制作方法请参考图1~图8。首先,请参考图1,提供半导体衬底100,在所述半导体衬底100上形成层间介质层101,所述层间介质层101内形成有多个通孔,所述通孔露出下方的半导体衬底100。
然后,请参考图2,进行旋涂工艺或喷涂工艺,在所述半导体衬底100上形成液态的有机保护层102,所述有机保护层102填充满所述通孔。所述有机保护层102的材质为有机材质。
然后,请参考图3,对所述液态的有机保护层102进行烘烤,以使得所述有机保护层102由液态转换为固态。所述烘烤的温度为180摄氏度,所述烘烤至少持续3分钟。
接着,请参考图4,进行刻蚀工艺,去除位于所述层间介质层101上方多余的有机保护层102和位于所述通孔内的部分有机保护层102,在所述通孔内剩余的有机保护层102在后续刻蚀所述层间介质层102时的保护层,所述有机保护层102用于保护所述半导体衬底100,使得所述半导体衬底100免于受到刻蚀工艺的损伤。
然后,请参考图5,在所述层间介质层101上形成图案化的光刻胶层103,所述光刻胶层103内形成有光刻胶开口,所述光刻胶开口的位置与所述通孔的位置对应。
然后,请参考图6,以所述光刻胶层103为掩膜,刻蚀所述层间介质层101,在所述层间介质层101内形成沟槽,所述沟槽与所述通孔相连通。
接着,请参考图7,去除所述光刻胶层103和有机保护层102。
然后,请参考图8,在所述沟槽和通孔内形成互连结构,所述互连结构的材质为金属。
在公开号为CN101752279A的中国专利申请中可以发现更多关于现有的互连结构的信息。
现有的互连结构制作过程中损伤了半导体衬底,影响了工艺的稳定性。
发明内容
本发明实施例解决的问题是提供了一种互连结构的制作方法,所述方法工艺简单,避免了对半导体衬底的损伤,提高了工艺的稳定性。
为解决上述问题,本发明实施例提供一种互连结构的制作方法,包括:
提供半导体衬底,所述半导体衬底上形成有层间介质层,所述层间介质层内形成有通孔,所述通孔露出所述半导体衬底;
在所述通孔内形成固态的有机保护层,所述固态的有机保护层的厚度小于所述通孔的深度;
刻蚀所述层间介质层,在所述层间介质层内形成沟槽,所述沟槽与所述通孔相连通;
在所述沟槽形成后,去除所述有机保护层,露出所述半导体衬底;
在所述沟槽和通孔内形成互连结构。
可选地,所述有机保护层的形成方法包括:
在所述层间介质层内形成液态的有机保护层,所述液态的有机保护层至少填充满所述通孔;
在第一温度下,烘烤所述液态的有机保护层,使得所述液态的有机保护层转变为准固态的有机保护层;
在第二温度下,烘烤所述准固态的有机保护层,使得所述准固态的有机保护层转变为固态的有机保护层,所述第二温度大于第一温度。
可选地,在利用第二温度对所述准固态的有机保护层进行烘烤前,还包括:
沿所述通孔进行刻蚀工艺,去除部分通孔内的准固态的有机保护层。
可选地,所述第一温度为大于等于30摄氏度且小于100摄氏度,在所述第一温度下烘烤所述液态的有机保护层的时间不超过3分钟。
可选地,所述第一温度大于等于70摄氏度且小于等于99摄氏度,在所述第一温度下烘烤所述液态的有机保护层的时间为5~120秒。
可选地,所述第二温度为大于100摄氏度且小于等于300摄氏度,在所述第二温度下烘烤所述剩余的准固态的有机保护层的时间不超过3分钟。
可选地,所述第二温度大于等于170摄氏度且小于等于190摄氏度,在所述第二温度下烘烤所述准固态的有机保护层的时间为5~120秒。
可选地,所述液态的有机保护层利用旋涂或喷涂工艺制作。
可选地,所述互连结构的材质为铜。
可选地,所述互连结构利用电镀工艺制作。
与现有技术相比,本发明实施例具有以下优点:
本发明实施例通过在通孔内形成固态的有机保护层,所述有机保护层的厚度小于所述通孔的深度,利用所述有机保护层对所述通孔下方的半导体衬底进行保护,避免刻蚀所述层间介质层形成沟槽时对所述半导体衬底造成损伤,提高了工艺的稳定性。
附图说明
图1~图8是现有的互连结构的制作方法的剖面结构示意图;
图9是本发明实施例的互连结构的制作方法的流程示意图;
图10~图16是本发明一个实施例的互连结构的制作方法的剖面结构示意图。
具体实施方式
现有方法制作的在制作互连结构时会损伤半导体衬底,影响了工艺的稳定性。具体地,请结合图3~6,旋涂工艺或喷涂工艺制作的有机保护层102通常为液态形式,为了能够保证后续工艺中所述有机保护层102不随着半导体衬底100的移动而流动,需要对液态的有机保护层102进行高温烘烤,使得所述有机保护层102转变为固态。由于通常液态形式的有机保护层102由基本有机物质和液态物质构成。在高温烘烤后,所述有机保护层102中的液态物质挥发,而基本有机物质保留,有机保护层转变为固态。现有的高温烘烤的温度通常大于或等于180度,以便于能够将所述有机保护层中的液态物质有效挥发,获得固态的有机保护层。
但是,发明人发现,在所述烘烤过程中有机保护层102的体积会随着液态物质的挥发而大量收缩,从而有机保护层102的体积明显缩小。烘烤前,部分有机保护层102覆盖于层间介质层11的表面,以保证有机保护层102将通孔填充满。发明人发现,由于层间介质层101表面的各个区域上的有机保护层102的厚度相同,但是半导体衬底100内通常的通孔为多个,层间介质层101内的各个区域的通孔的分布不均匀,这使得在通孔分布较为密集的区域,有机保护层102的收缩总量较大,需要大量的位于层间介质层101表面上的有机保护层对所述通孔内的有机保护层进行补充,而对于通孔分布较为稀疏的区域,有机保护层102的收缩总量不大,需要较少或几乎不需要对各个通孔补充有机保护层,从而在高温烘烤后,层间介质层101内的各个区域的通孔内的有机保护层的厚度不均匀,如图3所示,部分通孔内的部分有机保护层的厚度较小,部分通孔的有机保护层的厚度较大。然后进行如图4所述的刻蚀工艺去除通孔内的部分有机保护层时,部分通孔内的有机保护层的厚度较小可能会被完全去除,从而暴露出于半导体衬底100,而部分通孔内的有机保护层的厚度较大;请参考图6,被暴露出的半导体衬底100在后续刻蚀所述层间介质层形成沟槽时,容易损伤所述半导体衬底100,引起工艺的不稳定。并且,即便不对所述有机保护层进行刻蚀工艺,而直接刻蚀所述层间介质层形成所述沟槽,有机保护层也会在刻蚀所述层间介质层的过程被消耗,尤其是厚度较薄的有机保护层,可能会被刻蚀工艺消耗从而将通孔下方的半导体衬底露出,进而造成半导体衬底的损伤。
为了解决上述问题,发明人提出一种互连结构的制作方法,请结合图9所示的本发明实施例的互连结构的制作方法的流程示意图,所述方法包括:
步骤S1,提供半导体衬底,所述半导体衬底上形成有层间介质层,所述层间介质层内形成有通孔,所述通孔露出所述半导体衬底;
步骤S2,在所述通孔内形成固态的有机保护层,所述固态的有机保护层的厚度小于所述通孔的深度;
步骤S3,刻蚀所述层间介质层,在所述层间介质层内形成沟槽,所述沟槽与所述通孔相连通;
步骤S4,在所述沟槽形成后,去除所述有机保护层,露出所述半导体衬底;
步骤S5,在所述沟槽和通孔内形成互连结构。
下面结合具体的实施例对本发明实施例的技术方案进行详细的说明。
为了更好地说明本发明实施例的技术方案,请结合图10~图16是本发明一个实施例的互连结构的制作方法的剖面结构示意图。
首先,执行步骤S1,请参考图10,提供半导体衬底200,所述半导体衬底200的材质为半导体材质,例如所述半导体衬底200的材质可以为硅、锗硅或绝缘体上硅。
在实际中,所述半导体衬底200上还具有有器件层(未图示)。所述器件层内形成有例如晶体管、二极管等半导体器件。所述器件层上方还可以形成有互连层(未图示)。所述互连层内还形成有互连线,所述互连线与所述器件层内的器件电连接。
然后,请继续参考图10,在所述半导体衬底200上形成层间介质层201,所述层间介质层201覆盖所述互连层(若所述半导体衬底200上形成有器件层和互连层)或器件层(若所述半导体衬底200上仅形成有器件层)。
所述层间介质层201的材质为电学绝缘材质,例如所述层间介质层201可以为氧化硅、氮化硅、碳化硅或氮氧化硅。
然后,继续参考图10,刻蚀所述层间介质层201,在所述层间介质层201内形成通多个孔,所述多个通孔露出下方的半导体衬底200。
所述通孔的位置、数目和形状可以根据工艺需要进行具体的设置。刻蚀层间介质层201的方法与现有技术相同,作为本领域技术人员的公知技术,在此不做详细的说明。
接着,执行步骤S2,在所述通孔内形成固态的有机保护层。请参考图11,进行旋涂或喷涂工艺,在所述通孔内填充液态的有机保护层202,所述液态的有机保护层202覆盖所述层间介质层201。所述有机保护层202为基本有机物质和液态物质的混合物质。所述液态的有机保护层202可以利用旋涂或喷涂工艺形成。
然后,请参考图12,在第一温度下,烘烤所述液态的有机保护层202,使得所述有机保护层202由液态转变为准固态。
所述第一温度为大于等于30摄氏度且小于100摄氏度,在所述第一温度下烘烤所述液态的有机保护层的时间不超过3分钟。
所述第一温度为大于等于30摄氏度且小于100摄氏度,在所述第一温度下烘烤所述有机保护层的时间不超过3分钟。在上述的第一温度和时间范围内对所述有机保护层202进行烘烤,可以将所述有机保护层202中的部分液态物质挥发,从而使得所述有机保护层202转变为准固态,不会随着半导体衬底200的移动而流动,避免所述有机保护层202发生变形,因此所述有机保护层202的状态为准固态,所述有机保护层202内部还有部分液态物质存在,因此,处于准固态的有机保护层202还不能直接用于后续刻蚀工艺中保护所述半导体衬底200的保护层。
在本发明的一个实施例中,所述第一温度大于等于70摄氏度且小于等于99摄氏度,在所述第一温度下烘烤所述液态的有机保护层的时间为5~120秒。
由于所述有机保护层202中底部部分液态物质挥发,因此,烘烤后位于层间介质层202表面的准固态的有机保护层202的体积较烘烤前略有减小,但是不会导致通孔中的保护层202的体积减小,因此所述通孔中仍然充满了有机保护层202。
接着,请参考图13,作为一个实施例,沿所述通孔刻蚀所述准固态的有机保护层202,在所述通孔内形成剩余的有机保护层202,所述剩余的有机保护层覆盖所述半导体衬底200。所述刻蚀的目的是为了调整所述通孔内的准固态的有机保护层202的厚度,使得所述各个通孔内的准固态的有机保护层202的厚度相同。
接着,请参考图14,在第二温度下,烘烤所述剩余的准固态的有机保护层202,使得所述剩余的准固态的有机保护层202转变为固态,所述第二温度大于第一温度。所述第二温度为大于170摄氏度且小于等于300摄氏度,在所述第二温度下烘烤所述剩余部分有机保护层的时间不超过3分钟。
在本发明的一个实施例中,所述第二温度大于等于170摄氏度且小于等于190摄氏度,在所述第二温度下烘烤所述剩余的准固态的有机保护层202的时间为5~120秒。在上述第二温度下烘烤后,所述剩余的准固态有机保护层202的状态转变为固态。所述有机保护层在第二温度和所述时间范围内经过所述烘烤后,其中的液态部分完全挥发,烘烤后的有机保护层202的厚度将会降低,但是对于层间介质层201内不同区域的各个通孔而言,各个通孔的有机保护层202的体积变化一致,不会出现个别通孔内的有机保护层202的厚度偏低、甚至个别通孔内没有有机保护层的问题。
在本实施例中,在利用所述第二温度对所述准固态的有机保护层202进行烘烤前,对所述准固态的有机保护层202进行了刻蚀工艺,目的是调整通孔中的有机保护层202的厚度,使得各个通孔中的有机保护层202的厚度更为均匀,在其他的实施例中,还可以不对所述准固态的有机保护层进行刻蚀,而直接对所述准固态的有机保护层在第二温度下进行烘烤。
由于对有机保护层202进行了两次烘烤,第一次烘烤的温度远远低于现有的烘烤的温度,因此,第一次烘烤完毕后的准固态的有机保护层202的体积收缩有限,准固态的有机保护层202仍然将通孔填满;第二次烘烤的时间较短,且第二次烘烤是针对准固态的有机保护层202进行,所述准固态有机保护层202的体积变化远小于像现有技术采用的高温烘烤的有机保护层的体积变化,因此,半导体衬底200仍然覆盖有部分有机保护层202,且不会造成层间介质层202内的不同区域的通孔202内的有机保护层202的厚度不均匀,因而保护了半导体衬底200,防止半导体衬底200受到后续的刻蚀工艺的损伤,提高了工艺的稳定性。
接着,执行步骤S3,刻蚀所述层间介质层,在所述层间介质层内形成沟槽,所述沟槽与所述通孔相连通。请继续参考图14,在所述层间介质层201上形成掩膜层203,所述掩膜层203内形成有开口,所述开口的位置与所述通孔和固态的有机保护层202的位置对应。
接着,请参考图15,以所述掩膜层203为掩膜,刻蚀所述层间介质层201,在所述层间介质层201内形成沟槽,所述沟槽与所述通孔相连通。所述刻蚀工艺可以为湿法可以工艺或干法刻蚀工艺。由于通孔内形成有所述有机保护层202,因此所述有机保护层202保护了通孔下方的半导体衬底200,防止所述半导体衬底200受到刻蚀工艺损伤。
接着,执行步骤S4,在所述沟槽形成后,去除所述有机保护层,露出所述半导体衬底。请参考图16,在所述沟槽形成后,去除所述掩膜层和位于所述通孔内的剩余部分有机保护层,露出所述半导体衬底200。所述掩膜层和有机保护层可以利用现有的刻蚀工艺进行,作为本领域技术人员的公知技术,在此不做详细的说明。
最后,执行步骤S5,在所述沟槽和通孔内形成互连结构205。本实施例中,所述互连结构205的材质为铜,所述互连结构205可以利用电镀工艺制作。在其他的实施例中,所述互连结构205的材质还可以为铝,所述互连结构205可以利用物理气相沉积工艺制作。
综上,本发明实施例通过在通孔内形成固态的有机保护层,所述有机保护层的厚度小于所述通孔的深度,利用所述有机保护层对所述通孔下方的半导体衬底进行保护,避免刻蚀所述层间介质层形成沟槽时对所述半导体衬底造成损伤,提高了工艺的稳定性。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (9)
1.一种互连结构的制作方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上形成有层间介质层,所述层间介质层内形成有通孔,所述通孔露出所述半导体衬底;
在所述层间介质层内形成液态的有机保护层,所述液态的有机保护层至少填充满所述通孔;
在第一温度下,烘烤所述液态的有机保护层,使得所述液态的有机保护层转变为准固态的有机保护层;
在第二温度下,烘烤所述准固态的有机保护层,使得所述准固态的有机保护层转变为固态的有机保护层,所述第二温度大于第一温度,所述固态的有机保护层的厚度小于所述通孔的深度;
刻蚀所述层间介质层,在所述层间介质层内形成沟槽,所述沟槽与所述通孔相连通;
在所述沟槽形成后,去除所述有机保护层,露出所述半导体衬底;
在所述沟槽和通孔内形成互连结构。
2.如权利要求1所述的互连结构的制作方法,其特征在于,在利用第二温度对所述准固态的有机保护层进行烘烤前,还包括:
沿所述通孔进行刻蚀工艺,去除通孔内部分厚度的准固态的有机保护层。
3.如权利要求1所述的互连结构的制作方法,其特征在于,所述第一温度为大于等于30摄氏度且小于100摄氏度,在所述第一温度下烘烤所述液态的有机保护层的时间不超过3分钟。
4.如权利要求3所述的互连结构的制作方法,其特征在于,所述第一温度大于等于70摄氏度且小于等于99摄氏度,在所述第一温度下烘烤所述液态的有机保护层的时间为5~120秒。
5.如权利要求2所述的互连结构的制作方法,其特征在于,所述第二温度为大于100摄氏度且小于等于300摄氏度,在所述第二温度下烘烤剩余的准固态的有机保护层的时间不超过3分钟。
6.如权利要求5所述的互连结构的制作方法,其特征在于,所述第二温度大于等于170摄氏度且小于等于190摄氏度,在所述第二温度下烘烤所述准固态的有机保护层的时间为5~120秒。
7.如权利要求1所述的互连结构的制作方法,其特征在于,所述液态的有机保护层利用旋涂或喷涂工艺制作。
8.如权利要求1所述的互连结构的制作方法,其特征在于,所述互连结构的材质为铜。
9.如权利要求1所述的互连结构的制作方法,其特征在于,所述互连结构利用电镀工艺制作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110068919.0A CN102693934B (zh) | 2011-03-22 | 2011-03-22 | 互连结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110068919.0A CN102693934B (zh) | 2011-03-22 | 2011-03-22 | 互连结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102693934A CN102693934A (zh) | 2012-09-26 |
CN102693934B true CN102693934B (zh) | 2014-07-02 |
Family
ID=46859293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110068919.0A Active CN102693934B (zh) | 2011-03-22 | 2011-03-22 | 互连结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102693934B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1329358A (zh) * | 2000-06-16 | 2002-01-02 | 三菱电机株式会社 | 半导体器件的制造方法及其使用的填埋材料和半导体器件 |
CN1516264A (zh) * | 2002-12-27 | 2004-07-28 | ����ʿ�뵼������˾ | 在半导体装置中形成金属线的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004214566A (ja) * | 2003-01-08 | 2004-07-29 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
-
2011
- 2011-03-22 CN CN201110068919.0A patent/CN102693934B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1329358A (zh) * | 2000-06-16 | 2002-01-02 | 三菱电机株式会社 | 半导体器件的制造方法及其使用的填埋材料和半导体器件 |
CN1516264A (zh) * | 2002-12-27 | 2004-07-28 | ����ʿ�뵼������˾ | 在半导体装置中形成金属线的方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2004-214566A 2004.07.29 |
Also Published As
Publication number | Publication date |
---|---|
CN102693934A (zh) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI710076B (zh) | 半導體封裝及其製造方法 | |
TWI512932B (zh) | 晶片封裝體及其製造方法 | |
CN105742301B (zh) | 嵌入式图像传感器封装及其制造方法 | |
US10978386B2 (en) | Microelectronic devices with through-silicon vias and associated methods of manufacturing | |
CN104979334A (zh) | 半导体器件及方法 | |
KR100867631B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20140203412A1 (en) | Through silicon vias for semiconductor devices and manufacturing method thereof | |
CN101345231A (zh) | 半导体芯片器件及其制造方法和包括其的堆叠封装 | |
CN102301465A (zh) | 贯穿衬底的通路 | |
CN103633013A (zh) | 硅通孔封装结构的形成方法 | |
US20160286660A1 (en) | Glass interposer with thermal vias | |
US20130344695A1 (en) | Semiconductor chips and methods of forming the same | |
US9431334B2 (en) | Semiconductor device having single layer substrate and method | |
CN101625985B (zh) | 半导体结构及其制造方法 | |
US11296004B2 (en) | Semiconductor package including heat redistribution layers | |
CN102693934B (zh) | 互连结构的制作方法 | |
US20070161222A1 (en) | Method of forming pad of semiconductor device | |
CN102569168A (zh) | 金属互连线的制作方法 | |
US20090102065A1 (en) | Bonding pad for anti-peeling property and method for fabricating the same | |
KR100965215B1 (ko) | 반도체 소자의 mim 커패시터 제조 방법 | |
EP2790211A1 (en) | Method of producing a through-substrate via in a semiconductor device and semiconductor device comprising a through-substrate via | |
CN103943578B (zh) | 铜柱凸点结构及成型方法 | |
KR100763758B1 (ko) | 정렬 키 어셈블리의 제조 방법 | |
EP2648214A1 (en) | Semiconductor device with interconnection via in the substrate and method of production | |
KR100783277B1 (ko) | 반도체소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |