CN102691065B - 基板处理方法和存储介质 - Google Patents

基板处理方法和存储介质 Download PDF

Info

Publication number
CN102691065B
CN102691065B CN201210077997.1A CN201210077997A CN102691065B CN 102691065 B CN102691065 B CN 102691065B CN 201210077997 A CN201210077997 A CN 201210077997A CN 102691065 B CN102691065 B CN 102691065B
Authority
CN
China
Prior art keywords
gas
layer
hydrogen
platinum
carbon monoxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210077997.1A
Other languages
English (en)
Other versions
CN102691065A (zh
Inventor
曾根隆
西村荣一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102691065A publication Critical patent/CN102691065A/zh
Application granted granted Critical
Publication of CN102691065B publication Critical patent/CN102691065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Abstract

本发明提供一种能够不使用卤素气体而对至少含有铂的层进行蚀刻的基板处理方法。在使用具有规定的图案形状的钽层(38)对在晶片(W)形成的铂锰层(37)进行蚀刻时，使用含有一氧化碳气体、氢气和氩气的处理气体，在该处理气体中，相对于一氧化碳气体和氢气的合计流量，氢气的流量比为50％～75％。

Description

基板处理方法和存储介质
技术领域
本发明涉及对至少含有铂(platinum)的层进行蚀刻的基板处理方法和存储介质。
背景技术
利用电流磁场的磁通反向(flux reversal)存储信息的磁存储装置，各种层层积并且各种层由蚀刻为期望形状的半导体晶片(以下，简称为“晶片”)制造。构成如此磁存储装置的各种层的一个为包括作为磁性材料的铂(Pt)的铂锰(Pt-Mn)层，铂作为难蚀刻材料的其中之一是公知的。
作为铂锰层的蚀刻方法，已知有通过离子研磨，例如使用通过高能量的氩(Ar)的阳离子的溅射，对铂锰层进行物理蚀刻的方法，但是使用离子研磨的情况下，阳离子在高能量下入射掩膜和铂锰层，因此，难以确保掩膜和铂锰层的选择度，此外，掩膜的图案早期崩解，使得蚀刻得到孔或槽的形状成为锥形(例如，参照非专利文献1)。
在此，也提案有使用含有还原力大的卤素气体的蚀刻气体对铂锰层进行化学蚀刻的方法(例如，参照专利文献1)。
现有技术文献
非专利文献
非专利文献1斧高一、高桥和生、江利口浩二，“高介电常数(High-k)材料的干蚀刻”，等离子体·核融合学会志，Vol.85，No.4(2009)，pp.185-192，2009年1月发行
专利文献
专利文献1日本特开2006-60172号公报
发明内容
但是，卤素气体产生强酸，因此，会产生促进基板处理装置的构成部件的腐蚀和磁性材料自身的腐蚀的问题。
本发明的目的在于，提供一种不使用卤素气体能够对包括至少含有铂的层进行蚀刻的基板处理方法和存储介质。
为了达到上述目的，本发明第一方面所述的基板处理方法，其使用掩膜对形成于基板的至少含有铂的层进行蚀刻，该基板处理方法的特征在于，使用至少含有一氧化碳气体、氢气和稀有气体的处理气体，对所述至少含有铂的层进行蚀刻，相对于所述一氧化碳气体和所述氢气的合计流量，所述氢气的流量比为50％～75％。
本发明第二方面所述的基板处理方法，其特征在于，在本发明第一方面所述的基板处理方法中，相对于所述一氧化碳气体和所述氢气的合计流量，所述氢气的流量比为50％～60％。
本发明第三方面所述的基板处理方法，其特征在于，在本发明第一方面所述的基板处理方法中，相对于所述稀有气体和所述一氧化碳气体的合计流量，所述稀有气体的流量比为40％～50％。
本发明第四方面所述的基板处理方法，其特征在于，在本发明第一～第三方面的任一方面所述的基板处理方法中，所述稀有气体为氩气。
本发明第五方面所述的基板处理方法，其特征在于，在本发明第一～第三方面的任一方面所述的基板处理方法中，所述含有铂的层的蚀刻在压力为13.3Pa～133Pa的条件下进行。
本发明第六方面所述的基板处理方法，其特征在于，在本发明第五方面所述的基板处理方法中，所述包括铂的层的蚀刻在压力为40.0Pa～133Pa的条件下进行。
为了达到上述目的，本发明第七方面所述的存储介质，为存储在计算机上执行基板处理方法的程序的计算机可读的存储介质，所述基板处理方法为使用掩膜对在基板上形成的至少含有铂的层进行蚀刻的基板处理方法，使用至少含有一氧化碳气体、氢气和稀有气体的处理气体，对所述至少含有铂的层进行蚀刻，相对于所述一氧化碳气体和所述氢气的合计流量，所述氢气的流量比为50％～75％。
根据本发明，使用至少含有一氧化碳气体、氢气和稀有气体的处理气体对至少含有铂的层进行蚀刻，相对于一氧化碳气体和氢气的合计流量，氢气的流量比为50％～75％。使用一氧化碳气体进行蚀刻的情况下，暴露的各种层的表面堆积有碳层，但是从氢气产生的氢等离子体对该碳层进行灰化。此时，从稀有气体产生的阳离子入射到碳层，赋予该碳层能量。此外，相对于一氧化碳气体和氢气的合计流量，氢气的流量比为50％～75％，氢大量存在，因此，碳层被灰化时存在多余的氢。赋予能量的碳层与从一氧化碳产生的氧结合，产生羰基，并且，通过向碳层施与的能量多余的氢与羰基结合，产生羧基，该羧基作为配体与铂配位结合，产生有机络合物。有机络合物容易气化，作为结果，能够从至少含有铂的层除去铂，由此，能够不使用卤素气体而对至少含有铂的层进行蚀刻。
附图说明
图1为概略性的表示执行本发明的实施方式的基板处理方法的基板处理装置的结构的截面图。
图2为概略性的表示图1的基板处理装置实施等离子体蚀刻处理的晶片的结构的部分截面图。
图3为表示作为本实施方式的基板处理方法的蚀刻方法的工序图。
图4为概略性的表示图1的基板处理装置的变形例的结构的截面图，图4(A)为第一变形例，图4(B)为第二变形例。
图5为概略性的表示适用图3的蚀刻方法的晶片的变形例的结构的部分截面图，图5(A)为第一变形例，图5(B)为第二变形例，图5(C)为第三变形例，图5(D)为第四变形例。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
图1为概略性的表示执行本实施方式的基板处理方法的基板处理装置的结构的截面图。本基板处理装置，在制造磁存储介质的半导体设备用的晶片(基板)上实施等离子体蚀刻处理。
图1中，基板处理装置10，例如具有收纳直径为300mm的晶片W的腔室11，该腔室11内配置在上表面载置晶片W的圆柱状的基座12。基板处理装置10中，通过腔室11的内侧壁与基座12的侧面形成侧方排气路径13。在该侧方排气路径13的途中配置排气板14。
排气板14为具有多个贯通孔的板状部件，作为将腔室11内部分隔为上部和下部的分隔板起作用。被排气板14分隔的腔室11内部的上部(以下，称为“处理室”)15的内部空间，如后所述，产生等离子体。此外，在腔室11内部的下部(以下，称为“排气室(多歧管)”)16连接有排出腔室11内的气体的排气管17。排气板14捕捉或反射处理室15发生的等离子体，防止向多歧管16的泄漏。
排气管17连接有TMP(涡轮分子泵：Turbo Molecular Pump)和DP(干泵：Dry Pump)(均未图示)，这些泵对腔室11内抽真空并减压。具体来说，DP为将腔室11内从大气压减压到中真空状态，TMP与DP协同运行，将腔室11内减压到比中真空状态更低的压力的高真空状态。其中，腔室11内的压力，由APC阀(未图示)控制。
腔室11内的基座12经由第一匹配器19与第一高频电源18连接，并且通过第二匹配器21与第二高频电源20连接，第一高频电源18向基座12施加比较低的频率，例如13MHz的离子引入用高频电力，第二高频电源20向基座12施加比较高的频率，例如40MHz的等离子体生成用的高频电力。由此，基座12作为电极起作用。此外，第一匹配器19和第二匹配器21，降低来自基座12的高频电力的反射，使得高频电力对基座12的施加效率最大。
在基座12的上部周边部，以该基座12的中央部分向着图中上方突出的方式形成台阶。在该基座12的中央部分的前端配置有内置静电电极板22的陶瓷形成的静电卡盘23。静电电极板22连接有直流电源24，向静电电极板22施加正的直流电压，晶片W的静电卡盘23侧的面(以下，称为“背面”)产生负电位，在静电电极板22和晶片W的背面之间产生电位差，通过该电位差引起的库仑力或约翰逊拉别克(Johnson-Rahbeck)力，晶片W被吸附保持于静电卡盘23。
此外，基座12在内部具有由制冷剂流路形成的冷却机构(未图示)，该冷却机构与等离子体接触，经由基座12吸收温度上升的晶片W的热，由此，防止晶片W的温度上升到期望的温度以上。
基座12考虑到传热效率和电极功能，由导电体，例如铝形成，为了防止导电体暴露于产生等离子体的处理室15，因此，该基座12的侧面被介电体，例如石英(SiO2)组成的侧面保护部件25覆盖。
基座12的上部，以包围被吸附保持于静电卡盘23的晶片W的方式将聚焦环26载置于基座12的台阶或侧面保护部件25，进一步，以包围聚焦环26的方式将密封环27载置于侧面保护部件25。聚焦环26由硅(Si)或碳化硅(SiC)组成，将等离子体的分布区域不仅扩至晶片W上，也扩大至该聚焦环26上。
在腔室11的顶部，以与基座12对置的方式配置有喷淋头28。喷淋头28具有：上部电极板29、将该上部电极板29以能够装卸的方式吊支的冷却板30和覆盖该冷却板30的盖体31。上部电极板29由具有在厚度方向贯通的多个气孔32的圆板状部件形成。冷却板30的内部设置缓冲室33，该缓冲室33内连接有处理气体导入管34。基板处理装置10，以上部电极板29与基座12的上表面平行的方式配置有喷淋头28和基座12。
基板处理装置10还具备控制部35，该控制部35依照内置的存储器等中存储的程序，控制各构成元件的动作，执行等离子体蚀刻处理。具体来说，控制部35，控制各构成元件的动作，从处理气体导入管34向缓冲室33供给的处理气体导入处理室15的内部空间，该导入的处理气体，通过由第二高频电源20经由基座12向处理室15的内部空间施加的用于生成等离子体的高频电力而激发，生成等离子体，通过第一高频电源18对基座12施加的用于引入离子的高频电力将等离子体中的阳离子向晶片W引入，在该晶片W上实施等离子体蚀刻处理。
图2为概略性的表示利用图1的基板处理装置实施等离子体蚀刻处理的晶片W的结构的部分截面图。
图2中，晶片W，具有：在由硅组成的基部36上层积的铂锰层37和在该铂锰层37上形成的具有规定的开口图案的作为掩膜的钽(Ta)层38。
本发明者认为：对作为难以蚀刻的材料的包括铂的铂锰层37，应该使用离子研磨、卤素气体蚀刻以外的方法进行蚀刻，在基板处理装置10中作为处理气体使用一氧化碳(CO)气体，通过一氧化碳的强还原性从铂锰层37还原除去铂，或者以一氧化碳为配体，与铂配位结合产生金属羰基而除去铂，确认了在使用一氧化碳气体对铂锰层37进行蚀刻时，铂锰层37、钽层38上由一氧化碳生成的碳形成碳沉积层，停止蚀刻。
在此，本发明者进行了潜心研究，为了对碳沉积层进行灰化，在处理气体中加入大量的氢(H)气，在处理室15的内部空间，为了维持等离子体状态，向处理气体中加入容易分离的稀有气体，例如氩(Ar)气，使用该处理气体，在基板处理装置10中对晶片W进行等离子体蚀刻处理，不仅能够防止在铂锰层37和钽层38上形成碳沉积层，而且能够对铂锰层37进行蚀刻。具体来说，使用含有一氧化碳气体、氢气和氩气的处理气体对铂锰层37进行蚀刻时，相对于一氧化碳气体和氢气的合计流量，氢气流量比在50％～75％，则在铂锰层37上不会形成碳沉积层，能够对铂锰层37进行蚀刻。本发明就是基于上述见解的发明。
对于铂锰层37的蚀刻机理，难以明确说明，但是认为：提高含有一氧化碳气体、氢气和氩气的处理气体的分离度，大量生成等离子体，大量产生阳离子，铂锰层37的蚀刻速度并不怎么上升，并且，由铂锰层37的蚀刻，形成于该铂锰层37的孔或槽的形状不会形成锥形，进行的不是各向异性蚀刻而是各向同性蚀刻(isotropic etching)为主，因此，推定铂锰层37的蚀刻是以化学反应为主，本发明者，类推到以下说明的作为本实施方式的基板处理方法的蚀刻方法。
图3为表示本实施方式的基板处理方法的蚀刻方法的工序图。
首先，晶片W被吸附保持于基板处理装置10的基座12，其后，对处理室15的内部空间进行减压，向该内部空间导入包括一氧化碳气体、氢气和氩气的处理气体。该处理气体设定为，相对于一氧化碳气体和氢气的合计流量，氢气的流量比为50％～75％。
接着，向处理室15的内部空间施加等离子体生成用的高频电力，并且向基座12施加离子引入用的高频电力。此时，在铂锰层37的表面，堆积由一氧化碳生成的碳沉积层39(碳层)，此外，在钽层38的表面同样堆积一氧化碳生成的碳沉积层(碳层)(未图示)(图3(A))，通过用于生成等离子体的高频电力，处理气体中的氩气激发，产生氩等离子体，该氩等离子体与氢气中的氢分子冲突，激发氢气，产生氢等离子体。产生的氢等离子体的阳离子、自由基与碳沉积层39接触，对该碳沉积层39进行灰化。
接着，氩等离子体的阳离子通过离子引入用的高频电力，入射到碳沉积层39，向该碳沉积层39赋予能量，该被赋予能量的碳沉积层39与一氧化碳产生的氧结合，产生羰基。此外，处理气体中，设定为相对于一氧化碳气体和氢气的合计流量，氢气的流量比为50％～75％，氢大量存在，因此，碳沉积层39通过氢等离子体的阳离子或自由基被灰化时，存在多余的氢，该多余的氢通过赋予碳沉积层39的能量，与羰基结合，产生羧基(-COOH)。该羧基作为配体，与铂锰层37中的铂配位结合，产生有机络合物40，例如Pt(COOH)n。如上所述，有机络合物40的生成中使用了铂锰层37中的铂，因此，铂锰层37的一部分变质为有机络合物40(图3(B))。
通常，金属的有机络合物的饱和蒸汽压低，因此，有机络合物40容易气化，结果，铂锰层37的一部分被蚀刻(图3(C))。
其后，继续导入含有一氧化碳气体、氢气和氩气的处理气体、施加等离子体生成用的高频电力、以及施加离子引入用的高频电力，反复进行图3(A)～图3(C)的工序，因此，作为结果，能够除去铂锰层37(图3(D))。
根据图3的蚀刻方法，使用含有一氧化碳气体、氢气和氩气的处理气体，对铂锰层37进行蚀刻，设定为相对于一氧化碳气体和氢气的合计流量氢气的流量比为50％～75％，由此，碳沉积层39被灰化时产生羰基，该羰基与多余的氢结合产生羧基，该羧基与铂锰层37中的铂配位结合，产生有机络合物40，能够蒸发该有机络合物40。其结果，不使用卤素气体就能够对铂锰层37进行蚀刻。
图3的蚀刻方法，处理气体中，设定为相对于一氧化碳气体和氢气的合计流量氢气的流量比为50％～75％，但从防止孔或槽中的锥形的产生的观点出发，氢气的流量比较小为好，优选相对于一氧化碳气体和氢气的合计流量氢气的流量比为50％～60％。这种情况下，相对于一氧化碳气体的流量氢气的流量的比率减少，比起氢等离子体所致的钽层38的蚀刻，一氧化碳所致的碳沉积层的钽层38的堆积成为优先。其结果，能够抑制蚀刻所致的钽层38的图案形状的破坏，能够防止铂锰层37上形成的孔或槽的形状成为锥形。
此外，图3的蚀刻方法，从促进羰基或羧基的产生的观点出发，优选确保赋予能量的氩等离子体在规定量以上，在处理气体中，优选相对于氩气和一氧化碳气体的合计流量氩气的流量比为40％～50％。这种情况下，通过确保了规定量以上的氩等离子体的阳离子，能够向碳沉积层39充分赋予能量。其结果，促进羰基的产生，进而能够促进包括铂的有机络合物的产生。
再者，图3的蚀刻方法中，从优先产生羰基、产生羧基和产生有机络合物的观点出发，优选处理室15的内部空间的压力设定为13.3Pa(100mTorr)以上进行铂锰层37的蚀刻。通常，处理室内的压力增高到某一程度能够抑制阳离子造成的溅射，因此，将处理室15的内部空间的压力设定在13.3Pa以上，能够抑制氢气或氩气产生的等离子体的阳离子造成的溅射，并且，能够优先产生化学反应、具体来说，能够优先产生羰基、产生羧基和产生有机络合物。此外，从抑制钽层38的图案形状的破坏的观点出发，处理室15的内部空间的压力设定在40.0Pa(300mTorr)以上，能够进一步抑制阳离子造成的溅射，由此，优选进一步抑制钽层38的蚀刻。另一方面，从促进有机络合物40的气化的观点出发，优选处理室15的内部空间的压力降低某一程度，具体来说，优选处理室15的内部空间的压力设定在133Pa(1Torr)以下。
以上，对于本发明，使用上述实施方式进行说明，但本发明不限于上述实施方式。
上述图3的蚀刻方法在基板处理装置10执行，但是图3的蚀刻方法，如果从氩气产生的氩等离子体的阳离子向碳沉积层39施与能量，并且只要该氩等离子体与氢气中的氢分子冲突，激励氢气，产生氢等离子体，就能够执行。即，一氧化碳气体、氢气和氩气中只有氩气通过基板处理装置10激发形成等离子体即可。因此，图3的蚀刻方法，不仅是基板处理装置10那样的电容耦合型的等离子体装置，能够向晶片W的表面能够供给一氧化碳气体和氢气，并且能够向晶片W的表面射入氩气产生的等离子体的阳离子的等离子体处理装置也能够执行。
例如，如图4(A)所示，具有处理室41、配置在该处理室41的内部空间的载置台42、以与该载置台42相对的方式设置并且向该处理室41的内部空间导入气体的喷淋头43、向该喷淋头43施加用于生成等离子体的高频电力的高频电源43a、在载置台42的侧方开口的2个气体导入管44a、44b、向载置台42施加离子引入用的高频电力的高频电源(未图示)的基板处理装置45，和如图4(B)所示，具有处理室46、配置在该处理室46的内部空间的载置台47、以与该载置台47相对的方式配置并且向该处理室46的内部空间导入等离子体的等离子体导入管48、在载置台47的侧方开口的2个气体导入管49a、49b、向载置台47施加用于离子引入的高频电力的高频电源(未图示)的基板处理装置50，能够执行图3的蚀刻方法。
基板处理装置45中，晶片W载置于载置台42后，处理室41的内部空间被减压，从喷淋头43向处理室41的内部空间导入氩气，并且被导入的氩气被经由喷淋头43向处理室41的内部空间施加的用于生成等离子体的高频电力激发，生成氩等离子体，该氩等离子体的阳离子通过离子引入用的高频电力入射到载置在载置台42的晶片W。另一方面，向晶片W的表面附近供给分别来自2个气体导入管44a、44b的一氧化碳气体和氢气。
此外，在基板处理装置50中，晶片W载置于载置台47之后，对处理室46的内部空间减压，从等离子体导入管48将氩气的等离子体导入处理室46的内部空间，该导入的氩等离子体的阳离子通过离子引入用的高频电力，入射到载置于载置台47的晶片W。另一方面，向晶片W的表面附近供给分别来自2个气体导入管49a、49b的一氧化碳气体和氢气。
在基板处理装置45和基板处理装置50的任一个中，到达晶片W的表面的氩等离子体的阳离子，向因一氧化碳气体所致而在晶片W的铂锰层37表面生成的碳沉积层39赋予能量，并且与氢气中的氢分子冲撞，激发氢气而产生氢等离子体。其结果，通过羰基的产生、羧基的产生和有机络合物40的产生，能够对铂锰层37进行蚀刻。其中，在基板处理装置45和基板处理装置50的任一个中，相对于供给的一氧化碳气体和氢气的合计流量，氢气的流量比被设定为50％～75％。
此外，适用图3的蚀刻方法的晶片W的层积结构不限于图2所示的结构，例如，向硅形成的基部51a从下方依次形成钽层51b、铂锰层51c、钴铁(CoFe)层51d、钌(Ru)层51e、钴铁层51f、由氧化锰(MgO)和氧化铝(Al2O3)等组成的绝缘层51g、镍铁(NiFe)层51h、钌层51i、镍铁层51j、钌层51k、钽层51l、防反射层(BARC层)51m、和具有规定图案的光致抗蚀剂层51n的层积结构(图5(A))、向由铜形成的基地配线52a从下方依次形成镍铁层52b、铂锰层52c、钴铁层52d、钌层52e、钴铁层52f、氧化铝(Al2O3)组成的阻挡层52g、镍铁层52h、钽层52i和具有规定图案形状的光致抗蚀剂层52j的层积结构(图5(B))，向绝缘膜53a从下方依次形成钽膜53b、铂锰层53c、钴铁层53d、氧化铝层53e、钴铁层53f、氮化钛层53g、二氧化硅膜53h和具有规定图案形状的光致抗蚀剂层53i的层积结构(图5(C))，以及，向硅形成的基部54a从下方依次层积钽层54b、铝层54c、钽层54d、镍铁/铂锰层54e、氧化铝层54f、钴铁层54g、镍铁层54h、钽层54i和具有规定图案形状的光致抗蚀剂层54j的层积结构(图5(D))的任一个，都能够适用图3的蚀刻方法。
并且，由图3的蚀刻方法蚀刻的层不限于铂锰层，只有铂形成的铂层、包括铂和其他金属的层也可以。此外，图3的蚀刻方法中，处理气体包括一氧化碳气体、氢气和氩气，但是氩气置换为其他的稀有气体也可以。
此外，本发明的目的还通过将存储有实现上述实施方式的软件的程序的存储介质供给到计算机等，计算机的CPU读取存储介质上存储的程序执行而达成。
这种情况下，从存储介质读取的程序本身实现上述实施方式的功能，程序和存储该程序的存储介质组成本发明。
此外，作为供给程序用的存储介质，例如，RAM、NV-RAM、软(Floppy注册商标)磁盘、硬磁盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等的光盘、磁带、非易失性存储卡、其他的ROM等的能够存储上述程序的介质即可。或者，上述程序，通过与网络、商用网络、局域网等连接的未图示的其他的计算机或数据端等下载，供给到计算机也可以。
此外，通过执行计算机的CPU读取的程序，不仅实现了上述实施方式的功能，基于该程序的指示，在CPU上工作的OS(操作系统)等进行实际的处理的一部分或全部，通过该处理实现上述实施方式的功能的情况也包括在内。
再者，从存储介质读取的程序，写入插入计算机的功能拓展端口或与计算机连接的功能扩散单元所具备的存储器之后，基于该程序的指示，在该功能扩展端口或功能扩展单元具备的CPU等进行实际的处理的一部分或全部，通过该处理实现上述实施方式的功能的情况也包括在内。
上述程序的方式，也可为目标代码、通过解释程序执行的程序，供给到OS的原始数据等的方式形成。
接着，对本发明的实施例进行说明。
首先，作为实施例1，在基板处理装置10中，如图2所示，将晶片W吸附保持在基座12之后，将处理室15的内部空间的压力设定为13.3Pa，向该内部空间导入处理气体。处理气体的流量比：氢气∶氩气∶一氧化碳气体为150sccm∶100sccm∶150sccm。即，相对于一氧化碳气体和氢气的合计流量的氢气的流量比为50％，相对于氩气和一氧化碳气体的合计流量的氩气的流量比为40％。
接着，向处理室15的内部空间，以300W施加等离子体生成用的高频电力，并且向基座12，以600W施加离子引入用的高频电力，在600秒内持续执行铂锰层37的蚀刻，之后，确认在铂锰层37形成的槽的状态，在槽的各面中，碳沉积层39几乎不存在，并且几乎没有产生锥形。
此外，作为实施例2，除了处理气体的流量比之外，在与实施例1中的条件相同的条件下进行铂锰层37的蚀刻。实施例2中的处理气体的流量比氢气∶氩气∶一氧化碳气体为300sccm∶100sccm∶100sccm。即，相对于一氧化碳气体和氢气的合计流量的氢气的流量比为75％，相对于氩气和一氧化碳气体的合计流量的氩气的流量比为50％。
铂锰层37的蚀刻后，确认该铂锰层37形成的槽的状态，在槽的各面都完全不存在碳沉积层39，并且相对于晶片W的表面涉及铅直线的槽的两侧面构成的锥角(夹持铅直线的狭角)为大约10°，确认在容许范围内。
接着，作为比较例，除了处理气体的流量比之外，在与实施例1中的条件相同的条件下进行铂锰层37的蚀刻。比较例中处理气体的流量比氢气∶氩气∶一氧化碳气体为100sccm∶100sccm∶300sccm。即，相对于一氧化碳气体和氢气的合计流量的氢气的流量比为25％，相对于氩气和一氧化碳气体的合计流量的氩气的流量比为25％。
在铂锰层37的蚀刻后，确认在该铂锰层37形成的槽的状态，确认在槽的各面碳沉积层39堆积的很厚，槽的各面完全没有露出，槽的深度也比实施例1、实施例2的槽的深度更小。这是因为比较例的处理气体中氩气流量比实施例1、实施例2更小，由氩气产生的等离子体的阳离子不能够赋予碳沉积层39充分的能量，其结果，碳沉积层39没有变质为羰基。此外，比较例的处理气体中的氢气的流量比也比实施例1、实施例2更小，不会产生剩余的氢，不会产生羧基，也无法生成以羧基为配体与铂锰层37的铂配位结合产生的有机络合物40。
通过以上的确认结果，可知在铂锰层37中在各面不堆积碳沉积层39，并且对铂锰层37充分蚀刻，需要处理气体中，相对于氩气和一氧化碳气体的合计流量，氩气的流量比为40％以上，并且相对于一氧化碳气体和氢气的合计流量，氢气的流量比为50％以上。
另一方面，从实施例2可预知：如果设定相对于一氧化碳气体和氢气的合计流量，氢气的流量比比75％大，可预测由氢气等离子体对钽层38的蚀刻变强，钽层38的图案形状破坏，构成槽的两侧面的锥角变大，因此，推测在处理气体中，相对于一氧化碳气体和氢气的合计流量，氢气的流量比优选为75％以下。
此外，从实施例2可知，如果设定相对于氩气和一氧化碳气体的合计流量的氩气的流量比比50％大，可预测通过氩等离子体的阳离子的溅射增强，钽层38的图案形状破坏，构成槽的两侧面的锥角变大，因此，推测处理气体中相对于氩气和一氧化碳气体的合计流量的氩气的流量比优选为50％以下。
符号说明
W晶片
10基板处理装置
11腔室
12基座
37铂锰层
38钽层
39碳沉积层
40有机络合物

Claims (6)

1.一种基板处理方法，其使用掩膜对形成于基板的至少含有铂的层进行蚀刻，该基板处理方法的特征在于：
使用至少含有一氧化碳气体、氢气和稀有气体的处理气体，对所述至少含有铂的层进行蚀刻，
相对于所述一氧化碳气体和所述氢气的合计流量，所述氢气的流量比为50％～75％，
对所述至少含有铂的层以不使用卤素气体的方式进行蚀刻。
2.如权利要求1所述的基板处理方法，其特征在于：
相对于所述一氧化碳气体和所述氢气的合计流量，所述氢气的流量比为50％～60％。
3.如权利要求1所述的基板处理方法，其特征在于：
相对于所述稀有气体和所述一氧化碳气体的合计流量，所述稀有气体的流量比为40％～50％。
4.如权利要求1～3中的任一项所述的基板处理方法，其特征在于：
所述稀有气体为氩气。
5.如权利要求1～3中的任一项所述的基板处理方法，其特征在于：
含有所述铂的层的蚀刻在压力为13.3Pa～133Pa即100mTorr～1Torr的条件下进行。
6.如权利要求5所述的基板处理方法，其特征在于：
含有所述铂的层的蚀刻在压力为40.0Pa～133Pa即300mTorr～1Torr的条件下进行。
CN201210077997.1A 2011-03-22 2012-03-22 基板处理方法和存储介质 Active CN102691065B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-062301 2011-03-22
JP2011062301A JP5694022B2 (ja) 2011-03-22 2011-03-22 基板処理方法及び記憶媒体

Publications (2)

Publication Number Publication Date
CN102691065A CN102691065A (zh) 2012-09-26
CN102691065B true CN102691065B (zh) 2014-08-20

Family

ID=46856796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210077997.1A Active CN102691065B (zh) 2011-03-22 2012-03-22 基板处理方法和存储介质

Country Status (5)

Country Link
US (1) US8715520B2 (zh)
JP (1) JP5694022B2 (zh)
KR (1) KR101924796B1 (zh)
CN (1) CN102691065B (zh)
TW (1) TWI528450B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5887366B2 (ja) * 2013-03-26 2016-03-16 東京エレクトロン株式会社 遷移金属を含む膜をエッチングする方法
JP5684955B1 (ja) * 2013-03-28 2015-03-18 芝浦メカトロニクス株式会社 載置台及びプラズマ処理装置
KR102568003B1 (ko) * 2020-09-18 2023-08-16 도쿄엘렉트론가부시키가이샤 에칭 방법, 플라즈마 처리 장치, 기판 처리 시스템 및 프로그램

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2677321B2 (ja) * 1995-03-15 1997-11-17 科学技術庁金属材料技術研究所長 ドライエッチング方法
DE19631622A1 (de) * 1996-08-05 1998-02-12 Siemens Ag Verfahren zum plasmaunterstützten anisotropen Ätzen von Metallen, Metalloxiden und deren Gemische
TW365691B (en) * 1997-02-05 1999-08-01 Samsung Electronics Co Ltd Method for etching Pt film of semiconductor device
US6069035A (en) 1997-12-19 2000-05-30 Lam Researh Corporation Techniques for etching a transition metal-containing layer
US6323132B1 (en) * 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
EP1048064A1 (en) 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
JP2001118829A (ja) * 1999-10-19 2001-04-27 Matsushita Electronics Industry Corp 金属パターンの形成方法
US6541380B2 (en) 2001-07-24 2003-04-01 Applied Materials Inc. Plasma etching process for metals and metal oxides, including metals and metal oxides inert to oxidation
JP2004356179A (ja) * 2003-05-27 2004-12-16 Sony Corp ドライエッチング方法及びその装置
JP2005268349A (ja) * 2004-03-17 2005-09-29 National Institute Of Advanced Industrial & Technology 反応性イオンエッチング方法および反応性イオンエッチング装置
JP4524223B2 (ja) * 2004-07-16 2010-08-11 富士フイルム株式会社 機能素子及びその製造方法、ならびに固体撮像素子及びその製造方法
JP4534664B2 (ja) 2004-08-24 2010-09-01 ソニー株式会社 磁気記憶装置の製造方法
US7544621B2 (en) * 2005-11-01 2009-06-09 United Microelectronics Corp. Method of removing a metal silicide layer on a gate electrode in a semiconductor manufacturing process and etching method
US8334148B2 (en) * 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures

Also Published As

Publication number Publication date
TW201301385A (zh) 2013-01-01
JP2012199377A (ja) 2012-10-18
US8715520B2 (en) 2014-05-06
US20120244716A1 (en) 2012-09-27
CN102691065A (zh) 2012-09-26
TWI528450B (zh) 2016-04-01
JP5694022B2 (ja) 2015-04-01
KR20120107883A (ko) 2012-10-04
KR101924796B1 (ko) 2018-12-04

Similar Documents

Publication Publication Date Title
US8608974B2 (en) Substrate processing method
CN103065960B (zh) 金属膜的干蚀刻方法
JP2019530982A (ja) ＳｉＮの選択的な横方向陥凹化
JP5607881B2 (ja) 基板処理方法
JP5701654B2 (ja) 基板処理方法
US20140138347A1 (en) Method for manufacturing magnetoresistance effect element
TWI576907B (zh) Substrate handling method
CN102691065B (zh) 基板处理方法和存储介质
JP2019012746A (ja) プラズマ処理方法およびプラズマ処理装置
JP2023540291A (ja) 選択的異方性金属エッチング
WO2009036053A2 (en) Tuning via facet with minimal rie lag
KR101828082B1 (ko) 표면 평탄화 방법
JP2014116567A (ja) プラズマエッチング方法及びプラズマエッチング装置
TW573326B (en) Storage poly process without carbon contamination
TW447038B (en) Methods and apparatus for improving microloading while etching a substrate
TW200849388A (en) Glue layer for hydrofluorocarbon etch
JP2005203612A (ja) ドライエッチング方法および半導体装置の製造方法
CN115440582A (zh) 一种半导体器件的加工方法
JP4681215B2 (ja) 低誘電率層間絶縁膜のドライエッチング方法
KR20200067881A (ko) 에칭 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant