CN102684457A - 高压桥式电路及其制作方法 - Google Patents
高压桥式电路及其制作方法 Download PDFInfo
- Publication number
- CN102684457A CN102684457A CN2012101531206A CN201210153120A CN102684457A CN 102684457 A CN102684457 A CN 102684457A CN 2012101531206 A CN2012101531206 A CN 2012101531206A CN 201210153120 A CN201210153120 A CN 201210153120A CN 102684457 A CN102684457 A CN 102684457A
- Authority
- CN
- China
- Prior art keywords
- side power
- power tube
- high side
- driving
- high pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种高压桥式电路及其制作方法，包括：高侧功率管、低侧功率管、高侧功率管的驱动及保护模块、低侧功率管的驱动及保护模块、以及控制电路，所述控制电路连接所述高侧功率管的驱动及保护模块和低侧功率管的驱动及保护模块，所述低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上，所述高侧功率管的驱动及保护模块连接所述高侧功率管的栅极，所述高侧功率管的漏极接高压，所述低侧功率管的源极接地，所述低侧功率管的漏极和高侧功率管的源极连接输出端。本发明把低侧功率管集成可降低成本，提高可靠性，同时高侧功率管为分立器件，整个桥式电路制作工艺简单，成本低。
Description
技术领域
本发明涉及一种高压桥式电路及其制作方法。
背景技术
功率半桥或全桥是目前高压逆变电路应用中重要的一类拓扑结构，它的结构由一路或多路功率开关管组成的半桥和全桥，以及每一路的上桥臂功率管、下桥臂功率管及功率管相对应的栅极驱动电路、保护电路和总的控制电路组成，所述上桥臂功率管可称为高侧功率管，所述下桥臂功率管可称为低侧功率管。主要用于家电领域的镇流器以及工业马达驱动等领域。
目前桥式电路实现的方法主要有两种：
如图1所示，一种桥式电路是将控制电路、高侧功率管驱动及保护电路模块、以及低侧功率管驱动及保护电路模块集成在一块芯片上，高侧功率管11和低侧功率管12采用分立器件的形式，所述高侧功率管驱动及保护电路模块连接到所述高侧功率管11的栅极，所述低侧功率管驱动及保护电路模块连接到低侧功率管12的栅极，控制电路连接所述高侧功率管驱动及保护电路模块和所述低侧功率管驱动及保护电路模块，所述高侧功率管11的漏极连接高压端口，所述低侧功率管12的源极接地，同时高侧功率管11的源极和低侧功率管12的漏极接输出端口，所述高压桥式电路易实现大功率，但是制造成本高。
如图2所示，另一种桥式电路是将控制电路、高侧功率管驱动及保护电路模块、低侧功率管驱动及保护电路模块、以及高侧功率管21和低侧功率管22都集成在一块高压芯片上，所述高侧功率管21的漏极连接高压端口，所述低侧功率管22的源极接地，同时高侧功率管21的源极和低侧功率管22的漏极连接输出端口，但是这种集成的方案需要有配套的可实现高侧功率管集成的高压BCD工艺，由于高侧功率管有源端动态浮动到高压后产生的寄生效应和导通电阻升高效应，同时与体硅隔离困难，这使得高侧功率管在体硅工艺中实现起来非常困难。目前只有NXP公司在薄的绝缘体上硅(SOI)衬底上实现了600V高压半桥集成，高侧功率管采用了横向绝缘栅双极晶体管(LIGBT)来降低导通电阻，高侧功率管和低侧功率管组成的半桥模块以较小的面积与控制电路集成在同一芯片上，大大降低了成本，并且具有良好的可靠性。但绝缘体上硅实现的桥式电路全集成方案散热是一大难题，所述高压桥式电路在散热方面也需要特殊的设计，在应用上只能用于小功率的产品。另外绝缘体上硅衬底昂贵，大尺寸晶圆的均匀性更是难以控制，工艺线宽也随之难以缩小，不利于集成度进一步提高。
发明内容
本发明的目的是提供一种高压桥式电路及其制作方法，以简化工艺、降低制作成本且提高可靠性。
本发明提供一种高压桥式电路，包括：高侧功率管、低侧功率管、高侧功率管的驱动及保护模块、低侧功率管的驱动及保护模块、以及控制电路，所述控制电路连接所述高侧功率管的驱动及保护模块和低侧功率管的驱动及保护模块，其特征在于：所述低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上，所述高侧功率管的驱动及保护模块连接所述高侧功率管的栅极，所述高侧功率管的漏极接高压，所述低侧功率管的源极接地，所述低侧功率管的漏极和高侧功率管的源极连接输出端。
作为优选：所述低侧功率管为集成器件。
作为优选：所述低侧功率管为绝缘栅双极晶体管、MOS场效应管或超结晶体管。
作为优选：所述高侧功率管为分立器件。
作为优选：所述高侧功率管为绝缘栅双极晶体管、MOS场效应管或超结晶体管。
本发明还提供所述高压桥式电路的制作方法，包括：
采用体硅高压BCD工艺将所述低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上；以及
将所述高侧功率管的栅极连接所述高侧功率管的驱动及保护模块，所述高侧功率管的源极接高压，所述低侧功率管的漏极接地，所述低侧功率管的源极和高侧功率管的漏极连接输出端。
作为优选：所述采用体硅高压BCD工艺将所述低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上的步骤包括以下步骤：
在P型硅衬底上通过锑注入和磷注入形成N型埋层；
注入硼形成P型埋层；
生长N型外延，在所述外延上做P隔离阱光刻和深P隔离阱注入，并推进，形成的深P阱与P型埋层的掺杂贯通所述外延并有交叠；
做N阱光刻，湿法刻蚀出N阱窗口，进行N阱磷注入；
做P阱光刻，湿法刻蚀出P阱窗口，进行P阱硼注入；
做有源掩膜，湿法刻蚀出高压有源区域，热生长高压区域栅氧化层；
做双栅极氧化物掩膜，湿法刻蚀出CMOS有源区域，热生长CMOS栅氧化层，淀积多晶硅并掺杂；
做多晶硅光刻，刻蚀，并热生长氧化层；
做P-top光刻，进行P-top注入，并进行热推进；
做PBD光刻，进行P-body注入，并进行热推进；
做发射极光刻，进行高压N+注入，形成高压的源漏，双极晶体管的发射极以及齐纳二极管源级；
做CMOS P+层光刻，进行硼注入，形成CMOS源/漏极；
做CMOS N+层光刻，进行磷注入，形成CMOS源/漏极；
淀积低压介质氧化层层次，淀积氮化硅阻挡层，淀积高压厚氧化介质层，进行退火，同时激活源漏注入的掺杂杂质，做场板层次光刻，并湿法刻蚀高压厚氧化介质层，停在氮化硅上，去除窗口内的氮化硅；
做接触孔层次光刻，刻蚀低压介质氧化层形成接触孔，进行粘附层钛和阻挡层氮化钛淀积，热退火，淀积金属层；
做金属层层次光刻，刻蚀，并淀积钝化层；
做PAD层次光刻，刻蚀掉PAD窗口的钝化层，进行合金工艺。
作为优选：所述低侧功率管为集成器件。
作为优选：所述低侧功率管为绝缘栅双极晶体管、MOS场效应管或超结晶体管。
作为优选：所述高侧功率管为分立器件。
作为优选：所述高侧功率管为绝缘栅双极晶体管、MOS场效应管或超结晶体管。
与现有技术相比，本发明采用体硅高压BCD工艺将低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上，高侧功率管采用分立器件的形式，所述高侧功率管通过其栅极连接所述芯片的高侧功率管的驱动及保护模，不存在衬底隔离，所述高压桥式电路的低侧功率管可通过增加面积降低导通电阻，提高应用中的功率水平，同时体积越大，散热越好，本发明把低侧功率管集成可降低成本，提高可靠性，同时高侧功率管为分立器件，使得整个高压桥式电路制作工艺简单，成本低。
附图说明
图1是现有技术高压桥式电路的一种拓扑图。
图2是现有技术高压桥式电路的另一种拓扑图。
图3是本发明一实施例的高压桥式电路的拓扑图。
图4a是本发明低侧功率管和高侧功率管驱动及保护模块的器件剖面图。
图4b-4c是本发明低侧功率管驱动及保护模块以及控制电路的器件剖面图。
具体实施方式
本发明下面将结合附图作进一步详述：
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图3示出了本发明高压桥式电路的拓扑图。
请参阅图3所示，在本实施例中，一种高压桥式电路，包括：高侧功率管31、低侧功率管32、高侧功率管的驱动及保护模块、低侧功率管的驱动及保护模块、以及控制电路，所述控制电路连接高侧功率管的驱动及保护模块和低侧功率管的驱动及保护模块，所述低侧功率管32、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上，所述高侧功率管的驱动及保护模块连接所述高侧功率管31的栅极，所述高侧功率管31的漏极接高压，所述低侧功率管32的源极接地，所述低侧功率管32的漏极和高侧功率管31的源极连接输出端。
其中，所述高侧功率管31例如为绝缘栅双极晶体管(IGBT)、MOS场效应管(MOSFET)或超结晶体管(CoolMOS)。所述低侧功率管32例如为绝缘栅双极晶体管、MOS场效应管或超结晶体管。
相应的，本发明还提供一种高压桥式电路的制作方法，包括：
采用体硅高压BCD工艺将所述低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上；以及
将所述高侧功率管的栅极连接所述高侧功率管的驱动及保护模块，所述高侧功率管的源极接高压，所述低侧功率管的漏极接地，所述低侧功率管的源极和高侧功率管的漏极连接输出端。
所述采用体硅高压BCD工艺将所述低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上包括以下步骤：
在P型硅衬底上通过锑注入和磷注入形成N型埋层；
注入硼形成P型埋层；
生长N型外延，在所述外延上做P隔离阱光刻和深P隔离阱注入，并推进，形成的深P阱与P型埋层的掺杂贯通所述外延并有交叠；
做N阱光刻，湿法刻蚀出N阱窗口，进行N阱磷注入；
做P阱光刻，湿法刻蚀出P阱窗口，进行P阱硼注入；
做有源掩膜，湿法刻蚀出高压有源区域，热生长高压区域栅氧化层；
做双栅极氧化物掩膜，湿法刻蚀出CMOS有源区域，热生长CMOS栅氧化层，淀积多晶硅并掺杂；
做多晶硅光刻，刻蚀，并热生长氧化层；
做P-top光刻，进行P-top注入，并进行热推进；
做PBD光刻，进行P-body注入，并进行热推进；
做发射极光刻，进行高压N+注入，形成高压的源漏，双极晶体管的发射极以及齐纳二极管源级；
做CMOS P+层光刻，进行硼注入，形成CMOS源/漏极；
做CMOS N+层光刻，进行磷注入，形成CMOS源/漏极；
淀积低压介质氧化层层次，淀积氮化硅阻挡层，淀积高压厚氧化介质层，进行退火，同时激活源漏注入的掺杂杂质，做场板层次光刻，并湿法刻蚀高压厚氧化介质层，停在氮化硅上，去除窗口内的氮化硅；
做接触孔层次光刻，刻蚀低压介质氧化层形成接触孔，进行粘附层钛和阻挡层氮化钛淀积，热退火，淀积金属层；
做金属层层次光刻，刻蚀，并淀积钝化层；
做PAD层次光刻，刻蚀掉PAD窗口的钝化层，进行合金工艺。
所述采用体硅高压BCD工艺将所述低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上的超高压BCD半导体器件，该器件包括：高压LDMOS1、高压浮动盆结构2、低压PMOS管3、低压NMOS管4、低压VNPN管5、VDNMOS6、齐纳二极管7、低压PMOS8、低压NMOS9、低压NLDMOS10、LPNP11以及对称的漏极延伸EDPMOS12，所述高压LDMOS1直接做在P型衬底101上，所述高压浮动盆结构2、所述低压PMOS管3、所述低压NMOS管4、所述低压VNPN管5、所述VDNMOS6、所述齐纳二极管7、所述低压PMOS8、所述低压NMOS9、所述低压NLDMOS10、所述LPNP11以及所述对称的漏极延伸EDPMOS12做在N型外延102上，并且均具有N型埋层103，所述N型埋层103贯穿所述P型衬底101以及所述N型外延102，高低压结构之间形成有PN结对通隔离结构104；所述高压浮动盆结构2包括多个P-top环105、位于N阱106内的N型发射极107以及位于P阱108内的源漏P+区109，所述多个P-top环105、所述N型发射极107以及所述源漏P+区109均位于N型外延102内，所述高压浮动盆结构2以所述源漏P+区109的中心左右对称。在本实施例中，所述N型外延102的厚度为5～25微米。
所述高压LDMOS1包括多个P-top环105、第一类N型发射极201以及P型体区PBD202，所述P型体区PBD202内包含有第二类N型发射极203以及源漏P+区109，所述第二类N型发射极203与所述源漏P+区109接触，并且所述源漏P+区109全部外露于接触窗口，所述第二类N型发射极203部分外露于接触窗口，所述高压LDMOS1以所述第一类N型发射极201为中心左右对称。在P型体区PBD202上部分依次覆盖有高压栅氧化层204以及多晶硅栅极205。
参照图4b，所述低压PMOS管3以及所述低压NMOS管4包括N型埋层103，其中，低压PMOS管3的N型外延102内包括N阱106，N阱106内包括多个所述源漏P+区109，其中两个所述源漏P+区109上覆盖有多晶硅栅极205，所述低压NMOS管4的N型外延102内包括P阱108，P阱108内包括N型轻掺杂漏401以及N型发射极107，其中，N型轻掺杂漏401内包含有低压源漏N+402；所述低压VNPN管5的N型外延102内包括N阱106以及P型体区PBD202，其N阱106内具有N型发射极107，其P型体区PBD202内包含有第二类N型发射极203以及源漏P+区109，并且所述第二类N型发射极203和所述源漏P+区109具有各自的接触窗口；所述VDNMOS6的N型外延102内包括多个N阱106和多个P型体区PBD202，P型体区PBD202包括N型发射极107以及源漏P+区109。所述齐纳二极管7包括N型埋层103以及多个深P型上隔离结构701，所述多个深P型上隔离结构701相互交叠，并且分别与所述N型埋层103交叠，在N型外延102内还包括有低压源漏N+402。
参照图4c，所述低压NLDMOS10，其P型体区PBD202内包含有第二类N型发射极203以及源漏P+区109，其N型轻掺杂漏极区401内具有N型发射极107，所述P型体区PBD202与所述N型轻掺杂漏极区401均包含在N阱106内，所述低压NLDMOS10以所述N型发射极107为中心左右对称。
进一步地，所述LPNP11包含有低压源漏N+402、P型体区PBD202，所述低压源漏N+402以及P型体区PBD202均包含在N阱106内，并且所述LPNP11以所述N型发射极107为中心左右对称；所述对称的漏极延伸EDPMOS12包含有低压源漏N+402、P型体区PBD202，所述P型体区PBD202内包含有源漏P+区109，低压源漏N+402以及P型体区PBD202均包含在N阱106内。在图4c中，还包括有15V的PMOS以及15v的NMOS，其结构与图4b中的低压PMOS管3和低压NMOS管4的结构相同，在此不再赘述。
在本实施例中，参照图4a、图4b以及图4c，所述PN结对通隔离结构104包括相互交叠的深P阱1041与P型埋层1042，并且所述深P阱1041与P型埋层1042的掺杂贯通N型外延102。
其中，所述高压LDMOS1为低侧功率管，所述高压浮动盆结构2为高侧功率管驱动及保护模块，所述低压PMOS管3、低压NMOS管4、低压VNPN管5、VDNMOS6、齐纳二极管7、低压PMOS8、低压NMOS9、低压NLDMOS10、LPNP11以及对称的漏极延伸EDPMOS12为低侧功率管驱动及保护模块以及控制电路。
其中，所述高侧功率管例如为绝缘栅双极晶体管(IGBT)、MOS场效应管(MOSFET)或超结晶体管(CoolMOS)。所述低侧功率管例如为绝缘栅双极晶体管、MOS场效应管或超结晶体管。
本发明采用体硅高压BCD工艺将低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上，高侧功率管采用分立器件的形式，所述高侧功率管通过其栅极连接所述芯片的高侧功率管的驱动及保护模，不存在衬底隔离，所述高压桥式电路的低侧功率管可通过增加面积降低导通电阻，提高应用中的功率水平，同时体积越大，散热越好，本发明把低侧功率管集成可降低成本，提高可靠性，同时高侧功率管为分立器件，使得整个高压桥式电路制作工艺简单，成本低。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。
Claims (11)
1.一种高压桥式电路，包括：高侧功率管、低侧功率管、高侧功率管的驱动及保护模块、低侧功率管的驱动及保护模块、以及控制电路，所述控制电路连接所述高侧功率管的驱动及保护模块和低侧功率管的驱动及保护模块，其特征在于：所述低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上，所述高侧功率管的驱动及保护模块连接所述高侧功率管的栅极，所述高侧功率管的漏极接高压，所述低侧功率管的源极接地，所述低侧功率管的漏极和高侧功率管的源极连接输出端。
2.根据权利要求1所述的高压桥式电路，其特征在于：所述低侧功率管为集成器件。
3.根据权利要求1所述的高压桥式电路，其特征在于：所述低侧功率管为绝缘栅双极晶体管、MOS场效应管或超结晶体管。
4.根据权利要求1所述的高压桥式电路，其特征在于：所述高侧功率管为分立器件。
5.根据权利要求4所述的高压桥式电路，其特征在于：所述高侧功率管为绝缘栅双极晶体管、MOS场效应管或超结晶体管。
6.一种如权利要求1所述的高压桥式电路的制作方法，包括：
采用体硅高压BCD工艺将所述低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上；以及
将所述高侧功率管的驱动及保护模块连接所述高侧功率管的栅极，所述高侧功率管的漏极接高压，所述低侧功率管的源极接地，所述低侧功率管的漏极和高侧功率管的源极连接输出端。
7.根据权利要求6所述的高压桥式电路的制作方法，其特征在于，所述采用体硅高压BCD工艺将所述低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上包括以下步骤：
在P型硅衬底上通过锑注入和磷注入形成N型埋层；
注入硼形成P型埋层；
生长N型外延，在所述外延上做P隔离阱光刻和深P隔离阱注入，并推进，形成的深P阱与P型埋层的掺杂贯通所述外延并有交叠；
做N阱光刻，湿法刻蚀出N阱窗口，进行N阱磷注入；
做P阱光刻，湿法刻蚀出P阱窗口，进行P阱硼注入；
做有源掩膜，湿法刻蚀出高压有源区域，热生长高压区域栅氧化层；
做双栅极氧化物掩膜，湿法刻蚀出CMOS有源区域，热生长CMOS栅氧化层，淀积多晶硅并掺杂；
做多晶硅光刻，刻蚀，并热生长氧化层；
做P-top光刻，进行P-top注入，并进行热推进；
做PBD光刻，进行P-body注入，并进行热推进；
做发射极光刻，进行高压N+注入，形成高压的源漏，双极晶体管的发射极以及齐纳二极管源级；
做CMOS P+层光刻，进行硼注入，形成CMOS源/漏极；
做CMOS N+层光刻，进行磷注入，形成CMOS源/漏极；
淀积低压介质氧化层层次，淀积氮化硅阻挡层，淀积高压厚氧化介质层，进行退火，同时激活源漏注入的掺杂杂质，做场板层次光刻，并湿法刻蚀高压厚氧化介质层，停在氮化硅上，去除窗口内的氮化硅；
做接触孔层次光刻，刻蚀低压介质氧化层形成接触孔，进行粘附层钛和阻挡层氮化钛淀积，热退火，淀积金属层；
做金属层层次光刻，刻蚀，并淀积钝化层；
做PAD层次光刻，刻蚀掉PAD窗口的钝化层，进行合金工艺。
8.根据权利要求6所述的高压桥式电路的制作方法，其特征在于：所述低侧功率管为集成器件。
9.根据权利要求8所述的高压桥式电路的制作方法，其特征在于：所述低侧功率管为绝缘栅双极晶体管、MOS场效应管或超结晶体管。
10.根据权利要求6所述的高压桥式电路的制作方法，其特征在于：所述高侧功率管为分立器件。
11.根据权利要求10所述的高压桥式电路的制作方法，其特征在于：所述高侧功率管为绝缘栅双极晶体管、MOS场效应管或超结晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210153120.6A CN102684457B (zh) | 2012-05-15 | 2012-05-15 | 高压桥式电路及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210153120.6A CN102684457B (zh) | 2012-05-15 | 2012-05-15 | 高压桥式电路及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102684457A true CN102684457A (zh) | 2012-09-19 |
| CN102684457B CN102684457B (zh) | 2014-10-22 |
Family
ID=46815960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210153120.6A Active CN102684457B (zh) | 2012-05-15 | 2012-05-15 | 高压桥式电路及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102684457B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429083A (zh) * | 2018-08-17 | 2019-11-08 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构、驱动芯片和半导体结构的制造方法 |
| CN111244037A (zh) * | 2020-03-11 | 2020-06-05 | 天水天光半导体有限责任公司 | 反向电压40v或60v桥式整流电路的集成制作方法 |
| WO2023221248A1 (zh) * | 2022-05-18 | 2023-11-23 | 东科半导体(安徽)股份有限公司 | 合封氮化镓功率器件的半桥拓扑集成方法和芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1056948C (zh) * | 1995-12-27 | 2000-09-27 | 皇家菲利浦电子有限公司 | 用于半桥电路的集成驱动器 |
| US20030165072A1 (en) * | 2002-03-04 | 2003-09-04 | International Rectifier Corp. | H-bridge with single lead frame |
| EP1408612A1 (en) * | 2002-10-11 | 2004-04-14 | Monolithic Power Systems, Inc. | Integrated circuit driver with stable bootstrap power supply |
| US20070064370A1 (en) * | 2005-09-16 | 2007-03-22 | Yoichi Kajiwara | Semiconductor integrated circuit device, power supply apparatus, and electric appliance |
| CN101764101A (zh) * | 2008-12-25 | 2010-06-30 | 上海先进半导体制造股份有限公司 | Bcd集成工艺 |
| JP2011259548A (ja) * | 2010-06-07 | 2011-12-22 | Rohm Co Ltd | 昇圧型ｄｃ／ｄｃコンバータ及びこれを備えた電子機器 |
-
2012
- 2012-05-15 CN CN201210153120.6A patent/CN102684457B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1056948C (zh) * | 1995-12-27 | 2000-09-27 | 皇家菲利浦电子有限公司 | 用于半桥电路的集成驱动器 |
| US20030165072A1 (en) * | 2002-03-04 | 2003-09-04 | International Rectifier Corp. | H-bridge with single lead frame |
| EP1408612A1 (en) * | 2002-10-11 | 2004-04-14 | Monolithic Power Systems, Inc. | Integrated circuit driver with stable bootstrap power supply |
| US20070064370A1 (en) * | 2005-09-16 | 2007-03-22 | Yoichi Kajiwara | Semiconductor integrated circuit device, power supply apparatus, and electric appliance |
| CN101764101A (zh) * | 2008-12-25 | 2010-06-30 | 上海先进半导体制造股份有限公司 | Bcd集成工艺 |
| JP2011259548A (ja) * | 2010-06-07 | 2011-12-22 | Rohm Co Ltd | 昇圧型ｄｃ／ｄｃコンバータ及びこれを備えた電子機器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429083A (zh) * | 2018-08-17 | 2019-11-08 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构、驱动芯片和半导体结构的制造方法 |
| CN111244037A (zh) * | 2020-03-11 | 2020-06-05 | 天水天光半导体有限责任公司 | 反向电压40v或60v桥式整流电路的集成制作方法 |
| CN111244037B (zh) * | 2020-03-11 | 2023-06-02 | 天水天光半导体有限责任公司 | 反向电压40v或60v桥式整流电路的集成制作方法 |
| WO2023221248A1 (zh) * | 2022-05-18 | 2023-11-23 | 东科半导体(安徽)股份有限公司 | 合封氮化镓功率器件的半桥拓扑集成方法和芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102684457B (zh) | 2014-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102664181B (zh) | 一种超高压bcd半导体工艺以及超高压bcd器件 | |
| CN110556388B (zh) | 一种可集成功率半导体器件及其制造方法 | |
| CN102306656B (zh) | 一种高压驱动电路的隔离结构 | |
| CN108447913B (zh) | 一种集成肖特基二极管的ldmos器件 | |
| US8557678B2 (en) | Method for manufacturing semiconductor substrate of large-power device | |
| CN102820294A (zh) | 超结mosfet和二极管的集成 | |
| CN104221147A (zh) | 半导体集成电路装置 | |
| CN114050187A (zh) | 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管 | |
| CN106876453A (zh) | 沟槽栅igbt及制作方法 | |
| CN103745988B (zh) | 一种高压驱动电路的隔离结构 | |
| CN102684457B (zh) | 高压桥式电路及其制作方法 | |
| CN103745996B (zh) | 带有部分绝缘埋层的横向功率器件及制作方法 | |
| CN100394616C (zh) | 可集成的高压vdmos晶体管结构及其制备方法 | |
| CN102208450B (zh) | 一种高压驱动电路的隔离结构 | |
| CN100361315C (zh) | 垂直dmos晶体管装置、集成电路及其制造方法 | |
| CN102832213A (zh) | 一种具有esd保护功能的ligbt器件 | |
| CN103050523B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN103035525B (zh) | 高压隔离n型ldmos器件的制造方法 | |
| CN112349769B (zh) | 改善雪崩能力的超结终端结构及制造方法 | |
| CN104201204B (zh) | 横向对称dmos管制造方法 | |
| CN106298943B (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN106057876B (zh) | 具有反向续流能力的igbt及其制造方法 | |
| CN105590958A (zh) | 双沟槽高压屏蔽的横向绝缘栅双极器件及其制备方法 | |
| CN106960867A (zh) | 一种绝缘栅双极型晶体管器件 | |
| CN202259309U (zh) | 一种高压驱动电路的隔离结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |