CN102684453A - 对电源供应器的电磁干扰滤波器放电的启动电路 - Google Patents

Abstract

本发明涉及一种对电源供应器的电磁干扰滤波器放电的启动电路，以用于节省电源，其包含一侦测电路而侦测一电源，以产生一取样讯号，并包含一取样电路，取样电路耦接侦测电路，以依据取样讯号产生一重置讯号，重置讯号用以放电电磁干扰滤波器的一储存电压。

Description

对电源供应器的电磁干扰滤波器放电的启动电路

技术领域

本发明涉及一种电源供应器，其是尤指一种用于放电电磁干扰滤波器的启动电路。

背景技术

切换式电源供应器已被广泛地应用于提供经调整的电源至计算机、家电装置、通讯装置等。近年来，对于切换式电源供应器的省电问题已受到相当关注。基于环境污染的限制，计算机与其它设备产品已努力朝向符合电源管理与节约能源的需求。

请参阅图1，其为现有技术用于过滤电磁干扰(EMI)与提供一直流电压的电路图。如图所示，一电磁干扰滤波器(EMI Filter)位于一电源V_AC与一桥式整流器10之间，电磁干扰滤波器包含一抗流圈(choke)L₁、X电容(X-Capacitor)C₁与C₂。X电容C₁跨接于电源V_AC，抗流圈L₁耦接于电源V_AC与桥式整流器10之间，X电容C₂耦接于抗流圈L₁与桥式整流器10的一输入端之间。一输入大电容C_IN(Bulk Capacitor)连接于桥式整流器10的一输出端与一接地端之间，以稳定桥式整流器10的输出端的直流电压V_BUS。为了符合美国与欧洲的安全规范，一般跨接一泄放电阻R_D于电磁干扰滤波器的X电容C₁与C₂，泄放电阻R_D将释放X电容C₁与C₂的储存能量，以在使用者关闭电源V_AC时，避免使用者发生电击的危险。实际上，只要X电容C₁与C₂有储存电压时，泄放电阻R_D即会有固定功率损失。此外，针对高电源，当电源供应器运作于无载时，泄放电阻R_D会消耗很多待机电源。因此，现有技术的缺点是在轻载或无载时无法达到低省电效能。由于X电容C₁与C₂的存在，如何减少待机电源的消耗为现今主要课题。

发明内容

本发明的目的，在于提供一种对电源供应器的电磁干扰滤波器放电的启动电路，而用于电源供应器的省电，其藉由一重置讯号将电磁干扰滤波器的一储存电压放电，而不需要设置现有技术的的泄放电阻，如此可降低电源供应器的能源消耗，以达到省电的目的。

本发明的技术方案：一种对电源供应器的电磁干扰滤波器放电的启动电路，其包含：

一侦测电路，侦测一电源，而产生一取样讯号；

一取样电路，耦接该侦测电路，而依据该取样讯号产生一重置讯号；以及

一延迟电路，耦接该取样电路，而依据该重置讯号产生一放电讯号；

其中，该放电讯号用以放电该电磁干扰滤波器的一储存电压。

本发明中，其中该侦测电路耦接该电磁干扰滤波器的一X电容，当该取样讯号持续大于或小于一参考讯号超过一周期时，该放电讯号驱使该侦测电路放电该X电容的该储存电压。

本发明中，其耦接该电源以整流该电源而产生一高电压讯号，该高电压讯号耦接该侦测电路，而产生该取样讯号。

本发明中，其中该侦测电路包含：

一高电压开关，耦接该高电压讯号，而产生该取样讯号，并耦接该储存电压；以及

一放电晶体管，耦接该高电压开关，而依据该放电讯号放电该储存电压。

本发明中，其中该侦测电路更包含：

一充电晶体管，耦接该高电压开关，而充电一供应电压；

一比较器，比较该供应电压与一门坎讯号，而产生一切换讯号；以及

一切换电路，耦接该充电晶体管，而依据该切换讯号切换该充电晶体管；

其中，该供应电压耦接该放电晶体管，该放电晶体管依据该放电讯号下拉该供应电压至一低电压拴锁。

本发明中，其中该整流器为一全波整流器或一半波整流器。

本发明中，其中该取样电路包含一电压比较器，其依据该取样讯号与一参考讯号产生该重置讯号，当该取样讯号持续大于或小于该参考讯号且超过一周期时，该延迟电路依据该重置讯号产生该放电讯号。

本发明中，其中该取样电路更包含一晶体管，其接收该取样讯号，并依据一频率讯号产生一输入讯号，该电压比较器比较该输入讯号与该参考讯号，而产生该重置讯号。

本发明中，其中该取样电路更包含：

一第一电压比较器，依据该取样讯号与一第一参考讯号产生该重置讯号；以及

一第二电压比较器，依据该取样讯号与一第二参考讯号产生该重置讯号；

其中，当该取样讯号持续大于该第一参考讯号超过一周期，或该取样讯号持续小于该第二参考讯号超过该周期时，该延迟电路依据该重置讯号产生该放电讯号。

本发明中，其中该延迟电路包含至少一正反器，其接收一脉波讯号与该重置讯号而计数一周期，以产生该放电讯号。

本发明中，其中该延迟电路更依据该重置讯号产生一导通讯号，而导通一脉波宽度调变电路。

本发明具有的有益效果：本发明用于对电源供应器的电磁干扰滤波器放电的启动电路是用于节省电源供应器的电源，其包含一侦测电路而侦测一电源，以产生一取样讯号；一取样电路耦接侦测电路，以依据取样讯号产生一重置讯号，重置讯号用以放电电磁干扰滤波器的一储存电压。

再者，启动电路更包含一延迟电路，其耦接取样电路以依据重置讯号产生一放电讯号。当取样讯号持续大于一参考讯号超过一周期，放电讯号则驱使侦测电路将电磁干扰滤波器的一X电容的储存电压放电。

附图说明

图1是现有技术电磁干扰滤波器的电路图；

图2是本发明的一启动电路的一较佳实施例的电路图；

图3是本发明的一较佳实施例的电源与高电压讯号的波形图；

图4是本发明的启动电路的另一较佳实施例的电路图；

图5是本发明的另一较佳实施例的电源与高电压讯号的波形图；以及

图6是本发明的另一较佳实施例的电源与高电压讯号的波形图。

【图号对照说明】

10桥式整流器         20侦测电路

210磁滞比较器        30取样电路

310第一电压比较器    315第二电压比较器

320与非门            40延迟电路

410第一正反器        420第二正反器

C₁X电容              C₂X电容

C_IN输入大电容        CK频率输入端

D输入端              D₁第一二极管

D₂第二二极管         J₁高电压开关

L₁抗流圈             M₁第一晶体管

M₂第二晶体管         M₃第三晶体管

M₄第四晶体管         M₅第五晶体管

Q输出端              QN输出端

R重置输入端          R₁串联电阻

R₂放电电阻           R₃下拉电阻

T₁周期               T₂周期

T₃周期               V₁第一讯号

V₂第二讯号           V_AC电源

V_BUS直流电压         V_CLK频率讯号

V_DD供应电压          V_DIS放电讯号

V_GJ1触发讯号         V_HV高电压讯号

V_INAC输入讯号        V_ON导通讯号

V_PULSE脉波讯号       V_REF1第一参考讯号

V_REF2第二参考讯号    V_RESET重置讯号

V_SP取样讯号          V_SW切换讯号

V_TH门坎讯号

具体实施方式

为使对本发明的结构特征及所达成的功效有更进一步的了解与认识，用以较佳的实施例及附图配合详细的说明，说明如下：

请参阅图2，其是本发明的一启动电路的一较佳实施例的电路图。如图所示，本发明的启动电路是用以放电该电磁干扰滤波器，而用于电源供应器的省电。电磁干扰滤波器包含抗流圈(choke)L₁、X电容C₁与C₂、输入大电容C_IN与桥式整流器10，以过滤电磁干扰与提供直流电压V_BUS。启动电路包含一整流器、一串联电阻R₁、一侦测电路20、一取样电路30与一延迟电路40。本发明的一实施例的整流器可为一全波整流器，其具有一第一二极管D₁与一第二二极管D₂。第一二极管D₁与第二二极管D₂的正极分别耦接电源V_AC的两端。第一二极管D₁与第二二极管D₂的负极耦接在一起至串联电阻R₁的一端，串联电阻R₁的另一端经第一二极管D₁与第二二极管D₂的全波整流产生一高电压讯号V_HV。因此，整流器耦接电源V_AC而整流电源V_AC以产生高电压讯号V_HV。

复参阅图2，侦测电路20耦接串联电阻R₁，以侦测高电压讯号V_HV而产生一取样讯号V_SP与一供应电压V_DD，因此，侦测电路20经侦测高电压讯号V_HV而侦测电源V_AC以产生取样讯号V_SP，取样讯号V_SP相关于高电压讯号V_HV。取样电路30耦接侦测电路20，以依据一频率讯号V_CLK与取样讯号V_SP而产生一重置讯号V_RESET。延迟电路40耦接取样电路30，以依据一脉波讯号V_PULSE与重置讯号V_RESET而产生一放电讯号V_DIS与一导通讯号(power-on signal)V_ON。侦测电路20耦接电磁干扰滤波器的X电容C₁与C₂，并接收放电讯号V_DIS，用以将供应电压V_DD拉到低准位并将电磁干扰滤波器的X电容C₁与C₂的储存电压进行放电。导通讯号V_ON用以启动一脉波宽度调变(PWM)电路，以调整电源供应器的输出。由于脉波宽度调变电路为一般现有技术，所以在此不再加以赞述。

复参阅图2，侦测电路20包含一高电压开关J₁、一第一晶体管M₁、具有一第二晶体管M₂与一第三晶体管M₃的一切换电路、一第四晶体管M₄、一放电电阻R₂与一磁滞比较器210。高电压开关J₁为一接面场效晶体管(JFET)，其具有一汲极并耦接串联电阻R₁以接收高电压讯号V_HV，高电压开关J₁的汲极经串联电阻R₁、第一二极管D₁与第二二极管D₂更耦接X电容C₁与C₂。第一晶体管M₁具有一汲极并耦接高电压开关J₁的一源极，第一晶体管M₁的一闸极耦接高电压开关J₁的一闸极。取样讯号V_SP是产生于高电压开关J₁的源极与第一晶体管M₁的汲极。一触发讯号V_GJ1是产生于高电压开关J₁的闸极与第一晶体管M₁的闸极。第二晶体管M₂具有一汲极并耦接高电压开关J₁的闸极与第一晶体管M₁的闸极，第二晶体管M₂的一源极耦接高电压开关J₁的源极与第一晶体管M₁的汲极，以接收取样讯号V_SP。第三晶体管M₃具有一汲极并耦接第二晶体管M₂的汲极，以接收触发讯号V_GJ1，第三晶体管M₃的一源极耦接一接地端，第三晶体管M₃的一闸极耦接第二晶体管M₂的一闸极。

第四晶体管M₄具有一汲极并耦接第一晶体管M₁的一源极，第四晶体管M₄的一源极耦接放电电阻R₂的一端，放电电阻R₂的另一端耦接于接地端。磁滞比较器210的一正输入端耦接第一晶体管M₁的源极与第四晶体管M₄的汲极，以接收供应电压V_DD。磁滞比较器210的一负输入端接收一门坎讯号V_TH，磁滞比较器210的一输出端产生一切换讯号V_SW，切换讯号V_SW耦接第二晶体管M₂的闸极与第三晶体管M₃的闸极。磁滞比较器210是比较供应电压V_DD与门坎讯号V_TH而产生切换讯号V_SW，以控制第二晶体管M₂与第三晶体管M₃的导通/截止状态。磁滞比较器210仅为本发明的一实施例，本发明并不局限于使用磁滞比较器210。一旦供应电压V_DD大于门坎讯号V_TH的一上限值(upper-limit)时，切换讯号V_SW则处于一高准位。反之，一旦供应电压V_DD小于门坎讯号V_TH的一下限值(lower-limit)时，切换讯号V_SW则处于一低准位。门坎讯号V_TH的下限值可以称为低电压拴锁(Under Voltage Lockout，UVLO)。因为磁滞比较器210的磁滞特性，使得上限值与下限值之间的差值会经常保持在一固定电压范围。

复参阅图2，取样电路30包含一第五晶体管M₅、一下拉电阻R₃、一电压比较器310与一与非门320。第五晶体管M₅具有一汲极并耦接侦测电路20，以接收取样讯号V_SP。第五晶体管M₅的一源极耦接下拉电阻R₃的一端，以产生一输入讯号V_INAC，下拉电阻R₃的另一端耦接于接地端。电压比较器310的一正输入端接收一参考讯号V_REF1，电压比较器310的一负输入端耦接第五晶体管M₅的源极，以接收输入讯号V_INAC。一旦高电压开关J₁与第五晶体管M₅导通时，输入讯号V_INAC与高电压讯号V_HV成比例，并相关于取样讯号V_SP。与非门320的一第一输入端耦接第五晶体管M₅的一闸极而接收频率讯号V_CLK，频率讯号V_CLK的一周期为T₁。与非门320的一第二输入端耦接电压比较器310的一输出端而接收一第一讯号V₁，第一讯号V₁是经由比较输入讯号V_INAC与参考讯号V_REF1所产生。与非门320的输出端产生重置讯号V_RESET。基于上述，电压比较器310用以依据取样讯号V_SP与参考讯号V_REF1而产生重置讯号V_RESET。

复参阅图2，延迟电路40包含一第一正反器410与一第二正反器420。第一正反器410具有一输入端D以接收供应电压V_DD，第一正反器410的一频率输入端CK接收脉波讯号V_PULSE，第一正反器410的一重置输入端R接收重置讯号V_RESET。脉波讯号V_PULSE的一周期为T₂，周期T₂大于周期T₁约20倍。第二正反器420具有一输入端D以接收供应电压V_DD，第二正反器420的一频率输入端CK耦接第一正反器410的一输出端Q，第二正反器420的一重置输入端R接收重置讯号V_RESET，第二正反器420的一输出端Q产生放电讯号V_DIS，放电讯号V_DIS耦接第四晶体管M₄的一闸极。第二正反器420的一输出端QN产生导通讯号V_ON，导通讯号V_ON耦接脉波宽度调变电路，以导通脉波宽度调变电路而调整电源供应器的输出。

请参阅图3，其是本发明的一较佳实施例的电源V_AC与高电压讯号V_HV的波形图。如图所示，若输入供应频率为50赫兹(Hz)，电源V_AC的周期则为20毫秒(ms)。高电压讯号V_HV是经由第一二极管D₁与第二二极管D₂的全波整流所产生。频率讯号V_CLK用以在每一周期T₁取样高电压讯号V_HV。若电源V_AC被关机于电源V_AC的负半波的峰值时，高电压讯号V_HV的振幅将持续一高直流电压于一段很长的时间。依据本发明，当取样讯号V_SP的振幅持续大于参考讯号V_REF1超过周期T₃时，延迟电路40会进行计数至周期T₃并截止脉波宽度调变电路。也就是说，高电压讯号V_HV持续大于参考讯号V_REF1超过周期T₃时，延迟电路40将截止脉波宽度调变电路。在此期间，电磁干扰滤波器的X电容C₁与C₂会进行放电，且该供应电压V_DD会被下拉至低电压拴锁(UVLO)。周期T₃等于周期T₂或高于周期T₂。

请复参阅图2的侦测电路20。当电源V_AC供电时，高电压开关J₁的汲极接收高电压讯号V_HV而立即被导通。当供应电压V_DD还未被建立之前，切换讯号V_SW位于一低准位。此时，第三晶体管M₃截止而第二晶体管M₂导通。取样讯号V_SP约略是第二晶体管M₂的一门坎电压，并产生于高电压开关J₁的源极与第一晶体管M₁的汲极。因为第二晶体管M₂导通，所以触发讯号V_GJ1相同于取样讯号V_SP，且产生于高电压开关J₁的闸极与第一晶体管M₁的闸极。于此期间，第一晶体管M₁导通，且高电压讯号V_HV对供应电压V_DD充电。第一晶体管M₁用于作为一充电晶体管，以对供应电压V_DD充电。当供应电压V_DD到达门坎讯号V_TH的上限值时，切换讯号V_SW则位于一高准位。此时，第三晶体管M₃导通而第二晶体管M₂截止，且因为触发讯号V_GJ1被下拉至接地端，所以第一晶体管M₁将截止，且高电压开关J₁的闸极位于一低准位，于此短暂周期，高电压开关J₁的源-闸极电压将大于一门坎值，且高电压开关J₁将截止。

请参阅图2的取样电路30。一旦频率讯号V_CLK为一高准位时，第五晶体管M₅导通，且因为下拉电阻R₃的电压降，高电压开关J₁的源-闸极电压将小于门坎值以及高电压开关J₁导通。另一方面，一旦频率讯号V_CLK为一低准位时，高电压开关J₁则截止。本发明的一实施例的频率讯号V_CLK的周期T₁为0.6毫秒(ms)。当电源V_AC正常运作并第五晶体管M₅导通时，具有120赫兹(Hz)正弦的输入讯号V_INAC与高电压讯号V_HV成比例。第一讯号V₁是经由比较输入讯号V_INAC与参考讯号V_REF1所产生，一旦输入讯号V_INAC小于参考讯号V_REF1，则第一讯号V₁为一高准位并产生重置讯号V_RESET。此时，不论脉波讯号V_PULSE为一高准位或一低准位，第二正反器420的输出端Q的放电讯号V_DIS为一低准位，且第四晶体管M₄截止。

承接上述，第二正反器420的输出端QN的导通讯号V_ON为一高准位，以导通脉波宽度调变电路。反之，一旦输入讯号V_INAC大于参考讯号V_REF1，第一讯号V₁为一低准位，且重置讯号V_RESET为一高准位而不进行重置。当重置讯号V_RESET与脉波讯号V_PULSE皆为高准位时，延迟电路40则开始计数。电源V_AC正常运作且频率讯号V_CLK取样高电压讯号V_HV时，输入讯号V_INAC将再次小于参考讯号V_REF1。放电讯号V_DIS为低准位以截止第四晶体管M₄，而导通讯号V_ON为高准位以导通脉波宽度调变电路。

承接上述，当电源V_AC被关机时，高电压讯号V_HV将不为频率120Hz的正弦讯号，并将维持为高直流电压。在电源V_AC关机期间，因为高电压讯号V_HV仍为高直流电压，所以供应电压V_DD保持为一固定电压，且切换讯号V_SW为高准位。此时，取样高电压讯号V_HV，而取样讯号V_SP仍大于参考讯号V_REF1。因此，输入讯号V_INAC一直大于参考讯号V_REF1，延迟电路40将藉由脉波讯号V_PULSE进行计数周期T₃。本发明的一实施例的脉波讯号V_PULSE的周期T₂约略为12毫秒(ms)，而周期T₃约略为24毫秒(ms)。在周期T₃之后，第二正反器420的输出端QN的导通讯号V_ON为一低准位，以截止脉波宽度调变电路。

于周期T₃之后，第二正反器420的输出端Q的放电讯号V_DIS将为一高准位，以导通第四晶体管M₄。因为放电电阻R₂的电压降，所以供应电压V_DD将低于门坎讯号V_TH的下限值。因此，延迟电路40将截止脉波宽度调变电路，并下拉供应电压V_DD至低电压拴锁。供应电压V_DD小于门坎讯号V_TH的下限值之后，切换讯号V_SW为低准位讯号且截止第三晶体管M₃。此时，第一晶体管M₁与第二晶体管M₂导通，高电压开关J₁依据高电压开关J₁的源极与闸极间的差异为一低准位电压而导通。电磁干扰滤波器的X电容C₁与C₂的储存电压将会经由高电压开关J₁、第一晶体管M₁与第四晶体管M₄的导通状态，而放电至串联电阻R₁与放电电阻R₂。如此，一旦供应电压V_DD小于门坎讯号V_TH的下限值时，本发明将提供一放电路径以解决上述的问题。

基于上述，当取样讯号V_SP持续大于参考讯号V_REF1超过周期T₃时，放电讯号V_DIS会依据重置讯号V_RESET为高准位，以驱动侦测电路20。放电讯号V_DIS驱动侦测电路20以放电该电磁干扰滤波器的X电容C₁与C₂的储存电压，并下拉供应电压V_DD至低电压拴锁。因此，当取样讯号V_SP持续大于参考讯号V_REF1而超过周期T₃时，重置讯号V_RESET用以放电该电磁干扰滤波器的X电容C₁与C₂的储存电压，并下拉供应电压V_DD至低电压拴锁。由于X电容C₁与C₂的储存电压经由第四晶体管M₄而放电，所以侦测电路20的第四晶体管M₄用于作为一放电晶体管。

请参阅图4，其是本发明的启动电路的另一较佳实施例的电路图。如图所示，耦接电源V_AC的整流器仅具有第一二极管D₁以形成一半波整流器。第一二极管D₁的正极连接电源V_AC。第一二极管D₁的负极连接串联电阻R₁的一端。串联电阻R₁的另一端经由半波整流器的半波整流产生高电压讯号V_HV。经由半波整流产生的高电压讯号V_HV的波形显示于图5。

于此实施例，取样电路30包含一第二电压比较器315。第二电压比较器315的一负输入端接收一第二参考讯号V_REF2，且其一正输入端耦接第五晶体管M₅的源极，以接收输入讯号V_INAC。第二参考讯号V_REF2相同或不同于第一参考讯号V_REF1。第二电压比较器315比较输入讯号V_INAC与第二参考讯号V_REF2，而在一输出端产生一第二讯号V₂。第二讯号V₂耦接与非门320的输入端。与非门320依据第二讯号V₂在输出端产生重置讯号V_RESET。当输入讯号V_INAC小于第二参考讯号V_REF2时，则重置讯号V_RESET为高准位，以驱动延迟电路40计数。第二电压比较器315用于依据取样讯号V_SP与第二参考讯号V_REF2产生重置讯号V_RESET。当高电压讯号V_HV的振幅小于第二参考讯号V_REF2时，重置讯号V_RESET则驱动延迟电路40计数。此外，本实施例的其余电路相同于图2的实施例的电路，因此，在此不再赘述。

若电源V_AC被关机于电源V_AC的负半波的峰值时，由于电源V_AC的负半波被整流为一低直流电压，因而高电压讯号V_HV的振幅将持续为低直流电压于一段很长的时间。此时，高电压讯号V_HV的振幅小于第二参考讯号V_REF2，且侦测电路20依据高电压讯号V_HV产生取样讯号V_SP。取样讯号V_SP持续小于第二参考讯号V_REF2。因此，输入讯号V_INAC一直小于第二参考讯号V_REF2，且延迟电路40将藉由脉波讯号V_PULSE进行计数周期T₃。于计数到周期T₃后，第二正反器420的输出端Q的放电讯号V_DIS将为高准位，以导通第四晶体管M₄而放电电磁干扰滤波器的X电容C₁与C₂的储存电压。于计数到周期T₃后，第二正反器420的输出端QN的导通讯号V_ON将为低准位，以截止脉波宽度调变电路。同时，供应电压V_DD会被下拉至低电压拴锁(UVLO)。

依据上述描述，当取样讯号V_SP持续小于第二参考讯号V_REF2且超过周期T₃时，放电讯号V_DIS依据重置讯号V_RESET而为高准位，以驱动侦测电路20。放电讯号V_DIS驱动侦测电路20以放电电磁干扰滤波器的X电容C₁与C₂的储存电压，并下拉供应电压V_DD。因此，当取样讯号V_SP持续小于第二参考讯号V_REF2超过周期T₃时，重置讯号V_RESET用以放电电磁干扰滤波器的X电容C₁与C₂的储存电压，并下拉供应电压V_DD。

请参阅图6，其是本发明的另一较佳实施例的电源V_AC与高电压讯号V_HV的波形图。如图所示，若电源V_AC被关机于电源V_AC的正半波的峰值时，经由半波整流产生的高电压讯号V_HV的振幅将持续为高直流电压于一段很长的时间。此时，高电压讯号V_HV的振幅大于第一参考讯号V_REF1，且侦测电路20依据高电压讯号V_HV产生取样讯号V_SP。取样讯号V_SP持续大于第一参考讯号V_REF1。因此，输入讯号V_INAC一直大于第一参考讯号V_REF1。当输入讯号V_INAC大于第一参考讯号V_REF1时，第一电压比较器310产生第一讯号V₁而产生重置讯号V_RESET，以驱动延迟电路40计数。延迟电路40将藉由脉波讯号V_PULSE进行计数周期T₃。于周期T₃之后，第二正反器420的放电讯号V_DIS为高准位，以导通第四晶体管M₄而放电电磁干扰滤波器的X电容C₁与C₂的储存电压。于周期T₃之后，第二正反器420的导通讯号V_ON为低准位，以截止脉波宽度调变电路。同时，供应电压V_DD会被下拉至低电压拴锁。

综上所述，仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims (11)

1.一种对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其包含：

一侦测电路，侦测一电源，而产生一取样讯号；

一取样电路，耦接该侦测电路，而依据该取样讯号产生一重置讯号；以及

一延迟电路，耦接该取样电路，而依据该重置讯号产生一放电讯号；

其中，该放电讯号用以放电该电磁干扰滤波器的一储存电压。

2.如权利要求1所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该侦测电路耦接该电磁干扰滤波器的一X电容，当该取样讯号持续大于或小于一参考讯号超过一周期时，该放电讯号驱使该侦测电路放电该X电容的该储存电压。

3.如权利要求1所述的对电源供应器的电磁干扰滤波器放电的启动电路，其更包含一整流器，其特征在于，其耦接该电源以整流该电源而产生一高电压讯号，该高电压讯号耦接该侦测电路，而产生该取样讯号。

4.如权利要求3所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该侦测电路包含：

一高电压开关，耦接该高电压讯号，而产生该取样讯号，并耦接该储存电压；以及

一放电晶体管，耦接该高电压开关，而依据该放电讯号放电该储存电压。

5.如权利要求4所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该侦测电路更包含：

一充电晶体管，耦接该高电压开关，而充电一供应电压；

一比较器，比较该供应电压与一门坎讯号，而产生一切换讯号；以及

一切换电路，耦接该充电晶体管，而依据该切换讯号切换该充电晶体管；

其中，该供应电压耦接该放电晶体管，该放电晶体管依据该放电讯号下拉该供应电压至一低电压拴锁。

6.如权利要求3所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该整流器为一全波整流器或一半波整流器。

7.如权利要求1所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该取样电路包含一电压比较器，其依据该取样讯号与一参考讯号产生该重置讯号，当该取样讯号持续大于或小于该参考讯号且超过一周期时，该延迟电路依据该重置讯号产生该放电讯号。

8.如权利要求7所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该取样电路更包含一晶体管，其接收该取样讯号，并依据一频率讯号产生一输入讯号，该电压比较器比较该输入讯号与该参考讯号，而产生该重置讯号。

9.如权利要求1所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该取样电路更包含：

一第一电压比较器，依据该取样讯号与一第一参考讯号产生该重置讯号；以及

一第二电压比较器，依据该取样讯号与一第二参考讯号产生该重置讯号；其中，当该取样讯号持续大于该第一参考讯号超过一周期，或该取样讯号持续小于该第二参考讯号超过该周期时，该延迟电路依据该重置讯号产生该放电讯号。

10.如权利要求1所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该延迟电路包含至少一正反器，其接收一脉波讯号与该重置讯号而计数一周期，以产生该放电讯号。

11.如权利要求1所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该延迟电路更依据该重置讯号产生一导通讯号，而导通一脉波宽度调变电路。

Images