CN102683586A - 一种适用于神经电路的多值阻变存储器及其控制办法 - Google Patents

一种适用于神经电路的多值阻变存储器及其控制办法 Download PDF

Info

Publication number
CN102683586A
CN102683586A CN2012101041207A CN201210104120A CN102683586A CN 102683586 A CN102683586 A CN 102683586A CN 2012101041207 A CN2012101041207 A CN 2012101041207A CN 201210104120 A CN201210104120 A CN 201210104120A CN 102683586 A CN102683586 A CN 102683586A
Authority
CN
China
Prior art keywords
resistance
storing device
variable storing
port
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101041207A
Other languages
English (en)
Other versions
CN102683586B (zh
Inventor
黄如
杨庚雨
张耀凯
陈诚
潘越
蔡一茂
谭胜虎
唐昱
黄英龙
毛俊
白文亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201210104120.7A priority Critical patent/CN102683586B/zh
Publication of CN102683586A publication Critical patent/CN102683586A/zh
Application granted granted Critical
Publication of CN102683586B publication Critical patent/CN102683586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种适用于神经电路的多值阻变存储器及其控制方法。本发明的多值阻变存储器包括：n个阻变存储器R1至Rn以及n+1个端口ln1至lnn+1，n个阻变存储器中的每一个为二值阻变存储器，n个阻变存储器通过n-1个端口ln2至lnn串联在一起并连接至设置电路，并由端口ln1和lnn+1连接至设置电路或者计算电路，其中n为自然数，且n≥2。本发明通过端口将两个以上的阻变存储器串联起来，实现了可变的多值存储的阻变存储器。本发明的多值阻变存储器，能够稳定控制，且可重复性好，而且可以实现等差的多值存储的阻变存储器。

Description

一种适用于神经电路的多值阻变存储器及其控制办法
技术领域
本发明涉及一种阻变存储器存，尤其涉及一种适用于神经电路的多值阻变存储器及其控制方法。
背景技术
数字计算机的诞生成为人类文明诞生至今一项令人瞩目的成就，它的迅速发展引领着人类社会进入了信息时代。然而数字计算机并不是完美的，尤其是在智能化领域的进展并不尽如人意，目前尚未有以数字计算机为基础的可以完全模拟人类的机器人存在。相比于数字计算机，神经计算机由于具有识别能力强、并行计算、有既能处理模拟信息又能处理数字信息、机器自学习等特点而成为未来智能机器人的核心，并替代数字计算机掀起新的信息智能化风暴。
神经计算机实现的关键在于神经电路具有大规模的可变权重的突触连接。对于在神经电路中用作突触连接的阻变存储器件而言，其阻值即为突触的权重值。阻变存储器虽然具有结构简单、面积小、便于大规模集成的特点，且能够满足神经电路中突触连接对于集成度的要求，然而现阶段的阻变存储器却很难实现神经电路对于突触连接的多值的可变权重连接的要求，因此能够实现可变的多值存储的阻变存储器对于促进神经电路的发展具有很重要的意义。
发明内容
针对以上现有技术需要解决的问题，提出本发明。
本发明的一个目的在于提出一种适用于神经电路的多值阻变存储器。
本发明的一种适用于神经电路的多值阻变存储器包括：n个阻变存储器R1至Rn；以及n+1个端口ln1至lnn+1，n个阻变存储器中的每一个为二值阻变存储器，n个阻变存储器通过n-1个端口ln2至lnn串联在一起并连接至设置电路，并由端口ln1和lnn+1连接至设置电路或者计算电路，多值阻变存储器的串联为立体结构或平面结构，其中n为自然数，且n≥2。
本发明的多值阻变存储器的串联为立体结构或平面结构。立体结构为阻变存储器与端口从下至上依次叠加的纵向多层结构，这种结构面积小，可以更轻松地实现多值，但工艺复杂；平面结构为阻变存储器与端口依次首尾相连的平面单层结构，这种结构工艺简单，但是面积大。
上述阻变存储器的上电极和下电极为例如W、Al、Pt和TiN等的金属薄膜中的一种，阻变存储器的中间层可以是例如Ta2O5、TiO2和HfO2等具有阻变特性的材料薄膜中的一种。
本发明的n个阻变存储器中的每一个为二值阻变存储器，即具有“低阻态”和“高阻态”两种状态，也就是具有“0”或“1”两个值。那么n个这样的存储器串联后形成的多值阻变存储器可以具有n+1个状态，也就是具有0至n的n+1个值。这些状态的值可以用来代表该状态下多值阻变存储器中处于低阻态的阻变存储器的数目，例如，如果多值阻变存储器的状态为m，那么处于低阻态的阻变存储器的数目即为m，m为自然数且0≤m≤n。
本发明的阻变存储器为双极阻变存储器或单极阻变存储器。双极阻变存储器的两端分别为正极和负极；单极阻变存储器的两端相同。
本发明的另一个目的在于提供一种适用于神经电路的多值阻变存储器的控制方法。
本发明的多值阻变存储器的控制方法包括以下步骤：
1)确定多值阻变存储器的状态m；
2)选定m个需要设置到低阻态的阻变存储器，并通过在端口加上适当的电压分别将其设定到低阻态；
3)将剩下的n-m个阻变存储器通过在端口加上适当的电压分别设定到高阻态，其中，n为自然数且n≥2，m为自然数且0≤m≤n。
读取时我们在串联所形成的多值阻变存储器的两侧最外面的电极上加适当电压，测试流经多值阻变存储器的电流值来判断其所处的状态。
本发明的控制方法设定阻变存储器的状态包括直流扫描法和脉冲控制法。
若阻变存储器为双极阻变存储器，则设定阻变存储器的状态的控制方法包括：
直流扫描法：通过端口加正向扫描电压作为开启电压，阻变存储器为低阻态，开启；通过端口加负向扫描电压，阻变存储器为高阻态，关闭；或者
脉冲控制法：通过端口加正向脉冲电压作为开启电压，阻变存储器为低阻态，开启；通过端口加负向脉冲电压，阻变存储器为高阻态，关闭。
在直流扫描法中，开启过程需要通过施加限制电流限制流过阻变存储器的电流，关闭过程则不可以加限制电流，正向和负向扫描的停止电压点均需要大于一定的阈值；在脉冲控制法中，正向和负向脉冲的电压高度均需要大于一定的阈值，开启脉冲时间一般为几十或者几百纳秒到微秒量级，关闭脉冲时间一般为几十纳秒。
若阻变存储器为单极阻变存储器，控制与电压的方向无关，控制方法包括直流扫描法和脉冲控制法。采用直流扫描法时，通过端口施加一定的电压作为开启电压，即可实现阻变存储器的开启和关闭，即将阻变存储器设定为低阻态或高阻态。通常，开启阈值要大于关闭阈值。超过开启或者关闭的阈值，开启过程需要通过施加限制电流限制流过器件的电流，关闭过程则不可以加限制电流。
开启电压大于阈值，但不能超过阻变存储器的正常工作电压，以防止器件损坏。
当然，串联的阻变存储器的个数越多，实现的存储值的个数越多。对于本身就有多值存储性能的阻变存储单元来说，如果采用本结构，可以在原先的基础上存储更多数据。
本发明的优点：
本发明通过端口将两个以上的阻变存储器串联起来，实现了可变的多值存储的阻变存储器。本发明的多值阻变存储器，能够稳定控制，且可重复性好，而且可以实现等差的多值存储的阻变存储器。
附图说明
图1(a)是本发明的立体结构的多值阻变存储器的剖面图，图1(b)是本发明的平面结构的多值阻变存储器的剖面图；
图2(a)是本发明的立体结构的多值阻变存储器的一个实施例的俯视图，(b)是其剖面图；
图3(a)是本发明的平面结构的多值阻变存储器的一个实施例的俯视图，(b)是其剖面图。
具体实施方式
下面结合附图，通过实例对本发明做进一步说明。
图1(a)是本发明的立体结构的多值阻变存储器的剖面图，(b)是本发明的平面结构的多值阻变存储器的剖面图。如图1所示，本发明的一种适用于神经电路的多值阻变存储器包括n个阻变存储器R1至Rn以及n+1个端口ln1至lnn+1。
图2和图3分别为三个阻变存储器的立体结构和平面结构的示意图。以由三个阻变存储器串联而成的多值阻变存储器为例来说明本发明的控制办法：
三个阻变存储器R1、R2和R3均为二值存储器，那么它们串联后所形成的一共可以具有四种状态，也就是具有0至3的4个值。若需要多值阻变存储器的状态为1，则选择R1为低阻态，通过在端口In1和In2的两端加适当的电压使得R1变为低阻态，然后通过在端口In2和In3的两端加适当的电压使得R2变为低阻态，以及通过在端口In3和In4的两端加适当的电压使得R3变为低阻态。这样就完成了整个状态的设定。读取时我们在端口In1和In4上加适当的电压测得相应电流的大小来判断器件处于哪个状态。
最后需要注意的是，公布实施方式的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种多值阻变存储器，适用于神经阻变存储器，其特征在于，所述值阻变存储器包括：n个阻变存储器R1至Rn以及n+1个端口ln1至lnn+1，n个阻变存储器中的每一个为二值阻变存储器，n个阻变存储器通过n-1个端口ln2至lnn串联在一起并连接至设置阻变存储器，并由端口ln1和lnn+1连接至设置阻变存储器或者计算阻变存储器，所述多值阻变存储器的串联为立体结构或平面结构，其中n为自然数，且n≥2。
2.如权利要求1所述的阻变存储器，其特征在于，所述立体结构为阻变存储器与端口从下至上依次叠加的纵向多层结构。
3.如权利要求1所述的阻变存储器，其特征在于，所述平面结构为阻变存储器与端口依次首尾相连的平面单层结构。
4.如权利要求1所述的阻变存储器，其特征在于，所述阻变存储器的上电极和下电极为W、Al、Pt和TiN等的金属薄膜中的一种。
5.如权利要求1所述的阻变存储器，其特征在于，所述阻变存储器的中间层为Ta2O5、TiO2和HfO2等具有阻变特性的材料薄膜中的一种。
6.一种权利要求1所述的多值阻变存储器的控制方法，其特征在于，所述控制方法包括以下步骤：
1)确定多值阻变存储器的状态m；
2)选定m个需要设置到低阻态的阻变存储器，并通过在端口加上适当的电压分别将其设定到低阻态；
3)将剩下的n-m个阻变存储器通过在端口加上适当的电压分别设定到高阻态，其中，n为自然数且n≥2，m为自然数且0≤m≤n。
7.如权利要求6所述的控制方法，其特征在于，设定阻变存储器的状态包括直流扫描法和脉冲控制法。
8.如权利要求7所述的控制方法，其特征在于，阻变存储器采用双极阻变存储器，则设定阻变存储器的状态的控制方法包括：
直流扫描法：直流扫描法：通过端口加正向扫描电压作为开启电压，阻变存储器为低阻态，开启；通过端口加负向扫描电压，阻变存储器为高阻态，关闭；或者
脉冲控制法：通过端口加正向脉冲电压作为开启电压，阻变存储器为低阻态，开启；通过端口加负向脉冲电压，阻变存储器为高阻态，关闭。
9.如权利要求7所述的控制方法，其特征在于，阻变存储器采用单极阻变存储器，控制与电压的方向无关，采用直流扫描法时，通过端口施加一定的电压作为开启电压，即可实现阻变存储器的开启和关闭，即将阻变存储器设定为低阻态或高阻态。
10.如权利要求8或9所述的控制方法，其特征在于，开启电压大于阈值，但不能超过阻变存储器的正常工作电压。
CN201210104120.7A 2012-04-10 2012-04-10 一种适用于神经电路的多值阻变存储器及其控制办法 Active CN102683586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210104120.7A CN102683586B (zh) 2012-04-10 2012-04-10 一种适用于神经电路的多值阻变存储器及其控制办法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210104120.7A CN102683586B (zh) 2012-04-10 2012-04-10 一种适用于神经电路的多值阻变存储器及其控制办法

Publications (2)

Publication Number Publication Date
CN102683586A true CN102683586A (zh) 2012-09-19
CN102683586B CN102683586B (zh) 2014-02-19

Family

ID=46815213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210104120.7A Active CN102683586B (zh) 2012-04-10 2012-04-10 一种适用于神经电路的多值阻变存储器及其控制办法

Country Status (1)

Country Link
CN (1) CN102683586B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701309A (zh) * 2015-03-24 2015-06-10 上海新储集成电路有限公司 三维堆叠式神经元装置及制备方法
CN108122940A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置
CN108123033A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034498A1 (en) * 2001-10-16 2003-04-24 Midwest Research Institute Stacked switchable element and diode combination
CN1506972A (zh) * 2002-12-13 2004-06-23 ض� 存储器和存取器件及其方法
US20090026433A1 (en) * 2007-07-25 2009-01-29 Tony Chiang Multistate nonvolatile memory elements
US20110032749A1 (en) * 2008-11-12 2011-02-10 Seagate Technology Llc NAND Based Resistive Sense Memory Cell Architecture
CN102306706A (zh) * 2011-09-20 2012-01-04 北京大学 多阻态阻变存储器及利用其实现多阻态的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034498A1 (en) * 2001-10-16 2003-04-24 Midwest Research Institute Stacked switchable element and diode combination
CN1506972A (zh) * 2002-12-13 2004-06-23 ض� 存储器和存取器件及其方法
US20090026433A1 (en) * 2007-07-25 2009-01-29 Tony Chiang Multistate nonvolatile memory elements
US20110032749A1 (en) * 2008-11-12 2011-02-10 Seagate Technology Llc NAND Based Resistive Sense Memory Cell Architecture
CN102306706A (zh) * 2011-09-20 2012-01-04 北京大学 多阻态阻变存储器及利用其实现多阻态的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701309A (zh) * 2015-03-24 2015-06-10 上海新储集成电路有限公司 三维堆叠式神经元装置及制备方法
CN104701309B (zh) * 2015-03-24 2017-10-13 上海新储集成电路有限公司 三维堆叠式神经元装置及制备方法
CN108122940A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置
CN108123033A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置
CN108122940B (zh) * 2016-11-29 2020-11-27 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置

Also Published As

Publication number Publication date
CN102683586B (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
Zahoor et al. Resistive random access memory (RRAM): an overview of materials, switching mechanism, performance, multilevel cell (MLC) storage, modeling, and applications
CN109564767A (zh) 包含多电平存储器单元的设备及其操作方法
Woo et al. Optimized programming scheme enabling linear potentiation in filamentary HfO 2 RRAM synapse for neuromorphic systems
Jiang et al. A compact model for metal–oxide resistive random access memory with experiment verification
Linn et al. Beyond von Neumann—logic operations in passive crossbar arrays alongside memory operations
CN105431906B (zh) 存储器单元、数据存储装置以及形成存储器单元的方法
US8101937B2 (en) Multistate nonvolatile memory elements
Traversa et al. Dynamic computing random access memory
Linn et al. Compact modeling of CRS devices based on ECM cells for memory, logic and neuromorphic applications
CN105356876B (zh) 基于忆阻器的逻辑门电路
CN105825885B (zh) 基于忆阻器的多值存储单元、读写电路及其操作方法
Wang et al. Efficient memristor model implementation for simulation and application
CN103715197A (zh) 具有单位单元作为单一器件的存储器件及其制造方法
WO2017131651A1 (en) Memristive array with parallel reset control devices
CN102683586B (zh) 一种适用于神经电路的多值阻变存储器及其控制办法
CN107077887A (zh) 生成分组忆阻器的代表性逻辑指示符
CN110362291A (zh) 一种利用忆阻器进行非易失性复杂运算的方法
KR101928414B1 (ko) 가변 저항 메모리 장치
Panagopoulos et al. Exploring variability and reliability of multi-level STT-MRAM cells
CN109660250B (zh) 一种基于阻变存储器的多态门
Wong et al. Multilevel memristive non-volatile look-up table using two transmission gates one memristor memory cells
CN104752607B (zh) 阻变存储器及其制备方法
Moon et al. Parallel synaptic design of ferroelectric tunnel junctions for neuromorphic computing
CN107545916A (zh) 存储器装置
CN108243003A (zh) 在集成电路上生成数据集的方法、集成电路及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant