CN102674233B - 封装系统及其制造方法 - Google Patents

Abstract

一种封装系统，包括：第一衬底结构，包括设置在第一衬底上方的至少一个第一导电结构；以及第二衬底结构，包括第二衬底，第二衬底结构与第一衬底结构相接合，其中，至少一个第一导电结构通过至少一个含锗层与第二衬底电连接。本发明还提供了一种封装系统及其制造方法。

Description

封装系统及其制造方法

技术领域

本发明基本上涉及半导体封装系统领域，更具体地来说，涉及封装系统及其制造方法。

背景技术

微电子机械系统(MEMS)器件是集成电路技术领域中的最新发展，并且包括使用半导体技术制造的器件，从而形成机械和电子部件。MEMS器件的实例包括：传动装置、杠杆、阀、以及铰链。MEMS器件的常见应用包括：加速计、压力传感器、致动器、平面镜、加热器、以及打印机喷头。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种封装系统，包括：第一衬底结构，包括设置在第一衬底上方的至少一个第一导电结构；以及第二衬底结构，包括第二衬底，所述第二衬底结构与所述第一衬底结构相接合，其中，所述至少一个第一导电结构通过至少一个含锗层与所述第二衬底电连接。

在该封装系统中，所述第二衬底结构包括：开口，穿过所述第二衬底结构；以及所述至少一个含锗层的至少一部分，位于所述开口的至少一个侧壁上。

在该封装系统中，所述至少一个含锗层从所述至少一个第一导电结构连续延伸至所述开口的至少一个侧壁。

在该封装系统中，进一步包括：至少一个第二导电结构，被设置在所述开口中，并且通过所述至少一个含锗层与所述至少一个第一导电结构电连接。

在该封装系统中，所述至少一个含锗层被设置在所述至少一个第二导电结构的一部分周围，所述至少一个第二导电结构的一部分与所述第二衬底结构的第一表面邻近，所述第一表面与所述第二衬底结构的第二表面相对，所述第二衬底结构与所述第一衬底结构相接合，并且所述至少一个含锗层与所述至少一个第一导电结构分隔开。

在该封装系统中，所述至少一个含锗层进一步延伸至所述第二衬底结构的第一表面上方，并且所述第一表面与所述第二衬底结构的第二表面相对，所述第二衬底结构与所述第一衬底结构相接合。

在该封装系统中，进一步包括：至少一个金属材料层，被设置在所述至少一个含锗层的上方，并且所述金属材料层与所述至少一个含锗层电连接，所述含锗层延伸至所述第二衬底结构的所述第一表面上方。

在该封装系统中，进一步包括：至少一个第二导电结构，穿过所述第二衬底结构，并且与所述至少一个第一导电结构电连接，其中，所述至少一个含锗层被设置在所述第二衬底的上方，并且与所述第二衬底电连接。

在该封装系统中，所述至少一个含锗层通过所述至少一个第二导电结构与所述至少一个第一导电结构电连接。

在该封装系统中，进一步包括：至少一个金属材料层，被设置在所述至少一个含锗层的上方，并且与所述至少一个含锗层电连接。

在该封装系统中，所述至少一个含锗层被直接设置在所述至少一个第二导电结构上。

在该封装系统中，进一步包括：至少一个第二导电结构，穿过所述第二衬底结构，并且与所述至少一个第一导电结构电连接，其中，所述第二衬底结构具有至少一个掺杂区域，并且所述第二衬底结构通过所述至少一个掺杂区域与所述第一衬底结构电连接。

在该封装系统中，所述至少一个掺杂区域被设置在所述第一衬底结构和所述第二衬底结构之间。

在该封装系统中，所述至少一个掺杂区域被设置在所述第二衬底结构的第一表面上方，并且所述第一表面与所述第二衬底结构的第二表面相对，所述第二衬底结构与所述第一衬底结构相接合。

在该封装系统中，所述第二衬底结构包括被设置在所述掺杂区域上方的至少一个含硅层，并且所述至少一个含硅层与所述第一衬底结构相接合。

根据本发明的另一方面，提供了一种封装系统，包括：第一衬底结构，包括被设置在第一衬底上方的至少一个第一导电结构；第二衬底结构，包括第二衬底，所述第二衬底结构与所述第一衬底结构相接合，所述第二衬底结构具有至少一个掺杂区域；以及至少一个第二导电结构，穿过所述第二衬底结构，所述至少一个第一导电结构通过所述至少一个第二导电结构和所述至少一个掺杂区域与所述第二衬底电连接。

在该封装系统中，所述至少一个掺杂区域被设置在所述第二衬底结构的表面中，所述第二衬底结构与所述第一衬底结构相接合。

在该封装系统中，所述至少一个掺杂区域被设置在所述第二衬底结构的第一表面中，并且所述第一表面与所述第二衬底结构的第二表面相对，所述第二衬底结构与所述第一衬底结构相接合。

在该封装系统中，所述第二衬底结构包括被设置为与所述掺杂区域邻近的至少一个含硅层，并且所述至少一个含硅层与所述第一衬底结构相接合。

根据本发明的又一方面，提供了一种封装系统，包括：第一衬底结构，包括被设置在第一衬底上方的至少一个第一导电结构；第二衬底结构，包括第二衬底，所述第二衬底结构与所述第一衬底结构相接合；至少一个第二导电结构，穿过所述第二衬底结构，并且与所述至少一个第一导电结构电连接；以及至少一个含锗层，设置在所述第二衬底结构上方，并且与所述第二衬底结构电连接，其中，所述至少一个含锗层的表面基本上与所述至少一个第二导电结构的表面齐平。

附图说明

根据以下结合附图的详细描述可以最好地理解本发明。需要强调的是，根据工业中的标准实践，各种不同部件没有按比例绘制，并且只是用于图示的目的。实际上，为了使论述清晰，可以任意增加或减小各种部件的数量和尺寸。

图1-图11为当前应用的各种示例性封装系统的示意性横截面图。

图12是示出了形成包括至少一个含锗层的封装系统的示例性方法的流程图。

图13A-图13E为在各种制造阶段期间的封装系统的示意性横截面图。

图14是示出了形成封装系统的示例性方法的制造阶段的横截面图。

图15A-图15C为在各个制造阶段期间的封装系统的示意性横截面图。

图16是示出了形成封装系统的示例性方法的制造阶段的横截面图。

图17A-图17G是在各个制造阶段期间的封装系统的示意性横截面图。

图18是示出了形成封装系统的示例性方法的制造阶段的横截面图。

图19是示出了形成包括至少一个掺杂区域的封装系统的示例性方法的流程图。

图20A-图20D是在各个制造阶段期间的封装系统的示意性横截面图。

图21是示出了形成封装系统的示例性方法的制造阶段的横截面图。

图22是示出了形成封装系统的示例性方法的制造阶段的横截面图。

具体实施方式

通常，MEMS封装系统具有：互补金属氧化物半导体(CMOS)衬底，该衬底通过多个铝铜(AlCu)通孔插头与MEMS衬底电连接。电流可以通过通孔插头从CMOS衬底的焊盘流向MEMS衬底。可以发现，MEMS衬底由硅制成。在硅衬底和AlCu通孔插头之间的肖特基势垒(Schottky barrier)较高，从而使得硅衬底和AlCu通孔插头的接口不是欧姆接触。硅衬底和AlCu通孔插头的非欧姆接触接口在MEMS封装系统运行期间产生高电阻。

应该理解，以下公开内容提供了许多用于实施所公开的不同特征的不同实施例或实例。以下描述组件和配置的具体实例以简化本发明。当然，这仅仅是实例，并不是用于限制本发明。另外，本公开的内容可以在不同实例中重复参考标号和/或字母。这种重复是为了简化和清晰的目的，并且没有在本质上表示各个实施例和/或所讨论配置之间的关系。此外，在以下的本发明中的将一个部件形成在另一部件上、与另一部件连接和/或耦合可以包括部件被形成为直接接触的实施例，还可以包括其它部件形成为置于部件之间(诸如，部件不直接接触)的实施例。另外，空间相对位置的术语，例如“下方”、“上方”、“水平”、“垂直”、“在...之上”、“在...之下”、“向上”、“向下”、“顶部”、“底部”等及其派生词(例如，“水平地”、“向下地”、“向上地”等)用于使本发明内容中的一个部件与另一个部件的关系变得简明。空间相对位置的术语覆盖了包括部件的器件的不同定向。

当前应用涉及封装系统。在一些实施例中，封装系统可以包括：具有至少一个第一导电结构的第一衬底结构。可以将至少一个第一导电结构设置在第一衬底的上方。第二衬底结构包括第二衬底。可以将第二衬底结构与第一衬底结构相接合。至少一个第一导电结构可以通过至少一个含锗层与第二衬底电连接。

图1是示例性封装系统的示意性横截面图。在图1中，封装系统100可以包括：衬底结构101，该衬底结构可以与衬底结构103相接合。衬底结构103可以具有彼此相对的表面103a和103b。衬底结构103的表面103a可以与衬底结构101的表面101a相接合。

在一些实施例中，可以装配衬底结构101和103，从而形成密封或者非密封封装系统。在一些实施例中，衬底结构101和103可以分别包括：衬底102和104。衬底102和104均可以包括：掺杂有P型或者N型掺杂物的硅衬底。在其他实施例中，可选地，衬底102和104均可以由以下材料制成：一些其他适当元素半导体，比如，金刚石或者锗；适当化合物半导体，比如，碳化硅、锗化硅、砷化铟、或者磷化铟；或者适当合金半导体，比如，硅锗碳化物、磷砷化镓、或者磷化铟镓。此外，衬底102和104均可以包括：外延生长层(外延层，epilayer)，可以为了提高性能而进行应变，并且可以包括绝缘体上硅(SOI)结构。

在一些实施例中，衬底结构101和103均可以包括：至少一个互补金属氧化物半导体(CMOS)集成电路、至少一个微电子机械系统(MEMS)电路、至少一个插入结构、其他集成电路、和/或其任何组合。在一些实施例中，插入结构可以表示衬底，该衬底可能仅包括用于电连接的导线布线并且不包括任何有源器件。

例如，如图1所示的衬底结构101可以包括：形成在该衬底结构101(未示出)上的集成电路。在一些实施例中，例如，可以通过互补金属氧化物半导体(CMOS)技术来形成集成电路。例如，该集成电路可以包括，但不限于：逻辑电路、模拟电路、混合信号电路、和/或任何适当的集成电路。

在一些实施例中，集成电路可以包括：导电结构110，被设置在衬底102上方。可以将导电结构110嵌入互连金属化结构(未标出)中，在衬底102的上方形成该互连金属化结构。可以将互连金属化结构配置为在形成在基板102之上和/或上方的有源器件和/或无源器件之间形成电互连。

在一些实施例中，互连金属化结构可以包括多个金属化层。金属化层均可以包括：至少一个电介质层。电介质层可以包括至少一种材料，比如氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、低介电常数(低k)电介质材料、超低k电介质材料、其他介电材料、或其任何组合。

在一些实施例中，导电结构110可以包括：至少一条导线、至少一个接触插头、至少一个通孔插头、至少一种镶嵌结构、至少一种双镶嵌结构、至少一个焊盘、其他导电结构、和/或其任何组合。导电结构110可以由以下至少一种材料制成，比如，铝(Al)、铜(Cu)、钨(W)、钴(Co)、铂(Pt)、硅(Si)、锗(Ge)、钛(Ti)、钽(Ta)、金(Au)、镍(Ni)、锡(Sn)、其他适当接合材料、和/或其任何组合。

再次参照图1，在一些实施例中，衬底结构103可以包括：穿过衬底结构103的至少一个开口，例如，开口115a和115b。在一些实施例中，开口115a-115b可以延伸到衬底结构101中。在一些实施例中，可以将至少一个含锗层中的至少一部分设置在开口的至少一个侧壁上。

例如，封装系统100可以包括：至少一个含锗层，例如，含锗层120a和120b，如图1所示，可以将这两个含锗层分别设置在开口115a-115b中。在一些实施例中，至少一个含锗层可以由基本纯的锗或者锗化硅(Si_xGe_1-x)制成。在其他实施例中，至少一含锗层可以非掺杂或者掺杂有N型和/或P型掺杂物。还在其他实施例中，邻近含锗层120a和120b的衬底104的表面可以掺杂有N型和/或P型掺杂物。

在一些实施例中，可以将含锗层120a设置在开口115a的至少一侧壁上。在其他实施例中，含锗层120a可以从侧壁延伸至导电结构110。在另外的其他实施例中，如图1所示，含锗层120a可以从侧壁延伸至导电结构110，并且延伸至开口115a的其他侧壁。在另外的其他实施例中，含锗层120a可以具有可以基本上与衬底结构103的表面103b齐平的表面(未标出)。

如上所述，导电结构110可以通过至少一个含锗层与衬底104电连接。例如，导体层110可以由AlCu和/或Ti制成。由于含锗层120a和120b的能量带隙小于硅的能量带隙，所以在含锗层120a-120b和AlCu/Ti导电结构110之间的肖特基势垒高度低于在硅和AlCu之间的肖特基势垒高度。可以减小在含锗层120a-120b和导电结构110之间的电阻。电流可以通过含锗层120a-120b从导电结构110流向衬底104。因此，导体层110可以通过含锗层120a和120b与衬底结构103相连接。

在一些实施例中，可以将至少一个导电结构设置在开口中，并且通过至少一个含锗层与第一衬底结构的导电结构电连接。例如，可以将例如导电结构230a-230b(如图2所示)的至少一导电结构设置在开口中，该开口与以上结合图1所述的开口115a-115b类似。通过增加100的相同的参考标号来表示图2的器件，这些器件与图1的器件相同或者相似。

可以注意，导电结构230a和230b分别与含锗层220a和220b电连接。在一些实施例中，导电结构230a和230b可以由AlCu和/或Ti制成。含锗层220a和220b和导电结构230a和230b的接口可以分别具有较低肖特基势垒高度。可以减小在含锗层220a和220b和导电结构230a和230b之间的电阻。

在一些实施例中，导体层230a和230b均可以包括：至少一条导线、至少一个接触插头、至少一个通孔插头、至少一种镶嵌结构、至少一种双镶嵌结构、至少一个焊盘、其他导电结构、和/或其任何组合。在其他实施例中，导电结构230a和230b可以由以下材料中的至少一种制成，例如，铝(Al)、铜(Cu)、钨(W)、钴(Co)、铂(Pt)、硅(Si)、锗(Ge)、钛(Ti)、钽(Ta)、金(Au)、镍(Ni)、锡(Sn)、其他适当接合材料、和/或其任何组合。在其他实施例中，导电结构230a和230b的顶表面(未标出)可以基本上与衬底结构203的表面203b齐平。在另外的其他实施例中，导电结构230a和230b的顶表面(未标出)均可以高于或低于衬底结构203的表面203b。

在一些实施例中，至少一含锗层可以在第二衬底结构的表面的上方延伸。例如，如图3所示，含锗层320a和320b可以延伸到衬底结构303的表面303b的上方。通过增加100所得到的相同参考标号来表示图3的多个器件，这些器件与图2中的器件相同或相似。衬底结构303的表面303b与表面303a相对，该表面303a与衬底结构301相接合。在一些实施例中，含锗层320a和320b均可以彼此相对和/或相背地水平延伸。

在一些实施例中，含锗层320a和320b可以未掺杂或者掺杂的N型和/或P型掺杂剂。在其他实施例中，与含锗层320a和320b邻接的衬底304的表面可以掺杂有N型和/或P型掺杂剂。

在一些实施例中，封装系统300可以包括至少一个金属材料层，例如，金属材料层340a和340b，将该金属材料层340a和340b分别设置在含锗层320a和320b的上方。金属材料层340a和340b可以分别与含锗层320a和320b，以及导电结构330a和330b电连接。金属材料层340a-340b可以提供在导电结构310和其他导电结构(未示出)之间的电连接，可以将该另一导电结构设置在表面303b之上和/或上方。

在一些实施例中，金属材料层340a和340b可以由以下至少一种材料制成，例如，铝(Al)、铜(Cu)、钨(W)、钴(Co)、铂(Pt)、硅(Si)、锗(Ge)、钛(Ti)、钽(Ta)、金(Au)、镍(Ni)、锡(Sn)、其他适当接合材料、和/或其任何组合。在其他实施例中，金属材料层340a和340b的侧壁(未标出)基本上可以与含锗层320a和320b的侧壁(未标出)对齐。在另外的其他实施例中，金属材料层340a和340b的侧壁(未标出)与含锗层320a和320b的侧壁(未标出)没有对齐。

在一些实施例中，可以将至少一个含锗层设置在至少一个第二导电结构中的一部分周围，该部分与第二衬底结构的第一表面邻近。第一表面与第二衬底结构的第二表面相对，该第二衬底结构与第一衬底结构接合。至少一个含锗层与至少一个第一导电结构分隔开。

例如，如图4所示，可以将含锗层420a和420b分别设置在导电结构430a和430b中的一部分周围。通过增加了200的相同参考标号来表示图4的多个器件，这些器件与图2中的器件相同或者相似。在一些实施例中，导体衬底430a和430b中的多部分与衬底结构403的表面403b邻近。表面403b与衬底结构403的表面403a相对，该表面403a与衬底结构401相接合。

在一些实施例中，含锗层420a可以与导电结构410分隔开。在其他实施例中，含锗层420a可以延伸到衬底结构401中，并且与导电结构410分隔开。

在一些实施例中，含锗层420a和420b所具有表面(未标出)可以基本上与衬底结构403的表面403b齐平。在其他实施例中，含锗层420a和420b的表面可以低于或者高于表面403b。

在一些实施例中，导电结构430a可以由AlCu和/或Ti制成，并且衬底404为硅衬底。在含锗层420a和AlCu/Ti导电结构430a之间的肖特基势垒高度可以低于在硅衬底404和AlCu/Ti导电结构430a之间的肖特基势垒高度。在含锗层420a和AlCu/Ti导电结构430a之间的接口电阻可以低于在硅衬底404和AlCu/Ti导电结构430a之间的接口电阻。流过含锗层420a和AlCu/Ti导电结构430a之间接口的电流大于流过硅衬底404和AlCu/Ti导电结构430a之间接口的电流。

在一些实施例中，至少一个含锗层可以在第二衬底结构的表面的上方进一步延伸，该含锗层与至少一个第一导电结构隔离。例如，如图5所示，含锗层520a和520b可以在衬底结构503的表面503b的上方延伸。通过增加100了的相同参考标号来指定图5的多个器件，这些器件为图4中的器件相同或相似。在其他实施例中，含锗层520a和520b可以彼此接近和/或彼此远离地延伸。在另外的其他实施例中，含锗层520a和520b可以延伸到衬底结构501中，并且与导电结构510分隔开。

在一些实施例中，金属材料与以上结合图3所述的金属材料层340a和340b相同或相似，可以将该金属材料层应用于以上分别结合图4和图5所述的封装系统400和500。可以将金属材料层设置在含锗层420a-420b以及520a-520b的上方。该金属材料可以提供在导电结构和另一导电结构(未示出)之间的电连接，可以将该另一导电结构设置在表面之上和/或上方。

在一些实施例中，可以将至少一个第二导电结构设置为穿过第二衬底结构，并且与至少一个第一导电结构电连接。将至少一含锗层设置在第二衬底的上方并且与第二衬底电连接。例如，如图6所示，可以通过衬底结构603设置导电结构630a和630b，并且与导电结构610电连接。通过增加了300的相同参考标号来表示图6的多个器件，这些器件与图3中的器件相同或相似。可以将含锗层620a和620b设置在衬底604的上方并且与该衬底电连接。含锗层620a和620b可以分别通过导电结构630a和630b与导电结构610电连接。

在一些实施例中，可以将含锗层620a和620b分别设置在导电结构630a和630b的部分周围。含锗层620a和620b的部分可以与衬底结构603的表面603b邻近。

在一些实施例中，导电结构630a可以由AlCu和/或Ti制成，并且衬底604为硅衬底。在含锗层620a和AlCu/Ti导电结构630a之间的肖特基势垒高度可以低于在硅衬底604和AlCu/Ti导电结构630a之间的肖特基势垒高度。在含锗层620a和AlCu/Ti导电结构630a之间的接口电阻可以低于在硅衬底604和AlCu/Ti导电结构630a之间的接口电阻。期望数量的电流可以从导电结构610通过含锗层620a和导电结构630a流到衬底604。

在一些实施例中，封装衬底600可以包括至少一种金属材料，例如，金属材料640a和640b，将该金属材料640a和640b分别设置在含锗层620a和620b的上方。金属材料层640a和640b可以分别与含锗层620a和620b，以及导电结构630a和630b电连接。金属材料640a-640b可以提供导电结构610和另一导电结构(未示出)之间的电连接，可以将另一导电结构设置在表面630b之上和/或上方。

在一些实施例中，可以将至少一个含锗层直接设置在至少一个导电结构上。例如，如图7所示，可以将含锗层720a和720b直接设置在导电结构730a和730b上。通过增加了100的相同参考标号来表示图7的多个器件，这些器件与图6中的器件相同或相似。含锗层720a和720b可以分别通过导电结构730a和730b与导电结构710电连接。

在一些实施例中，封装系统700可以包括至少一种金属材料，例如，金属材料740a和740b，将该金属材料层分别设置在含锗层720a和720b的上方。金属材料740a和740b可以分别与含锗层720a和720b，和导电结构730a和730b电连接。金属材料层740a和740b可以提供在导电结构710和另一导电结构(未示出)之间的电连接，可以将该另一导电结构设置在表面703b之上和/或上方。

在一些实施例中，封装系统可以包括：第一衬底结构，具有至少一个第一导电结构，将该第一导电结构设置在第一衬底的上方。第二衬底结构可以包括第二衬底。第二衬底结构可以与第一衬底结构相接合。第二衬底结构可以具有至少一个掺杂区域。可以将至少一个第二导电结构设置为穿过第二衬底结构。第二衬底可以通过至少一个掺杂区域与至少一个第一导电结构电连接。

例如，如图8所示，封装系统800可以包括衬底结构801，该衬底结构包括至少一个导电结构，例如，导电结构810。通过增加了600的相同参考标号来表示图8的多个器件，这些器件为图2中的器件相同或相似。可以将衬底结构803与衬底结构801相接合。衬底结构803可以具有至少一个掺杂区域，例如，掺杂区域850a和850b。可以通过衬底结构803设置至少一个导电结构，例如，导电结构830a和830b。衬底804可以可通过掺杂区域850a和导电结构830a与导电结构810相连接。

在一些实施例中，可以将掺杂区域850a和850b设置在衬底结构803的表面803a中，该衬底结构与衬底结构801相接合。在其他实施例中，可以将掺杂区域850a和850b分别设置在导电结构830a和830b的部分周围。该导电结构830a和830b的部分可以与衬底结构803的表面803a邻近。

如上所述，掺杂区域850a和850b可以掺杂有N型和/P型掺杂物。位于掺杂区域850a和850b中的掺杂物可以降低在导电结构830a和830b和衬底804之间的肖特基势垒高度。在掺杂区域850a和850b和导电结构830a和830b之间的肖特基势垒高度分别低于在衬底804和导电结构830a和830b之间的肖特基势垒高度。在掺杂区域850a-850b和导电结构830a和830b之间的接口电阻分别低于在衬底804和导电结构830a和830b之间的界面电阻。期望数量的电流可以通过导电结构830a和830b以及掺杂区域850a和850b流到衬底804。

在一些实施例中，可以将至少一个掺杂区域设置在第二衬底结构的第一表面上，并且第二衬底结构的第一表面与第二表面相对，该第二衬底结构与第一衬底结构相接合。例如，如图9所述，可以将掺杂区域950a和950b设置在衬底结构903的表面903b中。通过增加了100的相同参考标号来表示图9的器件，该多个器件与图8中的器件相同或相似。

在一些实施例中，可以将掺杂区域950a和950b分别设置在导电结构930a和930b的部分的周围。导电结构930a和930b的部分可以与衬底结构903的表面903b邻近。

在一些实施例中，第二衬底结构包括：设置为与掺杂区域邻近的至少一个含硅层。至少一个含硅层与第一衬底结构相接合。例如，如图10所示，衬底结构1003可以包括至少一个含硅层，例如，含硅层1060，将该含硅层设置为与掺杂区域1050a和1050b邻近。含硅层1060可以与衬底结构1001相接合。通过增加了200的相同参考标号来表示图10的多个器件，这些器件与图8中的器件相同或相似。

在一些实施例中，含硅层1060可以由以下材料中的至少一种制成，例如，多晶硅、外延生长硅、非晶硅、SiGe、其他半导体材料、和/或其组合。在一些实施例中，可以将掺杂区域1050a和1050b分别设置在导电结构1030a和1030b的多部分周围。导电结构1030a和1030b的部分可以与在衬底1004和含硅层1060之间的表面邻近。

应该注意，以上分别结合图8、图9、以及图10所述的掺杂区域850a-850b、950a-950b、以及1050a-1050b仅为示例性的。在一些实施例中，封装系统可以包括掺杂区域850a-850b、950a-950b、以及1050a-1050b中的至少两个不同层，从而在导电结构和衬底结构之间提供电连接。

还应该注意，在一些实施例中，可以将以上分别结合图8、图9、以及图10所述的掺杂区域850a-850b、950a-950b、以及1050a-1050b中的至少一个应用于以上结合图1-图7所述的封装系统100-700。例如，封装系统1100可以包括至少一个掺杂区域，例如，位于衬底结构1103的表面1103a中的掺杂区域1140a和1140b。通过增加了800的相同参考标号来表示图11的多个器件，这些器件与图3中的器件相同或相似。掺杂区域1140a和1140b可以分别与以上结合图8所述的掺杂区域850a和850b相同或相似。

以下为关于形成示例性封装系统的方法的描述。图12示出了形成封装系统的示例性方法的流程图。图13A-图13E为在各个制造阶段期间封装系统的示例性横截面图。通过增加了1200的相同参考标号来表示图13A-图13E的多个器件，这些器件与图1中的器件相同或相似。可以理解，为了更好地理解本发明的概念，简化了图13A-图13E。因此，应该注意，在图12的方法以前、期间、以及以后，提供了额外工艺，并且本文仅简单描述了一些其他工艺。

参照图12，形成封装系统的方法1200可以包括接合第一衬底结构和第二衬底结构(模块1210)。第一衬底结构可以具有第一衬底，将第一导电结构设置在该第一衬底的上方。第二衬底结构可以具有第二衬底。方法1200还可以包括：形成至少一种含锗材料，通过该含锗材料将第一衬底结构与第二衬底结构电连接(模块1220)。

例如，如图13A所示，模块1210可以包括接合衬底结构1301和另一衬底结构1303。衬底结构1301可以包括衬底1302，可以将导电结构1310设置在该衬底的上方。衬底结构1303可以包括衬底1304。例如，可以通过熔融接合方法来接合衬底结构1301和1303。

参考图12和图13B，模块1220可以包括：形成至少一个含锗材料层，通过该含锗材料层将第一导电结构与第二衬底电连接。在一些实施例中，模块1220可以包括：蚀刻工艺，去除第一衬底结构1301和第二衬底结构1303中的多部分，形成通过衬底结构1303的至少一个开口，例如，开口1315a和1315b。在其他实施例中，如图13B所示，蚀刻工艺还可以去除衬底结构1301中的多部分。

在一些实施例中，模块1220可以包括：如图13C所示，在结构的上方形成基本上共型的至少一种含锗材料，例如，含锗材料层1320。在一些实施例中，可以通过低压化学汽相沉积(LPCVD)工艺形成含锗材料层1320。

在一些实施例中，模块1220可以包括：去除工艺，去除含锗材料层1320中的至少一部分。例如，如图13D所示，去除工艺可以去除含锗材料层1320中的一部分，该部分位于衬底结构1303的表面1303b的上方。

在一些实施例中，方法1200可以包括：如图13E所示，去除工艺，例如，去除衬底结构1303中的至少一部分，从而暴露导电结构1310。所暴露的导电结构1310可以用于电连接，例如，导线连接。在一些实施例中，方法1200可以进一步包括：如图13E所示，在衬底结构1303中形成至少一个MEMS器件，例如，MEMS器件1307。在其他实施例中，在去除衬底结构1303中的一部分以前或以后，可以形成MEMS器件1307。

在一些实施例中，在去除含锗材料层1320的一部分以后(如图13D所示)，如图14所示，可以在开口1315a和1315b中形成至少一个导电结构，例如，导电结构1330a和1330b。可以通过物理汽相沉积(PVD)、CVD、电镀、和/或其组合来形成导电结构1330a和1330b。在形成导电结构1330a和1330b以后，如图13E所示，形成封装系统的方法可以继续去除衬底结构1303中的一部分和/或形成MEMS器件1307。该结构可以与图2中所示的结构相类似。

在其他实施例中，在形成含锗材料层1320(如图13C所示)以后，可以在开口1315a和1315b中和在含锗层1320的上方形成导体材料层(未示出)。导体材料层和含锗材料层1320经受去除工艺，例如，化学机械抛光(CMP)工艺。CMP工艺可以去除导体材料层和含锗材料层1320中的多部分，从而形成图14中所示的结构。在形成导电结构1330a和1330b以后，如图13E所示，形成封装系统的方法可以继续去除衬底结构1303中的一部分和/或形成MEMS器件1307。该结构可以与如图2所示的结构相类似。

在一些实施例中，在形成含锗材料层1320(如图13C所示)以后，如图15A所示，可以分别在开口1315a和1315b中形成导电结构1330a和1330b。在形成导电结构1330a和1330b以后，如图15B所示，可以在含锗材料层1320的上方形成金属材料层1340。然后，光刻工艺和蚀刻工艺可以去除金属材料层1340中的一部分和含锗材料层1320中的一部分，从而使得如图15C所示，可以在衬底结构1303的表面1303b的上方形成金属材料层1340a-1340b和含锗层1320a-1320b。此后，如图13E所示，该方法可以继续去除衬底结构1303中的一部分和/或形成MEMS器件1307。所实现的该结构可能与图3中所示的结构类似。

在一些实施例中，在形成开口1315a和1315b(如图13B所示)以后，如图16所示，可以在表面1303b上和在开口1315a和1315b的部分侧壁上形成含锗材料层1320。例如，可以通过溅射工艺来形成含锗材料层1320。由于溅射的非保形性质，可以仅在开口1315a和1315b的顶部侧壁上形成含锗材料层1320。在形成非共型的含锗材料层1320以后，方法可以继续实施以上结合图13D-图13E所述的工艺。该所获得的结构可以与图4中所示的结构类似。

在其他实施例中，在形成以上结合图16所述的非保形含锗材料层1320以后，可以在开口1315a和1315b中和在含锗材料层1320的上方形成导体材料(未示出)。导体材料层和含锗材料层1320经受去除工艺，例如，化学机械抛光(CMP)工艺。CMP工艺可以去除位于表面1303b的上方的导体材料和含锗材料层1320中的多部分。在形成导电结构1330a和1330b以后，如图13E所示，形成封装系统的方法可以继续去除衬底结构1303中的一部分和/或形成MEMS器件1307。该结构可以与图5中所示的结构类似。

图17A-图17G为在多个制造阶段期间封装系统的示意性横截面图。通过增加了400的相同参考标号来表示图17A-图17G的多个器件，这些器件与图13A-图13E中的器件的相同或相似。可以理解，为了更好地理解本发明的概念，已经简化了图17A-图17G。因此，应该注意，在图17A-图17G以前、期间、以及以后，可以提供额外工艺并且本文仅简单描述了一些其他工艺。

在一些实施例中，方法1200的模块1210可以包括：如图17A所示，接合衬底结构1701和另一衬底结构1703。例如，可以通过熔融接合方法来接合衬底结构1701和1703。

参考图12和图17B，模块1220可以包括形成至少一个含锗材料层，通过该含锗材料层将第一导电结构与第二衬底电连接。在一些实施例中，模块1220可以包括：在衬底结构1703的表面1703b的上方形成至少一个含锗材料层，例如，含锗材料层1720。

参考图12和图17C，模块1220可以包括：蚀刻工艺，通过衬底结构1703和含锗材料层1720形成至少一个开口，例如，开口1715a和1715b。在其他实施例中，如图17C所示，蚀刻工艺可以去除衬底结构1701中的多部分。

参考图12和图17D，模块1220可以包括：分别在开口1715a和1715b中形成导电结构1730a和1730b。在形成导电结构1730a和1730b以后，如图17E所示，可以在含锗材料层1720的上方形成金属材料层1740。

参考图12和图17F，模块1220可以包括：光刻工艺和蚀刻工艺，用于去除金属材料层1740中的一部分和含锗材料层1720中的一部分，从而使得可以在衬底结构1703的表面1703b的上方形成金属材料层1740a-1740b和含锗材料层1720a-1720b。

参考图17G，图12中所示的方法1200可以去除衬底结构1703中的一部分和/或形成MEMS器件。所获得的结构可能与图6中所示的结构类似。

在一些实施例中，如图18所示，分别在开口1715a和1715b中形成导电结构1730a和1730b以后，可以形成含锗材料层1720。此后，方法可以继续实施以上结合图17E-17G所述的工艺。所获得的结构可以与图7中所示的结构类似。

以下关于形成示例性封装系统的方法进行描述。图19中示出了形成封装系统的示例性方法的流程图。图20A-图20D为在多种制造阶段期间封装系统的示意性横截面图。通过增加了1200的相同参考标号来表示图20A-图20D的多个器件，这些器件与图8中的器件相同或相似。可以理解，为了更好地理解本发明的概念，已经简化了图20A-图20D。因此，应该注意，可以在图19中的方法以前、期间、以及以后，提供了额外工艺，并且本文仅简单描述了一些其他工艺。

参照图19，形成封装系统的方法1900可以包括接合第一衬底结构和第二衬底结构，其中，第一衬底结构具有设置在第一衬底的至少一个第一导电结构，第二衬底结构具有至少一个掺杂区域和第二衬底(模块1910)。方法1900还可以包括：形成通过第二衬底结构的至少一个第二导电结构，其中，通过至少一个掺杂区域将至少一个第一导电结构与第二衬底电连接(模块1920)。

例如，如图20A所示，模块1910可以包括：接合衬底结构2001和2003。衬底结构2001可以包括导电结构2010并且衬底结构2003可以包括位于表面2003a上的掺杂区域2050a和2050b。在一些实施例中，例如，可以通过熔融接合方法来接合衬底结构2001和2003。例如，可以通过离子注入工艺、热扩散工艺、原位掺杂工艺、其他掺杂工艺、和/或其任何组合来形成掺杂区域2050a和2050b。在接合工艺之前，可以在衬底结构2003中形成掺杂区域2050a和2050b。

参照图19和图20B，模块1920可以包括：形成通过第二衬底结构的至少一个第二导电结构，其中，通过至少一个掺杂区域将至少一个第一导电结构与第二衬底结构连接。在一些实施例中，模块1920可以包括蚀刻工艺，形成通过衬底结构2003的至少一个开口，例如，开口2015a和2015b。在其他实施例中，如图20B所示，蚀刻工艺还可以去除衬底结构2001中的多部分。

参照图19和图20C，模块1920可以包括：分别在开口2015a和2015b中形成导电结构2030a和2030b。参照图19和图20D，在图19中所示的方法1900可以去除衬底结构2003中的一部分和/或形成MEMS器件2007。所获得的结构可以与图8中所示的结构相似。

在一些实施例中，如图21所示，可以在表面2003b中形成掺杂区域2050a和2050b。表面2003a可以与衬底结构2001接合。在接合工艺以后，该方法可以继续实施以上结合图20B-图20D所述的工艺。所获得的结构可以与图9中所示的结构类似。

在一些实施例中，可以在衬底2004中形成掺杂区域2050a和2050b。可以形成与掺杂区域2050a和2050b邻近的含硅层2060。如图22所示，可以将含硅层2060与衬底结构2001接合。

在一些实施例中，在接合工艺以前，可以在衬底结构2003中形成掺杂区域2050a和2050b。在形成掺杂区域2050a和2050b以后，例如，可以通过外延生长工艺或者接合工艺来形成含硅层2060并且该含硅层与掺杂区域2050a和2050b邻近。然后，含硅层2060与衬底结构2001接合。在接合工艺以后，该方法可以继续实施以上结合图20B-图20D所述的工艺。所获得的结构可以与图10中所示的结构类似。

在第一示例性实施例中，封装系统包括：具有至少一个第一导电结构的第一衬底结构，将该第一导电结构设置在第一衬底的上方。第二衬底结构包括第二衬底。第二衬底结构与第一衬底结构接合。通过至少一个含锗层将至少一个第一导电结构与第二衬底电连接。

在第二示例性实施例中，封装系统可以包括具有至少一个第一导电结构的第一衬底结构，将该第一导电结构设置在第一衬底的上方。第二衬底结构包括第二衬底。第二衬底结构与第一衬底结构接合。第二衬底结构具有至少一个掺杂区域。将至少一个第二导电结构设置为通过第二衬底结构。通过至少一个第二导电结构和至少一个掺杂区域将至少一个第一导电结构与第二衬底电连接。

在第三示例性实施例中，第一衬底结构包括：设置在第一衬底上的至少一个第一导电结构。第二衬底结构包括第二衬底。第二衬底结构与第一衬底结构接合。将至少一个第二导电结构设置为通过第二衬底结构并且与至少一个第一导电结构电连接。将至少一个含锗层设置在第二衬底结构的上方并且与该第二衬底结构电连接。至少一个含锗层的表面基本上与至少一个第二导电结构的表面保持齐平。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (18)

1.一种封装系统，包括：

第一衬底结构，包括设置在第一衬底上方的至少一个第一导电结构；以及

第二衬底结构，包括第二衬底，所述第二衬底结构与所述第一衬底结构相接合，其中，所述至少一个第一导电结构通过至少一个含锗层与所述第二衬底电连接，所述第二衬底结构包括：

开口，穿过所述第二衬底结构；以及

所述至少一个含锗层的至少一部分，位于所述开口的至少一个侧壁上，

其中，至少一个第二导电结构设置在所述开口中，并且通过所述至少一个含锗层与所述第一衬底结构的第一导电结构电连接。

2.根据权利要求1所述的封装系统，其中，所述至少一个含锗层从所述至少一个第一导电结构连续延伸至所述开口的至少一个侧壁。

3.根据权利要求1所述的封装系统，其中，所述至少一个含锗层被设置在所述至少一个第二导电结构的一部分周围，所述至少一个第二导电结构的一部分与所述第二衬底结构的第一表面邻近，所述第一表面与所述第二衬底结构的第二表面相对，所述第二衬底结构与所述第一衬底结构相接合，并且所述至少一个含锗层与所述至少一个第一导电结构分隔开。

4.根据权利要求2所述的封装系统，其中，所述至少一个含锗层进一步延伸至所述第二衬底结构的第一表面上方，并且所述第一表面与所述第二衬底结构的第二表面相对，所述第二衬底结构与所述第一衬底结构相接合。

5.根据权利要求4所述的封装系统，进一步包括：

至少一个金属材料层，被设置在所述至少一个含锗层的上方，并且所述金属材料层与所述至少一个含锗层电连接，所述含锗层延伸至所述第二衬底结构的所述第一表面上方。

6.根据权利要求1所述的封装系统，进一步包括：

至少一个第二导电结构，穿过所述第二衬底结构，并且与所述至少一个第一导电结构电连接，其中，所述至少一个含锗层被设置在所述第二衬底的上方，并且与所述第二衬底电连接。

7.根据权利要求6所述的封装系统，其中，所述至少一个含锗层通过所述至少一个第二导电结构与所述至少一个第一导电结构电连接。

8.根据权利要求6所述的封装系统，进一步包括：

至少一个金属材料层，被设置在所述至少一个含锗层的上方，并且与所述至少一个含锗层电连接。

9.根据权利要求6所述的封装系统，其中，所述至少一个含锗层被直接设置在所述至少一个第二导电结构上。

10.根据权利要求1所述的封装系统，进一步包括：

至少一个第二导电结构，穿过所述第二衬底结构，并且与所述至少一个第一导电结构电连接，其中，所述第二衬底结构具有至少一个掺杂区域，并且所述第二衬底结构通过所述至少一个掺杂区域与所述第一衬底结构电连接。

11.根据权利要求10所述的封装系统，其中，所述至少一个掺杂区域被设置在所述第一衬底结构和所述第二衬底结构之间。

12.根据权利要求10所述的封装系统，其中，所述至少一个掺杂区域被设置在所述第二衬底结构的第一表面上方，并且所述第一表面与所述第二衬底结构的第二表面相对，所述第二衬底结构与所述第一衬底结构相接合。

13.根据权利要求10所述的封装系统，其中，所述第二衬底结构包括被设置在所述掺杂区域上方的至少一个含硅层，并且所述至少一个含硅层与所述第一衬底结构相接合。

14.一种封装系统，包括：

第一衬底结构，包括被设置在第一衬底上方的至少一个第一导电结构；

第二衬底结构，包括第二衬底，所述第二衬底结构与所述第一衬底结构相接合，所述第二衬底结构具有至少一个掺杂区域；以及

至少一个第二导电结构，穿过所述第二衬底结构，所述至少一个第一导电结构通过所述至少一个第二导电结构和所述至少一个掺杂区域与所述第二衬底电连接；所述至少一个掺杂区域分别设置在所述第二导电结构的部分周围。

15.根据权利要求14所述的封装系统，其中，所述至少一个掺杂区域被设置在所述第二衬底结构的表面中，所述第二衬底结构与所述第一衬底结构相接合。

16.根据权利要求14所述的封装系统，其中，所述至少一个掺杂区域被设置在所述第二衬底结构的第一表面中，并且所述第一表面与所述第二衬底结构的第二表面相对，所述第二衬底结构与所述第一衬底结构相接合。

17.根据权利要求14所述的封装系统，其中，所述第二衬底结构包括被设置为与所述掺杂区域邻近的至少一个含硅层，并且所述至少一个含硅层与所述第一衬底结构相接合。

18.一种封装系统，包括：

第一衬底结构，包括被设置在第一衬底上方的至少一个第一导电结构；

第二衬底结构，包括第二衬底，所述第二衬底结构与所述第一衬底结构相接合；

至少一个第二导电结构，穿过所述第二衬底结构，并且与所述至少一个第一导电结构电连接；以及

至少一个含锗层，设置在所述第二衬底结构上方，并且与所述第二衬底结构电连接，其中，所述至少一个含锗层的表面基本上与所述至少一个第二导电结构的表面齐平，

所述至少一个含锗层直接设置在至少一个第二导电结构上，并且通过所述第二导电结构与所述第一导电结构电连接。