CN102668110A - 半导体基板、半导体基板的制造方法以及光电变换装置的制造方法 - Google Patents

半导体基板、半导体基板的制造方法以及光电变换装置的制造方法 Download PDF

Info

Publication number
CN102668110A
CN102668110A CN2010800555274A CN201080055527A CN102668110A CN 102668110 A CN102668110 A CN 102668110A CN 2010800555274 A CN2010800555274 A CN 2010800555274A CN 201080055527 A CN201080055527 A CN 201080055527A CN 102668110 A CN102668110 A CN 102668110A
Authority
CN
China
Prior art keywords
layer
crystallizing
semiconductor substrate
epitaxial growth
junction crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800555274A
Other languages
English (en)
Inventor
秦雅彦
山田永
高田朋幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN102668110A publication Critical patent/CN102668110A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供一种半导体基板，具备：基底基板；牺牲层，与基底基板进行晶格匹配或者准晶格匹配；第1结晶层，由形成在牺牲层上的SixGe1-x(0≤x＜1)的外延结晶构成；以及第2结晶层，形成在第1结晶层上，由禁带宽比第1结晶层还大的3-5族化合物半导体的外延结晶构成。基底基板例如由单晶GaAs构成。牺牲层例如由InmAlnGa1-m-nAs(0≤m＜1、0＜n≤1、0＜n+m≤1)的外延结晶构成。

Description

半导体基板、半导体基板的制造方法以及光电变换装置的制造方法
技术领域
本发明涉及一种半导体基板、半导体基板的制造方法以及光电变换装置的制造方法。
背景技术
在非专利文献1中记载了化合物半导体太阳能电池。在该文献中作为在3结结构中带隙的组合认为最佳的结构而公开了InGaP/GaAs/InGaAs(1eV)结构电芯。
非专利文献1：日本平成18年度～平成19年度成果报告书、新能源技术开发太阳光发电系统未来技术研究开发超高效率多结型太阳能电池的研究开发、独立行政法人新能源/工业技术综合开发机构、平成20年3月
发明内容
在多结型太阳能电池中，使构成多结型太阳能电池的各层的材料的带隙的差异最佳化来实现光-电变换效率的提高。但是，为了达成高的变换效率，需要使用长波长侧下的光吸收系数优良的材料、且优选该材料的制造容易。而且，多结型太阳能电池的各层优选是优质的结晶。
为了解决上述课题，在本发明的第1方式中，提供一种半导体基板，具备：基底基板；牺牲层，与基底基板进行晶格匹配或者准晶格匹配；第1结晶层，由形成在牺牲层上的SixGe1-x(0≤x＜1)的外延结晶构成；以及第2结晶层，形成在第1结晶层上，由禁带宽比第1结晶层还大的3-5族化合物半导体的外延结晶构成。基底基板例如由单晶GaAs构成。
牺牲层例如由InmAlnGa1-m-nAs(0≤m＜0.2、0.8≤n≤1、0.8＜n+m≤1)的外延结晶或者In0.5Al0.5P构成。牺牲层优选是由AlnGa1-nAs(0.8≤n≤1)或者In0.48Al0.52P构成。
半导体基板也可以还具备由形成在第1结晶层与第2结晶层之间的3-5族化合物半导体的外延结晶构成的中间结晶层。中间结晶层例如与第1结晶层相比禁带宽大、与第2结晶层相比禁带宽小。中间结晶层例如是InyGa1-yAszP1-z(0≤y＜1、0＜z≤1)，第2结晶层例如是AlwIntGa1-w-tAsz’P1-z’(0≤w≤1、0≤t≤1、0≤w+t≤1、0≤z’≤1)。
该半导体基板也可以在牺牲层上按顺序依次具备第1背面电场层、第1结晶层、第1窗口层、第1隧道结层、第2背面电场层、中间结晶层、第2窗口层、第2隧道结层、第3背面电场层、第2结晶层、以及第3窗口层，第1背面电场层、第2背面电场层、第3背面电场层、第1窗口层、第2窗口层、以及第3窗口层，与第1结晶层、中间结晶层以及第2结晶层中的任意的层相比禁带宽还大。
在本发明的第2方式中提供一种半导体基板的制造方法，具备：在基底基板上形成与基底基板进行晶格匹配或者准晶格匹配的牺牲层的工序；在该牺牲层上外延生长由SixGe1-x(0≤x＜1)构成的第1结晶层的工序；在该第1结晶层上外延生长由3-5族化合物半导体构成的中间结晶层的工序；以及在该中间结晶层上外延生长由禁带宽第1结晶层比大的3-5族化合物半导体构成的第2结晶层的工序
基底基板例如由单晶GaAs构成。在外延生长牺牲层的工序中，外延生长由InmAlnGa1-m-nAs(0≤m＜0.2、0.8≤n≤1、0.8＜n+m≤1)构成的外延结晶层。
中间结晶层与第1结晶层相比禁带宽大、与第2结晶层相比禁带宽小。优选是在第1结晶层与中间结晶层之间、以及中间结晶层与第2结晶层之间分别还形成隧道结层。中间结晶层例如是InyGa1-yAszP1-z(0≤y＜1、0＜z≤1)，第2结晶层例如是AlwIntGa1-w-tAsz’P1-z’(0≤w≤1、0≤t≤1、0≤w+t≤1、0≤z’≤1)。
该半导体基板的制造方法，也可以具备：在牺牲层上形成第1背面电场层的工序；在该第1背面电场层上形成第1结晶层的工序；在该第1结晶层上形成第1窗口层的工序；在该第1窗口层上形成第1隧道结层的工序；在该第1隧道结层上形成第2背面电场层的工序；在第2背面电场层上形成中间结晶层的工序；在该中间结晶层上形成第2窗口层的工序；在该第2窗口层上形成第2隧道结层的工序；在该第2隧道结层上形成第3背面电场层的工序；在该第3背面电场层上形成第2结晶层的工序；以及在该第2结晶层上形成第3窗口层的工序，其中，第1背面电场层、第2背面电场层、第3背面电场层、第1窗口层、第2窗口层、以及第3窗口层，与第1结晶层、中间结晶层以及第2结晶层中的任意的层相比禁带宽还大。
在该半导体基板的制造方法中，也可以是外延生长牺牲层的工序和外延生长第1结晶层的工序在分别不同的环境内实施、且外延生长第1结晶层的工序和外延生长中间结晶层的工序在分别不同的环境内实施。例如，该半导体基板的制造方法在外延生长牺牲层的工序与外延生长第1结晶层的工序之间、以及外延生长第1结晶层的工序与外延生长中间结晶层的工序之间，还具备将实施各个工序的反应炉内以从氢、氮以及氩中选择的1种以上的气体来进行置换的工序、或者对反应炉内进行减压的工序。
在该半导体基板的制造方法中，也可以是外延生长第1结晶层的工序，与外延生长中间结晶层的工序和外延生长第2结晶层的工序，在分别不同的反应炉内实施。
在本发明的第3方式中，提供一种半导体基板的制造方法，具备：在基底基板上形成与基底基板进行晶格匹配或者准晶格匹配的牺牲层的工序；在牺牲层上外延生长由禁带宽比该牺牲层大的3-5族化合物半导体构成的第2结晶层的工序；在该第2结晶层上外延生长由3-5族化合物半导体构成的中间结晶层的工序；以及在该中间结晶层上外延生长由SixGe1-x(0≤x＜1)构成的第1结晶层的工序。
在本发明的第4方式中，提供一种光电变换装置的制造方法，具备：准备第1方式所述的半导体基板的工序；在第2结晶层上安装第1支撑体的工序；以及除去牺牲层来将第1结晶层从基底基板进行分离的工序。该制造方法也可以还具备：在从基底基板分离的第1结晶层的分离面上粘接由金属、塑料以及陶瓷中的任一材料构成的第2支撑体的工序；以及取下第1支撑体的工序。第1支撑体是透明的，该制造方法也可以还具备：在从基底基板分离的第1结晶层的分离面上粘接由金属、塑料以及陶瓷中的任一材料构成的第2支撑体的工序。分离的基底基板也可以再利用于与第1方式有关的半导体基板的制造。
在本发明的第5方式中，提供一种光电变换装置的制造方法，具有准备第1方式所述的半导体基板，形成电连接于基底基板以及第2结晶层的多个电极的工序，其中，基底基板是具有p型或者n型的传导型的半导体。
附图说明
图1表示光电变换装置100的截面。
图2表示光电变换装置200的截面。
图3表示光电变换装置300的截面。
图4表示光电变换装置400的截面。
图5A表示半导体基板500的截面。
图5B表示半导体基板500的截面。
图6表示光电变换装置200的制造工序途中的截面。
图7表示光电变换装置200的制造工序途中的截面。
图8表示半导体基板600的截面。
图9表示光电变换装置200的制造工序途中的截面。
具体实施方式
下面，通过发明的实施方式来说明本发明。图1表示光电变换装置100的截面。光电变换装置100具有支撑体102、第1结晶层104以及第2结晶层106。第2结晶层106以及第1结晶层104沿着光的入射方向以该顺序配置。第1结晶层104是在离光入射侧最远的区域中形成的底层。第2结晶层106是光最先到达的顶层。光电变换装置100也可以在第2结晶层106与第1结晶层104之间具备其它的层。
第1结晶层104吸收光来产生电动势。第1结晶层104是SixGe1-x(0≤x＜1)的外延结晶层，优选是SixGe1-x(0＜x＜0.2)的外延结晶层。第1结晶层104优选晶格匹配或者准晶格匹配于单晶砷化镓(GaAs)。第1结晶层104优选包含p型SixGe1-x的外延结晶层与n型SixGe1-x的外延结晶层的层叠。此外，第2结晶层106、以及本说明书中的其它的外延结晶层也优选晶格匹配或者准晶格匹配于单晶砷化镓。
第2结晶层106吸收光来产生电动势。第2结晶层106是由禁带宽比第1结晶层104大的3-5族化合物半导体构成的外延结晶层。作为第2结晶层106，举出AlwIntGa1-w-tAsz’P1-z’(0≤w≤1、0≤t≤1、0≤w+t≤1、0≤z’≤1)。作为第2结晶层106，优选是In0.5Ga0.5P，更优选是In0.48Ga0.52P。第2结晶层106优选包含p型AlwIntGa1-w-tAsz’P1-z’的外延结晶层与n型AlwIntGa1-w-tAsz’P1-z’的外延结晶层的层叠。
在光电变换装置100中，底层的第1结晶层104是禁带宽比顶层的第2结晶层106还小的SixGe1-x(0≤x＜1)的外延结晶层，因此能够吸收无法由第2结晶层106吸收的长波长域的光，从而提高光电变换装置100的变换效率。另外，SixGe1-x(0≤x＜1)能够与3-5族化合物半导体晶格匹配或者准晶格匹配，因此由3-5族化合物半导体构成的第2结晶层106的结晶性得到提高，因此光电变换装置100的变换效率得到提高。
此外，第1结晶层104以及第2结晶层106被支撑体102支撑。作为支撑体102，可举出从由金属、塑料以及陶瓷构成的组中选择的1种以上的材料。作为金属，可举出铝、铜、不锈钢。作为塑料，可举出聚酰亚胺、液晶聚合物、环烯烃聚合物、聚碳酸酯、丙烯酸类树脂、聚烯烃类。作为陶瓷，可举出多晶氧化铝烧结体、多晶氮化铝烧结体、多晶碳化硅烧结体、多晶二氧化硅等。陶瓷也可以不使用晶体而使用玻璃(非晶体)。
图2表示光电变换装置200的截面。光电变换装置200在光电变换装置100的结构中附加了中间结晶层108。中间结晶层108形成在第1结晶层104与第2结晶层106之间。中间结晶层108吸收光来产生电动势。中间结晶层108是由3-5族化合物半导体构成的外延结晶层。中间结晶层108与第1结晶层104相比禁带宽大、与第2结晶层106相比禁带宽小。中间结晶层108例如是InyGa1-yAszP1-z(0≤y＜1、0＜z≤1)。中间结晶层108优选是InyGa1-yAs(0≤y＜0.1)，更优选能够使用GaAs。中间结晶层108优选包含p型InyGa1-yAszP1-z的外延结晶层与n型InyGa1-yAszP1-z的外延结晶层的层叠。
光电变换装置200通过具有中间结晶层108，没有被第2结晶层106吸收的光被中间结晶层108吸收、另外没有被中间结晶层108吸收的光被第1结晶层104吸收，因此光电变换装置200的变换效率比光电变换装置100的变换效率进一步得到提高。
图3表示光电变换装置300的截面。光电变换装置300在光电变换装置200的结构中附加了隧道结层110。隧道结层110分别配置在第1结晶层104与中间结晶层108之间以及中间结晶层108与第2结晶层106之间。通过隧道结层110，第1结晶层104、中间结晶层108以及第2结晶层106的各个之间的结界面中的连接变得良好。
作为隧道结层110，举出将高浓度地掺杂了施主(donor)杂质的N层、与高浓度地掺杂了受主(acceptor)杂质的P层进行组合的PN结层。作为N层，可举出施主杂质的浓度为5×1018/cm3以上的InyGa1-yAszP1-z(0≤y＜1、0＜z≤1)层或者AlwIntGa1-w-tAsz’P1-z’(0≤w≤1、0≤t≤1、0≤w+t≤1、0≤z’≤1)层。作为P层，可举出受主杂质的浓度为5×1018/cm3以上的InyGa1-yAszP1-z(0≤y＜1、0＜z≤1)层或者AlwIntGa1-w-tAsz’P1-z’(0≤w≤1、0≤t≤1、0≤w+t≤1、0≤z’≤1)层。
施主杂质例如是Si、S、Se、Te。受主杂质例如是C、Be、Mg、Zn。N层以及P层的厚度都优选是50nm以下，更优选是30nm以下。N层以及P层都优选与第1结晶层104、中间结晶层108或者第2结晶层106晶格匹配或者准晶格匹配。
对于连接于第1结晶层104的隧道结层110，除了上述的PN结层之外也可以是将高浓度(5×1018/cm3以上)地掺杂了施主杂质的N型SixGe1-x(0≤x＜1)层、与高浓度(5×1018/cm3以上)地掺杂了受主杂质的P型SixGe1-x(0≤x＜1)层进行组合的PN结层。在这种情况下，施主杂质可以是P、As或者Sb。受主杂质可以是B、Al或者Ga。
N型SixGe1-x层以及P型SixGe1-x层的厚度都优选是50nm以下，更优选是30nm以下。N型SixGe1-x层以及P型SixGe1-x层都优选是与第1结晶层104或者中间结晶层108晶格匹配或者准晶格匹配。
图4表示光电变换装置400的截面。光电变换装置400在附加了多个窗口层112以及多个背面电场层114这一点上与光电变换装置300不同。具体地说，光电变换装置400在支撑体102上按顺序具备背面电场层114-1、第1结晶层104、窗口层112-1、隧道结层110-1、背面电场层114-2、中间结晶层108、窗口层112-2、隧道结层110-2、背面电场层114-3、第2结晶层106、以及窗口层112-3。
各多个窗口层112以及多个背面电场层114，与第1结晶层104、中间结晶层108以及第2结晶层106中的任意的层相比禁带宽还大。因而，抑制在第1结晶层104、中间结晶层108以及第2结晶层106中生成的光载流子释放到第1结晶层104、中间结晶层108以及第2结晶层106的外面，因此通过窗口层112以及背面电场层114能够有效地输出光载流子。
作为窗口层112，可举出InyGa1-yAszP1-z(0≤y＜1、0＜z≤1)层、或者AlwIntGa1-w-tAsz’P1-z’(0≤w≤1、0≤t≤1、0≤w+t≤1、0≤z’≤1)层。作为接触于第1结晶层104的窗口层112，还能够使用SixGe1-x(0≤x＜1)层。
作为背面电场层114，可举出InyGa1-yAszP1-z(0≤y＜1、0＜z≤1)层、或者AlwIntGa1-w-tAsz’P1-z’(0≤w≤1、0≤t≤1、0≤w+t≤1、0≤z’≤1)层。作为接触于第1结晶层104的背面电场层114，还能够使用SixGe1-x(0≤x＜1)层。
窗口层112以及背面电场层114的厚度都优选是50nm以下，更优选是30nm以下。窗口层112以及背面电场层114掺杂为与各自相接触的第1结晶层104、中间结晶层108或者第2结晶层106相同导电型，在P型、N型的任意情况下其浓度都优选是1×1018/cm3以上，更优选是3×1018/cm3以上。
图5A表示半导体基板500的截面。半导体基板500代替图1～图4中的支撑体102而在基底基板120上从离基底基板120近的侧按顺序依次层叠了第1结晶层104、中间结晶层108以及第2结晶层106。第1结晶层104、中间结晶层108以及第2结晶层106与包含在光电变换装置200、光电变换装置300、光电变换装置400中的第1结晶层104、中间结晶层108以及第2结晶层106相对应。
基底基板120由单晶砷化镓构成。另外，半导体基板500在第1结晶层104与基底基板120之间具有牺牲层122。牺牲层122与基底基板120晶格匹配或者准晶格匹配。牺牲层122由InmAlnGa1-m-nAs(0≤m＜1、0＜n≤1、0＜n+m≤1)的外延结晶构成。牺牲层122也可以是InmAlnGa1-m-nAs(0≤m＜0.2、0.8≤n≤1、0.8＜n+m≤1)。作为一个例子，牺牲层122的晶格常数是基底基板120的晶格常数与第1结晶层104的晶格常数之间的大小。
半导体基板500适于光电变换装置200的制造。在制造光电变换装置200的情况下，通过从半导体基板500除去牺牲层122，光电变换装置200不具有基底基板120以及牺牲层122。
图5B表示半导体基板500的其它实施方式。半导体基板500也可以按顺序依次具备形成在牺牲层122上的第1背面电场层114-1、第1结晶层104、第1窗口层112-1、隧道结层110-1、第2背面电场层114-2、中间结晶层108、第2窗口层112-2、隧道结层110-2、第3背面电场层114-3、第2结晶层106以及第3窗口层112-3。第1背面电场层114-1、第2背面电场层114-2、第3背面电场层114-3、第1窗口层112-1、第2窗口层112-2、以及第3窗口层112-3例如与第1结晶层104、中间结晶层108以及第2结晶层106的任意层相比禁带宽还大。
图6以及图7表示半导体基板500的制造工序途中的截面。首先，如图6所示那样在由单晶砷化镓构成的基底基板120上外延生长作为InmAlnGa1-m-nAs(0≤m＜0.2、0.8≤n≤1、0.8＜n+m≤1)的牺牲层122。接着，在牺牲层122上外延生长作为SixGe1-x(0≤x＜1)的第1结晶层104。接着，在第1结晶层104上外延生长由禁带宽比第1结晶层104还大的3-5族化合物半导体构成的中间结晶层108。进而，在中间结晶层108上外延生长由禁带宽比中间结晶层108还大的3-5族化合物半导体构成的第2结晶层106。
外延生长牺牲层122的工序和外延生长第1结晶层104的工序优选是在分别不同的环境内实施。另外，外延生长第1结晶层104的工序、外延生长第中间结晶层108的工序以及外延生长第2结晶层106的工序优选是在分别不同的环境内实施。
例如，外延生长牺牲层122的工序之后、外延生长第1结晶层104的工序之前，以及外延生长第1结晶层104的工序之后、外延生长牺牲层122的工序之前，将外延生长各个层的反应炉内以从氢、氮以及氩中选择的1种以上的气体来进行置换。也可以降低反应炉内的压力。
也可以将外延生长第1结晶层104的工序，与外延生长第中间结晶层108的工序和外延生长第2结晶层106的工序，在不同的反应炉内实施。如以上那样，通过进行反应炉内的气体置换或者减压、或在各个工序中使用不同的反应炉，明确地区分SiGe系的外延生长和GaAs系的外延生长的成膜工艺，能够抑制杂质等的混入，因此能够形成结晶性优良的结晶膜。
经过以上的工序能够形成半导体基板500。此外，在外延生长牺牲层122的工序、外延生长第1结晶层104的工序以及外延生长第2结晶层106这些各工序之间，优选形成隧道结层110、窗口层112以及背面电场层114。
接着，在半导体基板500的第2结晶层106上安装准支撑体130。并且如图7所示，除去牺牲层122来将第1结晶层104、第2结晶层106以及中间结晶层108，与基底基板120分离。在从基底基板120分离的第1结晶层104、中间结晶层108以及第2结晶层106中的第1结晶层104的分离面上粘接支撑体102。之后通过取下准支撑体130，能够制造光电变换装置200。此外，如果将准支撑体130设为透明支撑体，则能够构成通过透明支撑体而入射光的光电变换装置。取下的基底基板能够再利用于其它的半导体基板的制造中。
图8表示半导体基板600的截面。半导体基板600在基底基板120上从离基底基板120近的一侧按顺序依次层叠了牺牲层122、第2结晶层106、中间结晶层108以及第1结晶层104。半导体基板600相对于图5A所示的半导体基板500而第1结晶层104以及第2结晶层106的位置为相反。第1结晶层104、中间结晶层108以及第2结晶层106是与包含在光电变换装置200、光电变换装置300、光电变换装置400中的半导体层相对应的外延结晶层。
基底基板120例如由单晶砷化镓构成。半导体基板600在第2结晶层106与基底基板120之间具有牺牲层122。牺牲层122与基底基板120晶格匹配或者准晶格匹配。牺牲层122例如是InmAlnGa1-m-nAs(0≤m＜1、0＜n≤1、0＜n+m≤1)的外延结晶。牺牲层122也可以是InmAlnGa1-m-nAs(0≤m＜0.2、0.8≤n≤1、0.8＜n+m≤1)的外延结晶。半导体基板600适于光电变换装置200的制造。
图9表示半导体基板600的制造工序途中的截面。首先，在由单晶砷化镓构成的基底基板120上外延生长由InmAlnGa1-m-nAs(0≤m＜0.2、0.8≤n≤1、0.8＜n+m≤1)构成的牺牲层122。接着，在牺牲层122上外延生长由3-5族化合物半导体构成的第2结晶层106。接着，在第2结晶层106上外延生长由与第2结晶层106相比禁带宽还小的3-5族化合物半导体构成的中间结晶层108。而且，在中间结晶层108上外延生长由SixGe1-x(0≤x＜1)构成、且与中间结晶层108相比禁带宽还小的第1结晶层104。
这里外延生长牺牲层122的工序、外延生长第2结晶层106的工序以及外延生长第中间结晶层108的工序，与外延生长第1结晶层104的工序优选是在分别不同的环境内实施。
例如，在外延生长第中间结晶层108的工序之后、外延生长第1结晶层104的工序之前，将外延生长各个层的反应炉内以从氢、氮以及氩中选择的1以上的气体来进行置换。也可以降低反应炉内的压力。
外延生长牺牲层122的工序与外延生长第1结晶层104的工序也可在不同的反应炉内实施。如以上那样，通过进行气体置换或者减压、或在各个工序中使用不同的反应炉，明确地区分SiGe系的外延生长和GaAs系的外延生长的成膜工艺，能够抑制杂质等的混入，因此能够形成结晶性优良的结晶膜。
此外，优选形成隧道结层110、窗口层112以及背面电场层114。通过这种不同的反应炉中的外延的实施，明确地区分SiGe系的外延生长和GaAs系的外延生长的成膜工艺，能抑制杂质等的混入，能够形成结晶性优良的结晶膜。
而且，如果在包含半导体基板600的第1结晶层104、第2结晶层106以及中间结晶层108的多个外延结晶层上粘接由从由金属、塑料以及陶瓷构成的组中选择的1种以上的材料构成的支撑体102，除去牺牲层122来分离多个外延结晶层与基底基板120，则能够制造光电变换装置200。该陶瓷也可以是玻璃。另外，还能够在除去牺牲层122来分离了多个外延结晶层与基底基板120之后在第2结晶层106上粘接透明的其它的支撑体来构成光电变换装置。
此外，可以不将基底基板120从半导体基板取下而形成电连接于基底基板120和外延结晶层的多个电极。这里，如果将基底基板120设为与相接于基底基板120的外延结晶层具有相同传导型的p型或者n型的传导型的半导体，则将基底基板120用作共用电极来提高光电变换装置的面积效率。该半导体优选是低电阻半导体，具体地说电阻率优选是10-1Ωcm以下。
在该外延结晶层或者基底基板120上粘接由从由金属、塑料以及陶瓷构成的组中选择的1种以上的材料构成的支撑体102时，也可以在该外延结晶层的粘接面预先形成预先电连接于该外延结晶层或者基底基板120的电极。在支撑体102为绝缘材料的情况下，也可以在该粘接面预先形成能够与电连接于该外延结晶层或者基底基板12的电极进行电连接的布线。
应该注意的是，在技术方案、说明书和在附图中表示的装置、系统、程序，和在方法中的动作、次序、步骤，和阶段等的各处理的执行顺序，只要没有特别注明“比...先”、“在...之前”等，或者只要不是后边的处理必须使用前面的处理的输出，就可以以任意的顺序实施。有关技术方案、说明书和附图中的动作流程，为了说明上的方便，说明中使用了“首先”、“其次”、等字样，但即使这样也不意味着以这个程序实施是必须的条件。
附图标记说明
100光电变换装置、102支持体、104第1结晶层、106第2结晶层、108中间结晶层、110隧道结层、112窗口层、114背面电场层、120基底基板、122牺牲层、130准支撑体、200光电变换装置、300光电变换装置、400光电变换装置、500半导体基板、600半导体基板。

Claims (25)

1.一种半导体基板，具备：
基底基板；
牺牲层，与所述基底基板晶格匹配或者准晶格匹配；
第1结晶层，由形成在所述牺牲层上的SixGe1-x的外延结晶构成，其中0≤x＜1；以及
第2结晶层，形成在所述第1结晶层上，由禁带宽比所述第1结晶层还大的3-5族化合物半导体的外延结晶构成。
2.根据权利要求1所述的半导体基板，
所述基底基板由单晶GaAs构成。
3.根据权利要求2所述的半导体基板，
所述牺牲层由InmAlnGa1-m-nAs的外延结晶构成，其中，0≤m＜0.2、0.8≤n≤1、0.8＜n+m≤1。
4.根据权利要求1所述的半导体基板，
还具备中间结晶层，该中间结晶层形成在所述第1结晶层与所述第2结晶层之间并且由3-5族化合物半导体的外延结晶构成。
5.根据权利要求4所述的半导体基板，
所述中间结晶层与所述第1结晶层相比禁带宽大、与所述第2结晶层相比禁带宽小。
6.根据权利要求4所述的半导体基板，
还具有隧道结层，该隧道结层分别形成在所述第1结晶层与所述中间结晶层之间、以及所述中间结晶层与所述第2结晶层之间。
7.根据权利要求4所述的半导体基板，
所述中间结晶层是InyGa1-yAszP1-z，其中0≤y＜1、0＜z≤1，
所述第2结晶层是AlwIntGa1-w-tAsz’P1-z’，其中0≤w≤1、0≤t≤1、0≤w+t≤1、0≤z’≤1。
8.根据权利要求4所述的半导体基板，
所述中间结晶层是GaAs，
所述第2结晶层是In0.5Ga0.5P。
9.根据权利要求4所述的半导体基板，
在所述牺牲层上按顺序依次具备第1背面电场层、所述第1结晶层、第1窗口层、第1隧道结层、第2背面电场层、所述中间结晶层、第2窗口层、第2隧道结层、第3背面电场层、所述第2结晶层、以及第3窗口层，
所述第1背面电场层、所述第2背面电场层、所述第3背面电场层、所述第1窗口层、所述第2窗口层、以及所述第3窗口层，与所述第1结晶层、所述中间结晶层以及所述第2结晶层中的任意的层相比，禁带宽还大。
10.一种半导体基板的制造方法，具备：
在基底基板上形成与所述基底基板晶格匹配或者准晶格匹配的牺牲层的工序；
在所述牺牲层上外延生长由SixGe1-x构成的第1结晶层的工序，其中0≤x＜1；
在所述第1结晶层上外延生长由3-5族化合物半导体构成的中间结晶层的工序；以及
在所述中间结晶层上外延生长由禁带宽比所述第1结晶层大的3-5族化合物半导体构成的第2结晶层的工序。
11.一种半导体基板的制造方法，具备：
在基底基板上形成与所述基底基板晶格匹配或者准晶格匹配的牺牲层的工序；
在所述牺牲层上外延生长由禁带宽比所述牺牲层大的3-5族化合物半导体构成的第2结晶层的工序；
在所述第2结晶层上外延生长由3-5族化合物半导体构成的中间结晶层的工序；以及
在所述中间结晶层上外延生长由SixGe1-x构成的第1结晶层的工序，其中0≤x＜1。
12.根据权利要求10所述的半导体基板的制造方法，
所述基底基板由单晶GaAs构成。
13.根据权利要求10所述的半导体基板的制造方法，
在外延生长所述牺牲层的工序中，外延生长由InmAlnGa1-m-nAs构成的外延结晶层，其中0≤m＜1、0＜n≤1、0＜n+m≤1。
14.根据权利要求13所述的半导体基板的制造方法，
在外延生长所述牺牲层的工序中，外延生长由InmAlnGa1-m-nAs构成的外延结晶层，其中0≤m＜0.2、0.8≤n≤1、0.8＜n+m≤1。
15.根据权利要求10所述的半导体基板的制造方法，
所述中间结晶层与所述第1结晶层相比禁带宽大、与所述第2结晶层相比禁带宽小。
16.根据权利要求15所述的半导体基板的制造方法，
在所述第1结晶层与所述中间结晶层之间、以及所述中间结晶层与所述第2结晶层之间分别还形成隧道结层。
17.根据权利要求15所述的半导体基板的制造方法，
所述中间结晶层是InyGa1-yAszP1-z，其中0≤y＜1、0＜z≤1，
所述第2结晶层是AlwIntGa1-w-tAsz’P1-z’，其中0≤w≤1、0≤t≤1、0≤w+t≤1、0≤z’≤1。
18.根据权利要求15所述的半导体基板的制造方法，具备：
在所述牺牲层上形成第1背面电场层的工序；
在所述第1背面电场层上形成所述第1结晶层的工序；
在所述第1结晶层上形成第1窗口层的工序；
在所述第1窗口层上形成第1隧道结层的工序；
在所述第1隧道结层上形成第2背面电场层的工序；
在所述第2背面电场层上形成所述中间结晶层的工序；
在所述中间结晶层上形成第2窗口层的工序；
在所述第2窗口层上形成第2隧道结层的工序；
在所述第2隧道结层上形成第3背面电场层的工序；
在所述第3背面电场层上形成所述第2结晶层的工序；以及
在所述第2结晶层上形成第3窗口层的工序，
其中，所述第1背面电场层、所述第2背面电场层、所述第3背面电场层、所述第1窗口层、所述第2窗口层、以及所述第3窗口层，与所述第1结晶层、所述中间结晶层以及所述第2结晶层中的任意的层相比，禁带宽还大。
19.根据权利要求10所述的半导体基板的制造方法，
外延生长所述牺牲层的工序和外延生长所述第1结晶层的工序分别在不同的环境内实施、且
外延生长所述第1结晶层的工序和外延生长所述中间结晶层的工序分别在不同的环境内实施。
20.根据权利要求19所述的半导体基板的制造方法，
在外延生长所述牺牲层的工序与外延生长所述第1结晶层的工序之间、以及外延生长所述第1结晶层的工序与外延生长所述中间结晶层的工序之间，还具备将实施各个工序的反应炉内以从氢、氮以及氩中选择的1种以上的气体来进行置换的工序、或者对反应炉内进行减压的工序。
21.根据权利要求19所述的半导体基板的制造方法，
外延生长所述第1结晶层的工序，与
外延生长所述中间结晶层的工序和外延生长所述第2结晶层的工序，
分别在不同的反应炉内实施。
22.一种光电变换装置的制造方法，具备：
准备权利要求1所述的半导体基板的工序；
在所述第2结晶层上安装第1支撑体的工序；以及
除去所述牺牲层来将所述第1结晶层从所述基底基板进行分离的工序。
23.根据权利要求22所述的光电变换装置的制造方法，还具备：
在从所述基底基板分离的所述第1结晶层的分离面上粘接由金属、塑料以及陶瓷中的任一材料构成的第2支撑体的工序；以及
取下所述第1支撑体的工序。
24.根据权利要求22所述的光电变换装置的制造方法，
所述第1支撑体是透明的，
该制造方法还具备：在所述基底基板分离的所述第1结晶层的分离面粘接由金属、塑料以及陶瓷中的任一材料构成的第2支撑体的工序。
25.一种光电变换装置的制造方法，
具有准备权利要求1所述的半导体基板，形成电连接于所述基底基板以及所述第2结晶层的多个电极的工序，
其中，所述基底基板是具有p型或者n型的传导型的半导体。
CN2010800555274A 2009-12-25 2010-12-24 半导体基板、半导体基板的制造方法以及光电变换装置的制造方法 Pending CN102668110A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009296104 2009-12-25
JP2009-296104 2009-12-25
PCT/JP2010/007467 WO2011077735A1 (ja) 2009-12-25 2010-12-24 半導体基板、半導体基板の製造方法及び光電変換装置の製造方法

Publications (1)

Publication Number Publication Date
CN102668110A true CN102668110A (zh) 2012-09-12

Family

ID=44195288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800555274A Pending CN102668110A (zh) 2009-12-25 2010-12-24 半导体基板、半导体基板的制造方法以及光电变换装置的制造方法

Country Status (6)

Country Link
US (1) US20120273839A1 (zh)
JP (1) JP2011151392A (zh)
KR (1) KR20120104228A (zh)
CN (1) CN102668110A (zh)
TW (1) TW201137944A (zh)
WO (1) WO2011077735A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150053261A1 (en) * 2011-08-29 2015-02-26 Hitachi, Ltd. Solar cell
JP2014123712A (ja) 2012-11-26 2014-07-03 Ricoh Co Ltd 太陽電池の製造方法
WO2015186167A1 (ja) * 2014-06-02 2015-12-10 株式会社日立製作所 太陽電池セル、太陽電池セルの製造方法、および太陽電池システム
US10586884B2 (en) * 2018-06-18 2020-03-10 Alta Devices, Inc. Thin-film, flexible multi-junction optoelectronic devices incorporating lattice-matched dilute nitride junctions and methods of fabrication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03285363A (ja) * 1990-04-02 1991-12-16 Hitachi Cable Ltd シリーズ積層型太陽電池
US20040166681A1 (en) * 2002-12-05 2004-08-26 Iles Peter A. High efficiency, monolithic multijunction solar cells containing lattice-mismatched materials and methods of forming same
US20070137695A1 (en) * 2005-12-19 2007-06-21 The Boeing Company Reduced band gap absorber for solar cells
CN101388419A (zh) * 2008-10-27 2009-03-18 厦门乾照光电有限公司 具有反射层的三结太阳电池及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03235376A (ja) * 1990-02-10 1991-10-21 Sumitomo Electric Ind Ltd タンデム型太陽電池の製造方法
JPH11214726A (ja) * 1998-01-23 1999-08-06 Sumitomo Electric Ind Ltd 積層型太陽電池
JP4064592B2 (ja) * 2000-02-14 2008-03-19 シャープ株式会社 光電変換装置
JP4471584B2 (ja) * 2003-04-28 2010-06-02 シャープ株式会社 化合物太陽電池の製造方法
JP2006216896A (ja) * 2005-02-07 2006-08-17 Canon Inc 太陽電池の製造方法
US8536445B2 (en) * 2006-06-02 2013-09-17 Emcore Solar Power, Inc. Inverted metamorphic multijunction solar cells
US20090078310A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Heterojunction Subcells In Inverted Metamorphic Multijunction Solar Cells
GB2467934B (en) * 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Photovoltaic cell
US20100282306A1 (en) * 2009-05-08 2010-11-11 Emcore Solar Power, Inc. Multijunction Solar Cells with Group IV/III-V Hybrid Alloys

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03285363A (ja) * 1990-04-02 1991-12-16 Hitachi Cable Ltd シリーズ積層型太陽電池
US20040166681A1 (en) * 2002-12-05 2004-08-26 Iles Peter A. High efficiency, monolithic multijunction solar cells containing lattice-mismatched materials and methods of forming same
US20070137695A1 (en) * 2005-12-19 2007-06-21 The Boeing Company Reduced band gap absorber for solar cells
CN101388419A (zh) * 2008-10-27 2009-03-18 厦门乾照光电有限公司 具有反射层的三结太阳电池及其制造方法

Also Published As

Publication number Publication date
US20120273839A1 (en) 2012-11-01
KR20120104228A (ko) 2012-09-20
WO2011077735A1 (ja) 2011-06-30
JP2011151392A (ja) 2011-08-04
TW201137944A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
US10128394B2 (en) Nanowire-based solar cell structure
US9293615B2 (en) Low-bandgap, monolithic, multi-bandgap, optoelectronic devices
US9287431B2 (en) Superstrate sub-cell voltage-matched multijunction solar cells
CN101866967B (zh) 太阳能电池
CN103650165A (zh) 具有用于集中光伏应用的铜格栅的隧道结太阳能电池
CN102388466A (zh) 光伏电池
CN105185866A (zh) 一种高效钝化接触晶体硅太阳电池的制备方法
US20150340528A1 (en) Monolithic tandem voltage-matched multijuntion solar cells
CN102064216A (zh) 一种新型晶体硅太阳电池及其制作方法
US9831273B2 (en) Flexible single-crystalline semiconductor device and fabrication methods thereof
CN102790120B (zh) GaInP/GaAs/Ge三结级联太阳能电池及其制备方法
US10553743B2 (en) Flexible crystalline ultra-thin Si solar cells
CN102668110A (zh) 半导体基板、半导体基板的制造方法以及光电变换装置的制造方法
EP2388825A2 (en) Solar cell structure including a silicon carrier containing a by-pass diode
Benda Crystalline Silicon Solar Cell and Module Technology
US10886425B2 (en) Tandem photovoltaic cell
KR20080069448A (ko) 측면결정화 공정을 이용한 고효율 광기전력 변환소자 모듈및 그의 제조방법
KR101372305B1 (ko) 태양전지 셀 및 이의 제조방법
CN102214721A (zh) 一种iii族氮化物双异质结太阳能光伏电池
JP5548908B2 (ja) 多接合太陽電池の製造方法
Jimeno et al. Upgrading the silicon IBC to the 40% efficiency
CN103107238B (zh) 单晶硅太阳能电池及其制作方法
TWI383509B (zh) A method of stacking solar cells
Chaware et al. Solar Cell Review: The Green Environmental Energy Resource with Nanomaterial
Lakshmi Photovoltaic cells–present and future

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120912