CN102667744A - 多核处理器中的处理器内核通信 - Google Patents

多核处理器中的处理器内核通信 Download PDF

Info

Publication number
CN102667744A
CN102667744A CN2011800050306A CN201180005030A CN102667744A CN 102667744 A CN102667744 A CN 102667744A CN 2011800050306 A CN2011800050306 A CN 2011800050306A CN 201180005030 A CN201180005030 A CN 201180005030A CN 102667744 A CN102667744 A CN 102667744A
Authority
CN
China
Prior art keywords
processor cores
processor
polycaryon
cores
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800050306A
Other languages
English (en)
Other versions
CN102667744B (zh
Inventor
安德鲁·乌尔夫
马克·列维特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Empire Technology Development LLC
Original Assignee
Empire Technology Development LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=44505940&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102667744(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Empire Technology Development LLC filed Critical Empire Technology Development LLC
Publication of CN102667744A publication Critical patent/CN102667744A/zh
Application granted granted Critical
Publication of CN102667744B publication Critical patent/CN102667744B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Multi Processors (AREA)

Abstract

本公开的实施例大体涉及处理处理器内核间的通信的技术。一些示例多核处理器包括：多核处理器的第一区域中的处理器内核的第一集合，被配置为动态接收第一电源电压和第一时钟信号；多核处理器的第二区域中的处理器内核的第二集合，被配置为动态接收第二电源电压和第二时钟信号；以及与处理器内核的第一集合及处理器内核的第二集合相耦合的接口块，其中所述接口块被配置为便于处理器内核的第一集合和处理器内核的第二集合之间的通信。

Description

多核处理器中的处理器内核通信
技术领域
本发明大体涉及处理器技术，更具体地，涉及多核处理器中的处理器内核通信。
背景技术
多核处理器包括以阵列设置的两个或更多个独立处理器内核。传统多核处理器中的每个处理器内核通常共享相同的电源电压和时钟信号，以简化处理器内核之间的接口。针对功耗管理，可以利用动态电源电压和时钟速率控制，使得多核处理器可以在需要时以高功率和高时钟频率来工作，以及在降低了计算需求时以低功率来工作。
发明内容
本公开的一个实施例通常涉及一种多核处理器。一个示例多核处理器可以包括：多核处理器中的处理器内核的第一集合，其中处理器内核的第一集合中的每个处理器内核被配置为动态接收第一电源电压和第一时钟信号；多核处理器中的处理器内核的第二集合，其中处理器内核的第二集合中的每个处理器内核被配置为动态接收第二电源电压和第二时钟信号；以及与处理器内核的第一集合及处理器内核的第二集合相耦合的接口块，其中所述接口块被配置为便于处理器内核的第一集合和处理器内核的第二集合之间的通信。
本公开的另一实施例通常涉及一种用于管理多核处理器中的通信的方法，所述多核处理器包括多个处理器内核，所述多个处理器内核具有处理器内核的第一集合和处理器内核的第二集合。一个示例方法可以包括：响应于针对处理器内核的第一集合的时钟频率改变请求，使与多个处理器内核中的一个或多个处理器内核的通信停止；以及在确定了与处理器内核的第一集合相关联的第一锁相环操作已经获取了第一锁定信号、以及与处理器内核的第二集合相关联的第二锁相环操作也已经获取了第二锁定信号之后，恢复与多个处理器内核中的一个或多个处理器内核的通信。
本公开的另一实施例通常涉及一种包含指令序列的计算机可读介质，所述指令序列用于管理多核处理器中的通信，所述多核处理器包括多个处理器内核，所述多个处理器内核具有处理器内核的第一集合和处理器内核的第二集合。当通过计算设备执行一个示例指令序列时，所述计算设备可以被配置为：响应于针对处理器内核的第一集合的时钟频率改变请求，发布第一命令，以使与多个处理器内核中的一个或多个处理器内核的通信停止；以及在确定了与处理器内核的第一集合相关联的第一锁相环操作已经获取了第一锁定信号、以及与处理器内核的第二集合相关联的第二锁相环操作也已经获取了第二锁定信号之后，发布第二命令，以恢复与多个处理器内核中的一个或多个处理器内核的通信。
以上发明内容仅仅是说明性的，而绝不是限制性的。除了上述示例性的方案、实施例和特征之外，参照附图和以下详细说明，将清楚其他方案、其他实施例和其他特征。
附图说明
根据以下说明和所附权利要求，结合附图，本公开的前述和其他特征将更加清楚。这些附图仅仅示出了根据本公开的一些示例，且因此不应被认为是限制本公开范围。通过使用附图以额外的特征和细节来详细描述本公开。
图1示出了多核处理器的示例配置；
图2是示出了处理器内核的示例集合的框图，其中处理器内核的示例集合具有带电平移位器的示例接口块；
图3是示出了处理器内核的示例集合的另一框图，其中处理器内核的示例集合具有带同步器的示例接口块；
图4是示出了用于管理时钟频率改变的示例转化处理例程的流程图；以及
图5是示出了用于在多核处理器中处理处理器内核通信的示例计算机程序产品的框图；
以上全部均根据本公开的至少一些实施例来进行设置。
具体实施方式
在以下详细说明中，参考了作为详细说明的一部分的附图。在附图中，类似符号通常表示类似部件，除非上下文另行指明。具体实施方式部分、附图和权利要求书中记载的示例性实施例并不是限制性的。在不脱离在此所呈现主题的精神或范围的情况下，可以利用其他实施例，且可以进行其他改变。应当理解，在此一般性记载以及附图中图示的本公开的各方案可以按照在此明确公开的多种不同配置来设置、替换、组合和设计，并且构成了本公开的一部分。
本公开总体涉及与多核处理器的功率管理相关的设备、方法、系统和计算机程序。
多核处理器可以包括以阵列设置的多个处理器内核。可以通过可从位于多核处理器外围的控制块接收的信号来控制与单个处理器内核相关联的功率简档(profile)。功率简档可以包括但不限于：内核处理器的一个或多个电源电压、内核处理器的时钟速率、内核处理器的时钟乘法器、内核处理器的功率抑制、和/或内核处理器的休眠状态周期。
图1示出了根据本公开的至少一些实施例设置的多核处理器100的示例配置。多核处理器100可以包括在集成电路中以二维阵列中的行和列设置的多个处理器内核102。处理器内核可以通过接口电路120与相邻处理器内核耦合。在一些实施方式中，处理器内核102可以彼此水平耦合，彼此垂直耦合，和/或通过接口电路120彼此对角耦合。在一些示例实施方式中，位于多核处理器100的一个边沿上的处理器内核102还可以利用环绕连接(wrap-around connection)122与相对边沿上的处理器内核102耦合，环绕连接122可以用于确保在同一行和/或列的处理器内核之间的连续连接。
多核处理器100还可以分为区。在一些实施方式中，多核处理器100的区可以对应于二维阵列的行，以及这些区可以或可以不重叠。每行处理器也被称为“带”。例如，多核处理器100可以分为带112、114、116和118。每个带可以与独立的功率简档相关联。例如，带112可以由从功率控制时钟108接收的电源电压供电，和/或可以与通过从时钟控制块110接收的时钟信号定义的独立时钟域相关联。在一些实施方式中，如图1所示，功率控制块108和时钟控制块110可以设置在多核处理器100的两个不同侧。在一些其它实施方式中，功率控制块108和时钟控制块110可以设置在多核处理器100的同一侧。在另外的其它一些实施方式中，功率控制块108和时钟控制块110可以设置在位于多核处理器100的中心附近的公共区域中。
可以基于分配给带中的处理器内核的任务的计算需求来确定与带相关联的功率简档。在一些实施方式中，在每个处理器内核的输入处放置的传感器可以被配置为测量处理器内核的电源电压和局部温度。可以在功率控制块108中保持所测量的电源电压和局部温度。与每个处理器内核相关联的一个或多个性能计数器还可以向功率控制块108提供反馈。基于所测量的操作信息(例如，电源电压和局部温度)和性能数据，功率控制块108然后可以被配置为针对每个带选择电源电压。例如，具有最高计算需求的任务被调度给最顶层的带，如带112。带112可以被配置为以高电源电压进行操作。具有较小计算需求的任务可以被调度给带114，依此类推。带114、116和118因而可以被配置为以较低电源电压操作。
在一些实施方式中，可以选择带的电源电压，从而针对相邻带的所选电源电压可以相差有限量。该有限量可以基于与一个带相关联的输出电压电平和与相邻带相关联的输入电压电平之间的关系。例如，假设具有较高电源电压的带(例如，带112)可以与输出电压电平(例如，V0)相关联。V0需要可靠地落入针对相邻带(例如，带114)的可接受输入电压电平范围(例如，V1+到V1-)内。换言之，功率控制块108可以被配置为选择带112和带114的电源电压，从而可以保持V0与范围V1+到V1-之间的上述关系。
为了保持以上讨论的有限差值关系，调整一个带的电源电压可以涉及调整另一个带的电源电压。为了说明，假设功率控制块108可以调整带112的电源电压。为了保持有限差值关系，功率控制块108可以在调整带112的电源电压之前调整带118、116和114的电源电压。
尽管响应于计算需求的改变动态地调整带的功率简档可以降低多核处理器的功耗，但是这种调整会花费一段时间以稳定。为了进一步说明便于多核处理器100中的两个处理器内核之间的通信的接口，可以选择图1的由处理器内核152、154和156组成的子集150。处理器内核152属于带112；处理器内核154属于带114；以及处理器内核156属于带116。
图2是示出了根据本公开的至少一些实施例设置的处理器内核的示例子集150的框图，其中处理器内核的示例子集150具有带电平移位器的示例接口块。处理器内核152可以由电源电压1供电，并与具有电平移位器202的接口块200耦合；处理器内核154可以由电源电压2供电，并与相同的接口块200耦合；处理器内核156可以由电源电压3供电，并与具有电平移位器206的接口块204耦合。在一些实施方式中，电平移位器202的输入可以是电源电压1和电源电压2，以及电平移位器206的输入可以是电源电压2和电源电压3。电源电压1、电源电压2和电源电压3可以来自功率控制块，如图1的功率控制块108。
当带112的处理器内核152向带114的处理器内核154发送信号时，在一些实施方式中，电平移位器202的输出电压可以依赖于电源电压2，以及电平移位器202的输入电压可以依赖于电源电压1。电平移位器被设置为转化信号电平，使得每个处理器内核正确地操作(例如，处理器内核将电压适当地解译为有效逻辑电平，即使处理器内核由不同电源电压供电)。这里，电平移位器202可以适于将与带112相关联的第一逻辑电平转化为与带114相关联的第二逻辑电平，以及电平移位器202可以以电源电压2为基准。另一方面，当带114的处理器内核154向带112的处理器内核152发送信号时，电平移位器202的输出电压可以依赖于电源电压1，以及电平移位器202的输入电压可以依赖于电源电压2。换言之，电平移位器202可以适于将与带114相关联的第二逻辑电平转化为与带112相关联的第一逻辑电平，以及电平移位器202可以以电源电压1为基准。以上描述的电源电压1、电源电压2和电平移位器202之间的关系类似地应用于电源电压2、电源电压3和电平移位器206之间的关系。
图3是示出了根据本公开的至少一些实施例设置的处理器内核的示例子集150的另一框图，其中处理器内核的示例子集150具有带同步器的示例接口块。可以通过时钟信号1驱动处理器内核152，并且处理器内核152与具有同步器302的接口块300耦合；可以通过时钟信号2驱动处理器内核154，并且处理器内核154与同一接口块300耦合；以及可以通过时钟信号3驱动处理器内核156，并且处理器内核156与具有同步器306的接口块304耦合。在一些实施方式中，时钟信号1、时钟信号2、时钟信号3和各锁相环(PPL)可以是时钟控制块(如时钟控制块110)的一部分。PPL块的处理结果可以反馈给转化处理例程308。转化处理例程308产生的命令还可以被发送给同步器302和/或同步器306。
如上所述，当带的功率简档改变(如时钟频率改变)时，带的时钟信号会变得不稳定。为了处理这种情况，图4是示出了根据本公开的至少一些实施例设置的用于管理时钟频率改变的示例转化处理例程400的流程图。为了易于描述，根据处理器内核集合和接口块描述的转化处理例程400与先前关于图3描述的那些基本类似。转化处理例程400可以包括如操作402、404、406、408和/或410所描述的一个或多个功能、操作或动作。在一些实施方式中，基于所期望的结果，针对转化处理例程400的所示出的操作的各种特征可以组合为较少的操作、分成另外的操作或删除一些操作。
针对转化处理例程300的处理可以在操作302开始，“接收时钟频率改变请求”。操作304可以在操作302之后，“使带之间的通信停止”。操作306可以在操作304之后，“检查请求带和相邻带的PLL块”。操作308可以在操作306之后，“每个PLL块需要锁定？”。当未能满足块308处测试的判决逻辑(否)，操作308之后可以是操作306，或者当满足在块308处测试的判决逻辑(是)，操作308之后可以是操作310，“确定是否恢复带间的通信”。针对例程的处理可以在块310之后终止。
为了说明，假设请求图3中的带114的处理器内核154基于分配给带114进行处理的任务来改变其时钟频率。在操作402接收到请求之后，转化处理例程400可以在操作404中向同步器302和同步器306发布命令，以使处理器内核154与处理器内核152之间和处理器内核154与处理器内核156之间的通信停止。在操作404之后，可以在操作406中检查针对与带114相邻的带的PLL块的输出。依据在操作408中所确定的PLL块是否获取了锁定，转化处理例程400可以在操作410中确定是否正确地出现了转化序列，以及是否可以恢复带间的通信。
在一些实施方式中，在PLL块1、PLL块2和PLL块3中的每一个在操作408中被确定为获取了各时钟信号的锁定之后，可以向处理器内核154、同步器302和同步器306发送稳定时钟信号。然后，同步器302可以被配置为针对处理器内核152和处理器内核154之间的通信而同步时钟信号1和时钟信号2。类似地，同步器306可以被配置为针对处理器内核154和处理器内核156之间的通信而同步时钟信号2和时钟信号3。
图5是示出了根据本公开的至少一些实施例的用于在多核处理器中处理处理器内核通信的计算机程序产品500的框图。计算机程序产品500可以包括用于执行上述及图4所示的转化处理例程的一个或多个可执行指令502的集合。计算机程序产品500可以在信号承载介质504或另一类似通信介质506中传送。计算机程序产品500还可以记录在计算机可读介质508或另一类似可读介质510中。
在系统方案的硬件和软件实现方式之间存在一些小差别；硬件或软件的使用一般(但并非总是，因为在特定情况下硬件和软件之间的选择可能变得很重要)是一种体现成本与效率之间权衡的设计选择。可以各种手段(例如，硬件、软件和/或固件)来实施这里所描述的工艺和/或系统和/或其他技术，并且优选的工艺将随着所述工艺和/或系统和/或其他技术所应用的环境而改变。例如，如果实现方确定速度和准确性是最重要的，则实现方可以选择主要为硬件和/或固件配置的手段；如果灵活性是最重要的，则实现方可以选择主要是软件的实施方式；或者，同样也是可选地，实现方可以选择硬件、软件和/或固件的特定组合。
以上的详细描述通过使用方框图、流程图和/或示例，已经阐述了设备和/或工艺的众多实施例。在这种方框图、流程图和/或示例包含一个或多个功能和/或操作的情况下，本领域技术人员应理解，这种方框图、流程图或示例中的每一功能和/或操作可以通过各种硬件、软件、固件或实质上它们的任意组合来单独和/或共同实现。在一个实施例中，本公开所述主题的若干部分可以通过专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、或其他集成格式来实现。然而，本领域技术人员应认识到，这里所公开的实施例的一些方面在整体上或部分地可以等同地实现在集成电路中，实现为在一台或多台计算机上运行的一个或多个计算机程序(例如，实现为在一台或多台计算机系统上运行的一个或多个程序)，实现为在一个或多个处理器上运行的一个或多个程序(例如，实现为在一个或多个微处理器上运行的一个或多个程序)，实现为固件，或者实质上实现为上述方式的任意组合，并且本领域技术人员根据本公开，将具备设计电路和/或写入软件和/或固件代码的能力。此外，本领域技术人员将认识到，本公开所述主题的机制能够作为多种形式的程序产品进行分发，并且无论实际用来执行分发的信号承载介质的具体类型如何，本公开所述主题的示例性实施例均适用。信号承载介质的示例包括但不限于：可记录型介质，如软盘、硬盘驱动器、紧致盘(CD)、数字视频盘(DVD)、数字磁带、计算机存储器等；以及传输型介质，如数字和/或模拟通信介质(例如，光纤光缆、波导、有线通信链路和/或信道、无线通信链路和/或信道等)。
本领域技术人员应认识到，上文详细描述了设备和/或工艺，此后使用工程实践来将所描述的设备和/或工艺集成到数据处理系统中是本领域的常用手段。也即，这里所述的设备和/或工艺的至少一部分可以通过合理数量的试验而被集成到数据处理系统中。本领域技术人员将认识到，典型的数据处理系统一般包括以下各项中的一项或多项：系统单元外壳；视频显示设备；存储器，如易失性和非易失性存储器；处理器，如微处理器和数字信号处理器；计算实体，如操作系统、驱动程序、图形用户接口、以及应用程序；一个或多个交互设备，如触摸板或屏幕；和/或控制系统，包括反馈环和控制电动机(例如，用于感测位置和/或速度的反馈；用于移动和/或调整分量和/或数量的控制电动机)。典型的数据处理系统可以利用任意合适的商用部件(如数据计算/通信和/或网络计算/通信系统中常用的部件)予以实现。
本公开所述的主题有时说明不同部件包含在不同的其他部件内或者不同部件与不同的其他部件相连。应当理解，这样描述的架构只是示例，事实上可以实现许多能够实现相同功能的其他架构。在概念上，有效地“关联”用以实现相同功能的部件的任意设置，从而实现所需功能。因此，这里组合实现具体功能的任意两个部件可以被视为彼此“关联”从而实现所需功能，而无论架构或中间部件如何。同样，任意两个如此关联的部件也可以看作是彼此“可操作地连接”或“可操作地耦合”以实现所需功能，且能够如此关联的任意两个部件也可以被视为彼此“能可操作地耦合”以实现所需功能。能可操作地耦合的具体示例包括但不限于物理上可连接和/或物理上交互的部件，和/或无线交互和/或可无线交互的部件，和/或逻辑交互和/或可逻辑交互的部件。
至于本文中任何关于多数和/或单数术语的使用，本领域技术人员可以从多数形式转换为单数形式，和/或从单数形式转换为多数形式，以适合具体环境和应用。为清楚起见，在此明确声明单数形式/多数形式可互换。
本领域技术人员应当理解，一般而言，所使用的术语，特别是所附权利要求中(例如，在所附权利要求的主体部分中)使用的术语，一般地应理解为“开放”术语(例如，术语“包括”应解释为“包括但不限于”，术语“具有”应解释为“至少具有”等)。本领域技术人员还应理解，如果意在所引入的权利要求中标明具体数目，则这种意图将在该权利要求中明确指出，而在没有这种明确标明的情况下，则不存在这种意图。例如，为帮助理解，所附权利要求可能使用了引导短语“至少一个”和“一个或多个”来引入权利要求中的特征。然而，这种短语的使用不应被解释为暗示着由不定冠词“一”或“一个”引入的权利要求特征将包含该特征的任意特定权利要求限制为仅包含一个该特征的发明，即便是该权利要求既包括引导短语“一个或多个”或“至少一个”又包括不定冠词如“一”或“一个”(例如，“一”和/或“一个”应当典型地被解释为意指“至少一个”或“一个或多个”)；在使用定冠词来引入权利要求中的特征时，同样如此。另外，即使明确指出了所引入权利要求特征的具体数目，本领域技术人员应认识到，这种列举应典型地解释为意指至少是所列数目(例如，不存在其他修饰语的短语“两个特征”典型地意指至少两个该特征，或者两个或更多该特征)。另外，在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。在使用类似于“A、B或C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B或C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。本领域技术人员还应理解，实质上任意表示两个或更多可选项目的转折连词和/或短语，无论是在说明书、权利要求书还是附图中，都应被理解为给出了包括这些项目之一、这些项目任一方、或两个项目的可能性。例如，短语“A或B”应当被理解为包括“A”或“B”、或“A和B”的可能性。
尽管已经在此公开了多个方案和实施例，但是本领域技术人员应当明白其他方案和实施例。这里所公开的多个方案和实施例是出于说明性的目的，而不是限制性的，本公开的真实范围和精神由所附权利要求表征。

Claims (20)

1.一种多核处理器，包括：
多核处理器中的处理器内核的第一集合，其中处理器内核的第一集合中的每个处理器内核被配置为动态接收第一电源电压和第一时钟信号；
多核处理器中的处理器内核的第二集合，其中处理器内核的第二集合中的每个处理器内核被配置为动态接收第二电源电压和第二时钟信号；以及
与处理器内核的第一集合及处理器内核的第二集合相耦合的接口块，其中所述接口块被配置为便于处理器内核的第一集合和处理器内核的第二集合之间的通信。
2.根据权利要求1所述的多核处理器，其中接口块还包括：第一电平移位器，以第二电源电压为基准，并适于：针对从处理器内核的第一集合发送到处理器内核的第二集合的第一信号，将与处理器内核的第一集合相关联的第一逻辑电平转化为与处理器内核的第二集合相关联的第二逻辑电平。
3.根据权利要求1所述的多核处理器，其中接口块还包括：第二电平移位器，以第一电源电压为基准，并适于：针对从处理器内核的第二集合发送到处理器内核的第一集合的第二信号，将与处理器内核的第二集合相关联的第二逻辑电平转化为与处理器内核的第一集合相关联的第一逻辑电平。
4.根据权利要求1所述的多核处理器，其中接口块还包括：同步器，被配置为：针对处理器内核的第一集合中的一个或多个处理器内核与处理器内核的第二集合中的一个或多个处理器内核之间的通信，使第一时钟信号和第二时钟信号同步。
5.根据权利要求1所述的多核处理器，其中处理器内核的第一集合和处理器内核的第二集合被配置为：从位于所述多核处理器外围的一个或多个控制块接收一个或多个控制信号。
6.根据权利要求1所述的多核处理器，其中处理器内核的第一集合位于所述多核处理器的第一区域，以及处理器内核的第二集合位于所述多核处理器的第二区域。
7.根据权利要求6所述的多核处理器，其中所述第一区域和第二区域是所述多核处理器的重叠区域。
8.根据权利要求6所述的多核处理器，其中所述第一区域和第二区域是所述多核处理器的非重叠区域。
9.根据权利要求6所述的多核处理器，其中所述第一区域对应于所述多核处理器的第一行，以及所述第二区域对应于所述多核处理器的第二行。
10.根据权利要求1所述的多核处理器，其中接口块被配置为：当确定第一时钟信号和/或第二时钟信号中的一个或多个发生了改变时，使处理器内核的第一集合和处理器内核的第二集合之间的通信停止。
11.根据权利要求10所述的多核处理器，其中接口块被配置为：在确定第一时钟信号和/或第二时钟信号中的一个或多个已经稳定之后，恢复处理器内核的第一集合和处理器内核的第二集合之间的通信。
12.根据权利要求5所述的多核处理器，其中处理器内核的第一集合与处理器内核的第二集合相邻，以及一个或多个控制块被配置为：选择第一电源电压和第二电源电压来保持第一电源电压和第二电源电压之间的差值关系。
13.根据权利要求12所述的多核处理器，其中所述差值关系基于使与处理器内核的第一集合相关联的输出电压电平在与处理器内核的第二集合相关联的可接受输入电压电平的范围之内。
14.根据权利要求1所述的多核处理器，其中处理器内核的第一集合和处理器内核的第二集合被配置为：从位于公共区域的一个或多个控制块接收一个或多个控制信号，所述公共区域基本位于处理器内核的第一集合和处理器内核的第二集合的中心。
15.一种用于管理多核处理器中的通信的方法，所述多核处理器包括多个处理器内核，所述多个处理器内核具有处理器内核的第一集合和处理器内核的第二集合，所述方法包括：
响应于针对处理器内核的第一集合的时钟频率改变请求，使与多个处理器内核中的一个或多个处理器内核的通信停止；以及
在确定了与处理器内核的第一集合相关联的第一锁相环操作已经获取了第一锁定信号、以及与处理器内核的第二集合相关联的第二锁相环操作也已经获取了第二锁定信号之后，恢复与多个处理器内核中的一个或多个处理器内核的通信。
16.根据权利要求15所述的方法，其中恢复通信还包括：确定与多核处理器中的处理器内核的第三集合相关联的第三锁相环操作已经获取了第三锁定信号，其中所述处理器内核的第三集合与处理器内核的第一集合相邻。
17.根据权利要求16所述的方法，其中处理器内核的第二集合与处理器内核的第一集合相邻。
18.一种包含指令序列的计算机可读介质，所述指令序列用于管理多核处理器中的通信，所述多核处理器包括多个处理器内核，所述多个处理器内核具有处理器内核的第一集合和处理器内核的第二集合，当通过计算设备执行所述指令序列时，使所述计算设备：
响应于针对处理器内核的第一集合的时钟频率改变请求，发布第一命令，以使与多个处理器内核中的一个或多个处理器内核的通信停止；以及
在确定了与处理器内核的第一集合相关联的第一锁相环操作已经获取了第一锁定信号、以及与处理器内核的第二集合相关联的第二锁相环操作也已经获取了第二锁定信号之后，发布第二命令，以恢复与多个处理器内核中的一个或多个处理器内核的通信。
19.根据权利要求18所述的计算机可读介质，还包括以下指令序列，当通过计算设备执行所述指令序列时，使所述计算设备：确定与多核处理器中的处理器内核的第三集合相关联的第三锁相环操作是否已经获取了第三锁定信号，其中所述处理器内核的第三集合与处理器内核的第一集合相邻。
20.根据权利要求19所述的计算机可读介质，其中处理器内核的第二集合与处理器内核的第一集合相邻。
CN201180005030.6A 2010-02-26 2011-02-11 多核处理器中的处理器内核通信 Expired - Fee Related CN102667744B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/713,220 US8549339B2 (en) 2010-02-26 2010-02-26 Processor core communication in multi-core processor
US12/713,220 2010-02-26
PCT/US2011/024477 WO2011106172A1 (en) 2010-02-26 2011-02-11 Processor core communication in multi-core processor

Publications (2)

Publication Number Publication Date
CN102667744A true CN102667744A (zh) 2012-09-12
CN102667744B CN102667744B (zh) 2015-06-10

Family

ID=44505940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180005030.6A Expired - Fee Related CN102667744B (zh) 2010-02-26 2011-02-11 多核处理器中的处理器内核通信

Country Status (6)

Country Link
US (1) US8549339B2 (zh)
JP (1) JP5547820B2 (zh)
KR (1) KR101426341B1 (zh)
CN (1) CN102667744B (zh)
DE (1) DE112011100695T5 (zh)
WO (1) WO2011106172A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103995577A (zh) * 2013-02-15 2014-08-20 英特尔公司 动态控制处理器的最大工作电压
CN105589336A (zh) * 2014-11-07 2016-05-18 三星电子株式会社 多处理器设备

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2362297B1 (en) * 2010-02-25 2014-05-14 Telefonaktiebolaget L M Ericsson (publ) Technique for selecting a frequency of operation in a processor system
WO2013158116A1 (en) * 2012-04-20 2013-10-24 Hewlett-Packard Development Company, L.P. Voltage regulator control system
US20140122916A1 (en) * 2012-10-31 2014-05-01 Guadalupe J. Garcia Reducing the overhead associated with frequency changes in processors
WO2014133522A2 (en) 2013-02-28 2014-09-04 Empire Technology Development, Llc Local message queue processing for co-located workers
CN109240481B (zh) * 2013-08-28 2020-08-11 威盛电子股份有限公司 多核微处理器及使用其省电的方法
KR102325453B1 (ko) * 2014-12-04 2021-11-11 삼성전자주식회사 반도체 장치의 동작 방법
EP3062142B1 (en) 2015-02-26 2018-10-03 Nokia Technologies OY Apparatus for a near-eye display
KR102474620B1 (ko) * 2016-01-25 2022-12-05 삼성전자주식회사 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
KR102550422B1 (ko) * 2016-01-25 2023-06-30 삼성전자주식회사 반도체 장치
US10650552B2 (en) 2016-12-29 2020-05-12 Magic Leap, Inc. Systems and methods for augmented reality
EP3343267B1 (en) 2016-12-30 2024-01-24 Magic Leap, Inc. Polychromatic light out-coupling apparatus, near-eye displays comprising the same, and method of out-coupling polychromatic light
US10578870B2 (en) 2017-07-26 2020-03-03 Magic Leap, Inc. Exit pupil expander
WO2019113570A1 (en) 2017-12-10 2019-06-13 Magic Leap, Inc. Anti-reflective coatings on optical waveguides
EP3729172A4 (en) 2017-12-20 2021-02-24 Magic Leap, Inc. INSERT FOR AUGMENTED REALITY VIEWING DEVICE
WO2019178567A1 (en) 2018-03-15 2019-09-19 Magic Leap, Inc. Image correction due to deformation of components of a viewing device
EP3803450A4 (en) 2018-05-31 2021-08-18 Magic Leap, Inc. POSITIONING A RADAR HEAD
US11579441B2 (en) 2018-07-02 2023-02-14 Magic Leap, Inc. Pixel intensity modulation using modifying gain values
WO2020010226A1 (en) 2018-07-03 2020-01-09 Magic Leap, Inc. Systems and methods for virtual and augmented reality
EP4270016A3 (en) 2018-07-24 2024-02-07 Magic Leap, Inc. Temperature dependent calibration of movement detection devices
WO2020023543A1 (en) 2018-07-24 2020-01-30 Magic Leap, Inc. Viewing device with dust seal integration
WO2020028834A1 (en) 2018-08-02 2020-02-06 Magic Leap, Inc. A viewing system with interpupillary distance compensation based on head motion
EP3830631A4 (en) 2018-08-03 2021-10-27 Magic Leap, Inc. NON-FUSED POSE DRIFT CORRECTION OF A FUSED TOTEM IN A USER INTERACTION SYSTEM
TWI682634B (zh) 2018-11-06 2020-01-11 崛智科技有限公司 積體電路系統
CN117111304A (zh) 2018-11-16 2023-11-24 奇跃公司 用于保持图像清晰度的图像尺寸触发的澄清
EP3939030A4 (en) 2019-03-12 2022-11-30 Magic Leap, Inc. REGISTRATION OF LOCAL CONTENT BETWEEN FIRST AND SECOND VIEWERS OF AUGMENTED REALITY
US11445232B2 (en) 2019-05-01 2022-09-13 Magic Leap, Inc. Content provisioning system and method
CN114174895A (zh) 2019-07-26 2022-03-11 奇跃公司 用于增强现实的系统和方法
KR20210017054A (ko) * 2019-08-06 2021-02-17 삼성전자주식회사 멀티-코어 시스템 및 그 동작 제어 방법
JP2023502927A (ja) 2019-11-15 2023-01-26 マジック リープ， インコーポレイテッド 外科手術環境において使用するための視認システム
KR102606224B1 (ko) * 2023-05-25 2023-11-29 메티스엑스 주식회사 프로세스 간 통신을 지원하기 위한 하드웨어 아키텍처를 포함하는 전자 장치 및 프로세스 간 통신을 수행하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877492A (zh) * 2005-06-10 2006-12-13 乐金电子（昆山）电脑有限公司 多核处理器的电源控制装置及其方法
US20070174586A1 (en) * 2005-04-15 2007-07-26 Rambus, Inc. Processor controlled interface
CN101233475A (zh) * 2005-08-02 2008-07-30 先进微装置公司 增加于多核心处理器上的一个或多个核心的工作量效能

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711447B1 (en) * 2003-01-22 2004-03-23 Intel Corporation Modulating CPU frequency and voltage in a multi-core CPU architecture
JP2006518064A (ja) * 2003-01-23 2006-08-03 ユニバーシティー オブ ロチェスター マルチクロックドメインを有するマイクロプロセッサ
US7103320B2 (en) * 2003-04-19 2006-09-05 International Business Machines Corporation Wireless communication system within a system on a chip
JP2005100269A (ja) * 2003-09-26 2005-04-14 Toshiba Microelectronics Corp 半導体集積回路
US7219245B1 (en) * 2004-06-03 2007-05-15 Advanced Micro Devices, Inc. Adaptive CPU clock management
US7437581B2 (en) * 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US7802212B2 (en) * 2005-04-15 2010-09-21 Rambus Inc. Processor controlled interface
JP4846272B2 (ja) * 2005-06-07 2011-12-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2007148952A (ja) * 2005-11-30 2007-06-14 Renesas Technology Corp 半導体集積回路
US7263457B2 (en) * 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US7853808B2 (en) * 2007-01-18 2010-12-14 International Business Machines Corporation Independent processor voltage supply
JP2007305148A (ja) * 2007-06-25 2007-11-22 Univ Waseda マルチプロセッサシステム
US8281308B1 (en) * 2007-07-23 2012-10-02 Oracle America, Inc. Virtual core remapping based on temperature
US7945804B2 (en) * 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
US8032772B2 (en) * 2007-11-15 2011-10-04 Intel Corporation Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor
US8578193B2 (en) * 2007-11-28 2013-11-05 International Business Machines Corporation Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors
US8589707B2 (en) * 2008-12-05 2013-11-19 Stmicroelectronics International N.V. System and method for optimizing electrical power consumption by changing CPU frequency including steps of changing the system to a slow mode, changing a phase locked loop frequency register and changing the system to a normal mode
US7915910B2 (en) * 2009-01-28 2011-03-29 Apple Inc. Dynamic voltage and frequency management

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070174586A1 (en) * 2005-04-15 2007-07-26 Rambus, Inc. Processor controlled interface
CN1877492A (zh) * 2005-06-10 2006-12-13 乐金电子（昆山）电脑有限公司 多核处理器的电源控制装置及其方法
CN101233475A (zh) * 2005-08-02 2008-07-30 先进微装置公司 增加于多核心处理器上的一个或多个核心的工作量效能

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103995577A (zh) * 2013-02-15 2014-08-20 英特尔公司 动态控制处理器的最大工作电压
US9335803B2 (en) 2013-02-15 2016-05-10 Intel Corporation Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
CN103995577B (zh) * 2013-02-15 2017-07-18 英特尔公司 动态控制处理器的最大工作电压
CN105589336A (zh) * 2014-11-07 2016-05-18 三星电子株式会社 多处理器设备
CN105589336B (zh) * 2014-11-07 2021-01-01 三星电子株式会社 多处理器设备

Also Published As

Publication number Publication date
DE112011100695T5 (de) 2013-01-17
KR101426341B1 (ko) 2014-08-06
JP2013525872A (ja) 2013-06-20
CN102667744B (zh) 2015-06-10
JP5547820B2 (ja) 2014-07-16
US8549339B2 (en) 2013-10-01
US20110213991A1 (en) 2011-09-01
KR20120131195A (ko) 2012-12-04
WO2011106172A1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
CN102667744A (zh) 多核处理器中的处理器内核通信
CN102213997B (zh) 用于中断功率管理的方法和设备
KR102084577B1 (ko) 전자 디바이스들 사이의 액티비티 계속
US20170185374A1 (en) Using a plurality of buffers to provide audio for synchronized playback to multiple audio devices having separate device clocks
CN102713824A (zh) 基于未来使用估计的分配存储器
JP5322595B2 (ja) コンピュータ、制御方法、及びプログラム
CN102750076A (zh) 信息处理装置及其控制方法
CN105493034A (zh) 用于管理指示包括异构应用的应用程序组的标签窗口的方法和装置
CN102770841A (zh) 用于产生最小引导映像的方法和装置
US10565045B2 (en) Modularized collaborative performance issue diagnostic system
US20220147332A1 (en) Methods, Apparatuses and Computer Program Products for Improving Productivity for Building Applications
JP2013131060A (ja) 情報処理装置
US5978832A (en) Time to completion determination in a multitasking workstation
JP4208860B2 (ja) 情報処理装置、情報処理方法、ならびに記憶媒体
US7523325B2 (en) Power control system and method, and main and auxiliary devices applied to the same
US20180249017A1 (en) Data Usage Based Data Transfer Determination
WO2016121108A1 (ja) ストレージ装置管理方法および計算機システム
US20180356875A1 (en) Efficient reduction in electric power consumption for a parallel processing system
CN102243511B (zh) 多计算机管理装置及多计算机管理方法
US20070050048A1 (en) Control apparatus and method, and program
WO2016098322A1 (ja) 電力制御システム、電力管理装置、電力監視制御装置、電力制御方法及びそのためのプログラムを記録した記録媒体
TWI745763B (zh) 播放裝置的排程管理方法與排程管理系統
KR102013579B1 (ko) 스트리밍 서비스의 성능 확장 방법 및 이를 위한 장치
JP2004348183A (ja) 信号処理装置および信号処理方法
CN102681965A (zh) 资料传输系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150610

Termination date: 20220211