CN103995577B - 动态控制处理器的最大工作电压 - Google Patents

动态控制处理器的最大工作电压 Download PDF

Info

Publication number
CN103995577B
CN103995577B CN201410049126.8A CN201410049126A CN103995577B CN 103995577 B CN103995577 B CN 103995577B CN 201410049126 A CN201410049126 A CN 201410049126A CN 103995577 B CN103995577 B CN 103995577B
Authority
CN
China
Prior art keywords
processor
core
maximum working
voltage
working voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410049126.8A
Other languages
English (en)
Other versions
CN103995577A (zh
Inventor
Z·王
D·J·艾耶斯
S·巴拉苏布拉马尼恩
S·古普塔
S·卢苏
S·M·雷米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103995577A publication Critical patent/CN103995577A/zh
Application granted granted Critical
Publication of CN103995577B publication Critical patent/CN103995577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及动态控制处理器的最大工作电压。在一种实施方式中，一种处理器包括电压计算逻辑，该电压计算逻辑至少部分地基于多个系数值计算多个最大工作电压值，每一最大工作电压值均与多个核心的活动核心的数量相关联。以这种方式，取决于活动核心的数量，处理器可以以不同的最大工作电压操作。描述且要求保护其他实施方式。

Description

动态控制处理器的最大工作电压
背景技术
半导体处理和逻辑设计的发展已经允许增加可以出现在集成电路器件上的逻辑的量。结果，计算机系统配置已经从系统中的单个或多个集成电路进化到单片集成电路上的多个硬件线程、多核心、多设备和/或完整的系统。另外，随着集成电路的密度不断增长，计算系统（从嵌入式系统到服务器）的功率要求也已经迅速增加。此外，软件低效及其对硬件的要求也已经引起计算设备能量消耗的增加。事实上，一些研究指出，计算设备消耗像美国这样的一个国家的整体电力供应的相当大的百分比。结果，存在对与集成电路相关联的能量效率和能源节约的重大需求。随着服务器、台式计算机、笔记本、超极本（UltrabookTM）、平板、移动电话、处理器、嵌入式系统等等变得更加普遍（从包含在典型计算机、汽车和电视中到包含在生物技术中），这些需求将增加。
对于诸如处理器等的半导体，最大频率或性能通常受到热设计功率（TDP）或栅氧化层可靠性的限制。对于多核心处理器，最大频率或性能倾向于是在所有核心活动时所限制的功率，且倾向于受到单个核心运行时栅氧化层可靠性的限制。通常，多核心处理器具有基于使用模型确定的固定核心工作电压。如果用户以仅单个核心活动来操作处理器，则栅氧化层故障率倾向于远小于栅氧化层故障目标。相反，如果用户以所有核心活动来操作处理器，则栅氧化层故障率倾向于远大于栅氧化层故障目标。因而，在第二场景中，栅氧化层故障率超过目标率。且在第一场景中，当没有优化单核心场景中工作电压时，损失了性能。
附图说明
图1A是根据本发明的一个实施方式的处理器的操作的图解说明。
图1B是根据本发明的一个实施方式的处理器的操作的另一图解说明。
图2A是根据本发明的一个实施方式把最大工作电压与活动核心的数量关联起来的图解说明。
图2B是根据本发明的一个实施方式的按活动核心的数量的目标栅氧化层故障率的图解说明。
图3是根据本发明的一个实施方式的系统的一部分的框图。
图4是阐释根据本发明的一个实施方式的电压控制逻辑的框图。
图5A是根据本发明的一个实施方式用于计算最大工作电压的方法的流程图。
图5B是根据本发明的一种实施方式用于为处理器动态地确定工作电压的方法的流程图。
图6是根据本发明的一个实施方式的处理器的框图。
图7是根据本发明的另一实施方式的多域处理器的框图。
图8是根据本发明的一个实施方式的系统的框图。
具体实施方式
在各种实施方式中，可以动态地编程处理器或其他半导体设备的操作的最大工作电压。在多个实施方式中，这一最大工作电压可以至少部分地基于处理器的活动程度。对于一个这样的实施方式，可以基于多核心处理器的活动核心的数量确定最大工作电压。可以存在获得这一工作电压的不同方式。例如，处理器可以存储一组固定最大工作电压值。或者，诸如处理器的功率控制单元（PCU）等的功率控制器可以动态地确定这些值。在任何情况下，基于这种信息和附加的处理器约束和/或可靠性条件，这一PCU可以基于该时刻使用多少核心来确定所决定的工作电压。以这种方式，处理器可以以低的核心计数实现较高的操作频率和性能，且确保跨越所有核心配置的可靠性。通过动态地确定该组最大工作电压，可以减少用来计算最优电压的熔丝的数量。
相反，许多处理器跨越所有核心计数配置应用恒定的最大工作电压（Vmax）。例如，15个核心的产品在以所有15个核心都活动而操作时将具有与在它仅有一个核心活动时相同的Vmax。当这样的处理器以所有核心都活动而操作时，工作电压常常受到热功率限制的限制，且因此不挑战Vmax规定的可靠性。然而，单核心操作消耗少得多的功率且因此Vmax变成对性能的限制。
各实施方式消除了在较高核心计数时可用的Vmax顶部空间，且允许以较低核心计数使用这一顶部空间，由此在较低核心计数时增加电压，而不影响高核心计数性能。各实施方式可以进一步通过把工作电压编程为活动核心的数量的函数来跨越所有核心计数配置均衡故障率（例如，每百万的缺陷（DPM））。考虑具有N个核心的处理器。用户可以选择操作N个核心中的任何数量的核心。可以以这样的方式选择每一核心配置的核心工作电压：在不同的核心配置中，栅氧化层故障率与目标故障率相同，由下式给出：
P故障(V1,T1,1,t)=P故障(V2,T2,2,t)=…=P故障(Vm,Tm,m,t)…=P故障(Vn,Tn,n,t)=
目标故障率
在这里，P故障(Vm,Tm,m,t)是在时刻t、温度Tm、电压Vm、m个核心活动时的栅氧化层故障率。
现在参见图1A，所示出的是根据本发明的一个实施方式的处理器的操作的图解说明，其中跨越所有核心配置均衡故障率。换句话说，不管活动核心的数量（被示出为所有核心都活动（P0n）到单个活动核心（P01））如何，故障率维持在固定的值，这在图1A中用实线示出。相反，使用固定最大工作电压，故障率取决于性能水平（例如，活动核心的数量）而改变，这在图1A中用虚线示出。
如图1B中所示出，对于跨越多核心处理器的所有核心配置的固定栅氧化层故障率，最大工作电压是暴露于工作电压的晶体管宽度的总量的函数。在较低的总设备宽度（图1B中较低的z值）处，对于给定的货存单位（SKU）故障率预算，实现较高的最大工作电压，这是由于较小量的晶体管尺寸暴露于该电压。
使用本发明的一个实施方式，在多核心处理器的仅单个核心（或少量的核心）活动时，（各）核心可以以更高的工作电压操作。在一个具体的示例中，核心可以以高出大约30毫伏（mV）操作，例如，以1.03V而不是1.0V操作。以这种方式，可以在涡轮（turbo）操作模式中实现更大的操作频率。在这一相同的示例中，以涡轮模式操作的单个核心可以以比给处理器指定的单个最大工作电压高出一个点（bin）的频率操作（其中，在一种实施方式中，一个点对应于100兆赫兹（MHz））。各实施方式也可以使得所得到的产品更加可靠，这是由于在所有核心配置处都满足目标故障率，且因此与用户实际上如何使用产品无关。
现在参见图2A，所示出的是把最大工作电压与活动核心的数量关联起来的图解说明。如图可见，使用本发明的一个实施方式，取决于活动核心的数量，可以实现可变的最大工作电压，正如曲线20中所阐释的。相反，常规的处理器提供单个最大工作电压，而不管活动核心的数量如何，正如曲线25中所阐释的。
现在参见图2B，所示出的是按照活动核心的数量的目标栅氧化层故障率的图解说明。使用本发明的一个实施方式，可以实现固定目标率而不管活动核心的数量如何，如曲线30中可见的。相反，通过像常规的处理器那样使用固定工作电压而不考虑核心的数量，可以得到广泛变化的目标故障率，如曲线35中可见的。
现在参见图3，所示出的是根据本发明的一个实施方式的系统的一部分的框图。如图3中所示出，系统100可以包括各种组件，包括被示出为多核心处理器的处理器110。处理器110可以经由外部电压调节器160耦合到电源150，电压调节器160可以执行第一电压转换，以便把初级经调节的电压提供给处理器110。
如图可见，处理器110可以是包括多个核心120a–120n的单管芯处理器插座。另外，每一核心可以与各个电压调节器125a–125n相关联，以便允许电压的细粒度控制，且因而允许每一个核心的功率和性能的细粒度控制。因而，每一核心可以以独立的电压和频率操作，允许更大的灵活性，且为平衡功率消耗和性能提供更广泛的机会。
仍然参见图3，附加的组件可以存在于在处理器内，包括输入/输出接口132、另一接口134和集成存储器控制器136。如图可见，这些组件中的每一个可以由另一集成电压调节器125x供电。在一种实施方式中，接口132可以遵照英特尔快速通道互连（IntelQuickPath Interconnect）（QPI）协议，该协议在高速缓存一致性协议中提供点对点（PtP）链路，高速缓存一致性协议包括多个层，这些层包括物理层、链路层和协议层。接口134又可以遵照快速外设部件互连（Peripheral Component Interconnect Express）（PCIeTM）规范，例如，PCI ExpressTM规范基本规范2.0版（2007年1月17日公布）。
还示出的是功率控制单元（PCU）138，功率控制单元（PCU）138可以包括执行关于处理器110的功率管理操作的处理器110的硬件、软件和/或固件。在各种实施方式中，PCU138可以包括根据本发明的一个实施方式基于多个活动核心动态地控制最大工作电压和/或其他工作参数的逻辑。此外，PCU138可以经由专用接口耦合到外部电压调节器160。以这种方式，PCU138可以指示电压调节器向处理器提供所请求的经调节的电压。
尽管为便于阐释没有示出，但应理解，附加的组件可以存在于处理器110内，例如附加的非核心逻辑和其他组件，例如内部存储器，例如一级或多级的高速缓存存储器层次结构等等。此外，尽管在图3的实现中用集成电压调节器示出，但各实施方式不限于此。
尽管参考特定集成电路中（例如计算平台或处理器中）的能量节约和能量效率来描述下列实施方式，但其他实施方式可应用于其他类型的集成电路和逻辑设备。在此描述的实施方式的类似的技术和教导可以应用于其他类型的电路或半导体设备，这些电路或半导体设备也可以受益于更好的能量效率和能量节约。例如，所公开的实施方式不限于任何特定类型的计算机系统，且也可以用于其他设备，例如手持式设备、片上系统（SoC）和嵌入式应用。手持式设备的一些示例包括蜂窝式电话、因特网协议设备、数码相机、个人数字助理（PDA）和手持式PC。嵌入式应用通常包括微控制器、数字信号处理器（DSP）、网络计算机（NetPC）、机顶盒、网络中枢、广域网（WAN）交换机或可以执行下面教导的功能和操作的任何其他系统。此外，在此描述的装置、方法和系统不限于物理计算设备，但也可以涉及用于能量节约和效率的软件优化。正如在下面的描述中容易看出的，例如对于包含美国经济的一大部分的产品中的功率节约和能量效率来说，在此描述的方法、装置和系统的实施方式（无论是指硬件、固件、软件或其组合）对‘绿色技术’未来是至关重要的。
注意，在此描述的可配置电压和/或其他工作参数控制可以独立于基于操作系统（OS）的机制例如高级配置与平台接口（ACPI）标准（例如，2006年10月10日公布的3.0b修订版）并且是对其的补充。根据ACPI，处理器可以以各种性能状态或级别操作，即从P0到PN。通常，P1性能状态可以对应于可以由OS请求的最高保证性能状态。除了这一P1状态之外，OS可以进一步请求更高的性能状态，即P0状态。因而这一P0状态可以是机会模式或涡轮模式状态，其中，在功率和/或热预算可用时，处理器硬件可以把处理器或至少其部分配置为以高于保证频率的频率操作。在多种实现中，处理器可以包括多个高于所保证的最大频率的所谓的点频率（bin frequency），也称为P1频率，其超过具体的处理器的最大峰值频率，在生产期间熔断或以另外方式写入到处理器。另外，根据ACPI，处理器可以以各种功率状态或级别操作。对于功率状态，ACPI指定不同的功率消耗状态，通常称为C态，C0、C1到Cn态。当核心活动时，它运行在C0态，且当核心空闲时，它可以被置于核心低功率状态，也称为核心非零C态（例如，C1态-C6态），且每一C态处于较低的功率消耗水平（使得C6是比C1更深的低功率状态，等等）。
尽管本发明的范围不限于此，但在一种实施方式中，可以提供电压的查找表以便存储一组最大工作电压，每一个最大工作电压都是核心的数量的函数。可以在产品的设计或表征期间确定这一组电压并将其存储在非易失性存储中。然而，由于不断增加的核心计数和测试的量会填充该表，在其他实施方式中可以基于核心计数来建模该组Vmax值，例如根据线性方程、多项式或其他曲线拟合。在一种实施方式中，PCU可以根据一个或多个等式计算该组最大工作电压值。这样的等式可以使用在设备表征期间确定且在制造/测试期间存储到处理器中的一组系数值。
尽管在一些实施方式中，可以使用三阶多项式来计算给定数量的活动核心的最大工作电压，但在其他实施方式中，可以改为使用一阶函数，以便减少熔丝位数要求。
现在参见图4，所示出的是阐释根据本发明的一个实施方式的电压控制逻辑的框图。如图4中所示出，逻辑200可以是处理器的一部分，且尤其可以存在于PCU的逻辑中。通常，逻辑200操作为确定处理器的活动核心可以操作的工作电压。尤其，基于各种不同的信息，逻辑200可以计算按所谓的电压ID（VID）的形式的工作电压，该电压ID是可以被提供给一个或多个电压调节器以便允许一个或多个电压调节器产生处于适当电压电平的工作电压的数字代码。通常，接收这一VID的电压调节模块把该值转换成工作电压，以便提供给由电压调节器供电的电路。应注意，尽管在此描述的实施方式允许基于核心的数量应用可动态改变的最大工作电压，但应理解，处理器的其他部分例如系统代理域（system agentdomain）或其他处理器电路可以以固定工作电压操作。另外，其他处理器电路例如包括一个或多个图形处理器的图形域（graphics domain）也可以受益于在此描述的可动态改变的最大工作电压。因而，尽管在此描述的实施方式参考基于活动核心的数量控制最大工作电压，但可以基于多域处理器的活动图形处理器或其他处理引擎的数量执行类似的分析。
如图4可见，逻辑200包括各种组件。首先，非易失性存储210可以包括多个系数值2120-212n。在一种实施方式中，非易失性存储210可以是基于熔丝的存储或在半导体管芯生产期间写入或熔断的处理器的其他非易失性存储。通常，这些系数值可以用来为处理器的给定数量的活动核心确定最大工作电压。即是说，如在此描述的，在动态操作期间为一定量的活动核心确定实际工作电压时，可以计算和使用一组最大工作电压而不是单个固定最大工作电压。
注意，尽管各系数值在此被描述为被存储在非易失性存储210内，但应理解，本发明的范围不限于此，且在其他实施方式中，为了减少计算代价（以更大的存储要求为代价），代替系数值，可以把各自与给定数量的活动核心相关联的一组最大工作电压存储在非易失性存储210中。
在所示出的实现中，非易失性存储210耦合到最大电压计算逻辑220。逻辑220可以被配置为使用从非易失性存储210获取的系数值来为每种可能数量的活动核心确定最大工作电压。在一种实施方式中，对于活动核心的每种可能数量，逻辑220可以在给定的等式（例如给定的多项式中）使用各系数值来执行不同的计算。尽管本发明的范围不限于此，但在一种实施方式中，一阶多项式可以用于至少一些最大工作电压计算，而二阶多项式或三阶多项式可以用于其他最大工作电压计算。因而，逻辑220可以计算多个最大工作电压值，这些最大工作电压值中的每一个可以被存储在查找表230的多个条目2320-232n中的相应一个中。在一种实施方式中，查找表230可以在PCU或处理器的其他部分存储内实现。
仍然参见图4，在正常的处理器操作期间，基于活动核心的数量和处理器的各种工作参数例如温度、功耗水平、热设计点（TDP）、电气设计点（EDP）以及其他工作参数，电压确定逻辑240可以确定动态地操作处理器的核心的适当的工作电压。在一种实施方式中，逻辑240可以执行最小操作，以使得所决定的电压是从查找表230获得用于给定数量的活动核心的最大工作电压和基于包括TDP、EDP等等的各种处理器约束的其他电压值中的最小值。这种所确定的电压可以是VID值的形式，如以上所描述的，该VID值又可以被提供给一个或多个电压调节器。尽管在图4的实施方式中以这种高的级别示出，但应理解，本发明的范围不限于此。例如，在另一实施方式中，逻辑200可以改为使用熔断的最大操作值以及电压确定逻辑240来实现，每一熔断的最大操作值均与活动核心的不同数量（可以被存储在非易失性存储210中）相关联，在这样的实施方式中避免了对最大的电压计算逻辑220和查找表230的需要。当然，进一步的其他实现也是可能的。
现在参见图5A，所示出的是根据本发明的一个实施方式用于计算最大工作电压的方法的流程图。如图5A中所示出，方法300可以由处理器的逻辑执行。尤其，在一种实施方式中，方法300可以由PCU的电压控制逻辑执行。然而，应理解，在其他实施方式中，这种逻辑可以被实现为单机逻辑或被实现为处理器的另一部分中的一部分。通常，方法300可以用来计算一组最大工作电压值，这可以对按处理器的复位序列执行（例如，在处理器的上电序列期间）。
方法300可以从读取一组系数值开始（框310）。在一种实施方式中，可以从非易失性存储（例如在生产期间写入的熔丝存储）获得这些系数值。在图5A中所示出的实施方式中，可以读取四个这样的系数值x0-x3。然后，在框320，可以计算一组最大工作电压值并将其存储在存储中。在一种实施方式中，存储可以是PCU内包括多个条目的查找表，每一条目把多个活动核心与相应的最大工作电压关联起来。在一种实施方式中，使用相同的一组系数值，可以为每种数量的活动核心进行不同的计算。例如，在用于一个活动核心的一种实施方式中，第一多项式即x0+x1+x2+x3可以被用来生成相应的最大工作电压值。对于两个活动核心，可以使用不同的多项式即x0+2x1+4x2+8x3。最后，对于N个活动核心，又一多项式即x0+x1n+x2n2+x3n3可以被用来确定最大工作电压值。注意，在框310和框320中执行的这些操作可以为处理器的上电事件执行一次。
现在参见图5B，所示出的是根据本发明的一个实施方式用于动态地确定处理器的工作电压的方法的流程图。在一种实施方式中，方法350可以由PCU的电压控制逻辑执行。如图可见，在菱形360，可以判断核心计数是否已经改变。在一种实施方式中，核心计数的这样的改变可以在系统软件（例如OS、固件、VMM或甚至应用）对PCU做出请求以便使得各核心进入到不同的活动状态时发生。如果判断核心计数已经改变，则控制转到框370，框370中，可以基于活动核心的数量确定适当的最大工作电压（Vmax）。即是说，在正常操作期间，处理器可以连续地跟踪活动核心的数量并从查找表访问相应的Vmax限制。在一种实施方式中，基于活动核心的数量，可以访问查找表且可以获得相应的最大工作电压值。在一种实施方式中，这种所获得的最大工作电压值可以被存储在诸如PCU的配置寄存器等的配置存储中。
接下来，控制转到框380，框380中，可以至少部分地基于这一最大工作电压值确定实际的工作电压值。尤其，可以基于处理器的各种可靠性条件确定VID，这些可靠性条件可以引起确定低于可用最大工作电压的工作电压。可靠性条件或约束的示例包括TDP、EDP、热设计电流（Iccmax）和处理器温度。尽管在图5B的实施方式中以这种高的级别示出，但应理解，本发明的范围不限于此。
使用本发明的一个实施方式，可以减少与过度使用模型相关的耗损。相反，常规的方案要求对使用模型做出某些假设，尤其是在处理器在P态（例如P1、P0、Pn等等）度过的时间量方面。常常基于不符合这种基于平均的假设的过往统计和具体的使用条件而对这些使用时间条件进行平均，这可以引起超过规定的耗损。因而，各实施方式允许较更的Vmax和相应的更高的单线程/低核心计数性能而不增加栅氧化层DPM。
可以在包括服务器处理器、台式处理器、移动处理器等等的用于各种市场的处理器中实现各实施方式。现在参见图6，所示出的是根据本发明的一个实施方式的处理器的框图。如图6中所示出，处理器400可以是多核心处理器，包括多个核心410a–410n。在一种实施方式中，每一个这样的核心可以属于独立的电源域，且可以被配置为基于工作量进入和退出各种活动状态和/或涡轮模式。各种核心可以经由互连415耦合到包括各种组件的系统代理或非核心420。如图可见，非核心420可以包括共享高速缓存430，共享高速缓存430可以是末级高速缓存。另外，非核心可以包括集成存储器控制器440、各种接口450和功率控制单元455。
在各种实施方式中，功率控制单元455可以包括根据本发明的一个实施方式的电压控制逻辑459。如上所述，这一逻辑被配置确定一组最大操作值并把实际工作电压（取决于活动核心的数量）动态地限制在所决定的值，该值可以低于活动核心数量的相应的最大工作电压值。
进一步参见图6，处理器400可以例如经由存储器总线与系统存储器460通信。另外，通过接口450，可以对诸如外围设备、大容量存储等等各种片外组件进行连接。尽管在图6的实施方式中借助于这种特定实现示出，但本发明的范围不限于此。
现在参见图7，所示出的是根据本发明的另一实施方式的多域处理器的框图。如图7的实施方式中所示出的，处理器500包括多个域。具体地，核心域510可以包括多个核心5100–510n，图形域520可以包括一个或多个图形引擎，且还可以存在系统代理域550。在一些实施方式中，系统代理域550可以以与核心域无关的频率执行，且可以在所有时刻保持上电，以便处理功率控制事件和功率管理，以使得可以控制域510和520动态地进入和退出高功率状态和低功率状态。域510和520中的每一个可以以不同的电压和/或功率操作。注意，尽管仅用三个域示出，但应理解，本发明的范围不限于此，且在其他实施方式中可以存在附加的域。例如，可以存在每一个都包括至少一个核心的多个核心域。
通常，除了各种执行单元和附加的处理元件之外，每一核心510还可以包括低级高速缓存。各种核心又可以相互耦合并耦合到由末级高速缓存（LLC）5400–540n的多个单元形成的共享高速缓存存储器。在各种实施方式中，LLC540可以在各核心和图形引擎以及各种介质处理电路中共享。如图可见，环形互连530因而把各核心耦合在一起，并提供在核心、图形域520和系统代理电路550之间的互连。在一种实施方式中，互连530可以是核心域的一部分。然而，在其他实施方式中，环形互连可以属于其自己的域。
如进一步可见的，系统代理域550可以包括显示控制器552，该显示控制器552可以向关联的显示器提供控制和接口。如进一步可见的，系统代理域550可以包括功率控制单元555，该功率控制单元555可以包括根据本发明的一个实施方式的电压控制逻辑559，以便实现在此描述的最大工作电压的可配置动态控制。在各种实施方式中，这一逻辑可以如图4中所配置，且可以执行以上在图5A和图5B中所描述的算法。
如还在图7中可见的，处理器500还可以包括集成存储器控制器（IMC）570，集成存储器控制器（IMC）570可以向诸如动态随机存取存储器（DRAM）等的系统存储器提供接口。可以存在多个接口5800–580n以便允许在处理器和其他电路之间的互连。例如，在一种实施方式中，可以提供至少一个直接媒体接口（DMI）接口以及一个或多个快速外设部件互连（PCIExpressTM（PCIeTM））接口。更进一步，为了提供在诸如附加的处理器等的其他代理或其他电路之间的通信，也可以提供遵照英特尔快速通道互连（QPI）协议的一个或多个接口。尽管在图7的实施方式中以这种高的级别示出，但应理解，本发明的范围不限于此。
可以以多种不同系统类型实现各实施方式。现在参见图8，所示出的是根据本发明的一个实施方式的系统的框图。如图8中所示出，多处理器系统600是点对点互连系统，且包括经由点对点互连650耦合的第一处理器670和第二处理器680。如图6中所示出，处理器670和680中的每一个可以是包括第一处理器核心和第二处理器核心（即，处理器核心674a和674b以及处理器核心684a和684b）的多核心处理器，但潜在地，处理器中可以存在更多的核心。处理器中的每一个可以包括PCU或其他逻辑以执行在此描述的动态工作电压控制。
仍然参见图8，第一处理器670还包括存储器控制器中枢（MCH）672和点对点（P-P）接口676和678。类似地，第二处理器680包括MCH682和P-P接口686和688。如图6中所示出，MCH672和682把各处理器耦合到各自的存储器，即存储器632和存储器634，它们可以是本地附加到各自的处理器的系统存储器（例如，DRAM）的部分。第一处理器670和第二处理器680可以分别经由P-P互连662和664耦合到芯片组690。如图8中所示出，芯片组690包括P-P接口694和698。
此外，芯片组690包括通过P-P互连639把芯片组690与高性能图形引擎638耦合起来的接口692。芯片组690又可以经由接口696耦合到第一总线616。如图8中所示出，各种输入/输出（I/O）设备614可以耦合到第一总线616以及总线桥618，总线桥618把第一总线616耦合到第二总线620。各种设备可以耦合到第二总线620，包括例如键盘/鼠标622、通信设备626和数据存储单元628，例如在一种实施方式中数据存储单元628例如是包括代码630的盘驱动器或其他大容量存储设备。进一步，音频I/O624可以耦合到第二总线620。各实施方式可以合并到其他类型的系统，包括诸如智能蜂窝式电话、平板计算机、上网本、超极本TM等等的移动设备。
下列示例涉及进一步的各实施方式。在一个示例中，处理器包括核心域、非易失性存储和电压计算逻辑，该核心域包括多个核心，每一核心都执行指令，该非易失性存储用于存储多个系数值，该电压计算逻辑至少部分地基于所述多个系数值计算均与所述多个核心的活动核心的数量相关联的多个最大工作电压值。
在一个示例中，功率控制器基于相应的最大工作电压值和至少一个处理器约束为该数量的活动核心确定工作电压。
在一个示例中，在处理器的初始化期间获得所述多个系数值。
在一个示例中，功率控制器基于所述多个核心的活动核心的数量确定工作电压，且基于至少一个处理器约束防止第一核心以与活动核心的数量相关联的最大工作电压值执行。
在一个示例中，电压计算逻辑使用系数值执行第一多项式运算来为第一数量的活动核心计算第一最大工作电压值。
在一个示例中，电压计算逻辑使用系数值执行第二多项式运算来为第二数量的活动核心计算第二最大工作电压值。
在一个示例中，电压计算逻辑把第一最大工作电压值存储在查找表的第一条目中并把第二最大工作电压值存储在查找表的第二条目中。
在一个示例中，处理器进一步包括功率控制器以便在第一数量的活动核心活动时访问第一条目，并至少部分地基于第一最大工作电压值为第一数量的活动核心确定工作电压。
注意，可以使用各种装置时来实现上面的处理器。
在一个示例中，处理器包括被合并在用户设备、启用触摸的装置中的片上系统（SoC）。
在另一示例中，机器可读介质其上存储有指令，如果这些指令由机器执行则引起机器执行一种方法，该方法包括响应于活动核心的数量的改变基于处理器的活动核心的数量为处理器确定最大工作电压，并基于处理器的最大工作电压和至少一个约束计算处理器的所决定的工作电压。
在一个示例中，该方法进一步包括基于活动核心的数量访问表并从该表获得最大工作电压。
在一个示例中，该方法进一步包括当不存在对处理器的约束时把所决定的工作电压计算为最大工作电压。
在一个示例中，该方法进一步包括从处理器的非易失性存储读取一组系数值。
在一个示例中，该方法进一步包括使用该组系数值计算一组最大工作电压值，使用该组系数值根据不同的等式来计算该组最大工作电压值中的每一个，并且把该组最大工作电压值存储在表中。
在一个示例中，该方法进一步包括基于活动核心的数量访问表并从该表获得最大工作电压。
在一个示例中，该方法进一步包括允许处理器的单个核心以第一工作电压操作，且此后允许处理器的多个核心以第二工作电压操作，第一工作电压大于第二工作电压。
在一个示例中，一种装置包括用于执行如上所述的方法的装置。
在另一示例中，一种系统包括多核心处理器、存储和电压控制逻辑以及耦合到多核心处理器的动态随机存取存储器（DRAM），该多核心处理器包括多个核心，该存储存储多个最大工作电压值，所述多个最大工作电压值中的每一个是活动核心的数量的函数，该电压控制逻辑把工作电压动态地控制为最大工作电压值中相应的一个或限幅电压值，限幅电压值基于多个处理器约束中的至少一个。
在一个示例中，电压计算逻辑至少部分地基于多个系数值计算所述多个最大工作电压值。
在一个示例中，电压计算逻辑使用所述多个系数值执行第一多项式运算来为第一数量的活动核心计算第一最大工作电压值，，并且，使用所述多个系数值执行第二多项式运算来为第二数量的活动核心计算第二最大工作电压值。
在一个示例中，电压控制逻辑允许所述多个核心的单个核心以第一工作电压操作，并允许所述多个核心中的两个或更多个以第二工作电压操作，第一工作电压大于第二工作电压。
在一个示例中，该存储包括非易失性存储。
在一个示例中，计算机可读介质包括执行以上示例中的任意示例的方法的指令。
在另一示例中，处理器包括核心域、非易失性存储和电压计算装置，该核心域包括多个核心，每一核心都执行指令，该非易失性存储用于存储多个系数值，该电压计算装置用于至少部分地基于所述多个系数值计算多个最大工作电压值，每一工作电压值均与所述多个核心的活动核心的数量相关联。
在一个示例中，功率控制装置用于基于相应的最大工作电压值和至少一个处理器约束为该数量的活动核心确定工作电压。
在一个示例中，在处理器的初始化期间获得所述多个系数值。
在一个示例中，功率控制装置基于所述多个核心的活动核心的数量确定工作电压，并基于至少一个处理器约束防止第一核心以与活动核心的数量相关联的最大工作电压值执行。
在一个示例中，电压计算装置使用各系数值执行第一多项式运算来为第一数量的活动核心计算第一最大工作电压值。
在一个示例中，电压计算装置使用各系数值执行第二多项式运算来为第二数量的活动核心计算第二最大工作电压值。
在一个示例中，电压计算装置把第一最大工作电压值存储在查找表的第一条目中并把第二最大工作电压值存储在查找表的第二条目中。
在一个示例中，处理器进一步包括功率控制装置，该功率控制装置用于在第一数量的活动核心活动时访问第一条目，并至少部分地基于第一最大工作电压值为第一数量的活动核心确定工作电压。
在另一示例中，一种系统包括显示器和存储器，且包括以上示例中的一个或多个的处理器。
在另一示例中，一种方法包括响应于活动核心的数量的改变基于处理器的活动核心的数量为处理器确定最大工作电压，并基于最大工作电压和至少一个处理器约束计算处理的所决定的工作电压。
在一个示例中，该方法包括当不存在对处理器的约束时把所决定的工作电压计算为最大工作电压。
在一个示例中，该方法进一步包括从处理器的非易失性存储读取一组系数值，使用该组系数值计算一组最大工作电压值，使用该组系数值根据不同的等式计算该组最大工作电压值中的每一个，并且把最大工作电压值存储在表中。
在一个示例中，该方法包括允许处理器的单个核心以第一工作电压操作，且此后允许处理器的多个核心以第二工作电压操作，第一工作电压大于第二工作电压。
在另一示例中，一种计算机可读介质包括执行以上示例中的任何的方法的指令。
在另一示例中，一种设备包括用于执行以上示例中的任何一个的方法的装置。
各实施方式可以用于多种不同类型的系统。例如，在一种实施方式中，可以安排通信设备执行在此描述的各种方法和技术。当然，本发明的范围不限于通信设备，且相反，其他实施方式可以涉及用于处理指令的其他类型的装置，或者，一个或多个机器可读介质包括指令，响应于在计算设备上被执行，这些指令引起设执行在此描述的方法和技术中的一种或多种。
各实施方式可以以代码实现，且可以被存储在非暂态存储介质上，非暂态存储介质其上存储有指令，这些指令可以用来编程系统以执行指令。存储介质可以包括但不限于任何类型的盘、半导体设备或适用于存储电子指令的任何其他类型的介质，盘包括软盘、光盘、固态驱动器（SSD）、紧致盘只读存储器（CD-ROM）、可重写紧致盘（CD-RW）和磁光盘，半导体设备例如只读存储器（ROM）、诸如动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM）等的随机存取存储器（RAM）、可擦除可编程只读存储器（EPROM）、闪速存储器电可擦除可编程只读存储器（EEPROM）、磁或光卡。
尽管已经相对于有限数量的实施方式描述了本发明，但本领域中的技术人员将从其明白众多修改和变更。预期所附权利要求覆盖落在本发明的真正的精神和范围内的所有这样的修改和变更。

Claims (12)

1.一种用于控制最大工作电压的处理器，包括：
核心域，其包括多个核心，每一核心均执行指令；
非易失性存储器，其存储多个系数值；
电压计算装置，其耦合至所述非易失性存储器，并且用于至少部分地基于所述多个系数值计算多个可动态改变的最大工作电压值，每一最大工作电压值均与所述多个核心的活动核心的数量相关联，并且用于将计算得到的多个可动态改变的最大工作电压值存储在第二存储器中，其中所述电压计算装置用于使用第一多项式、第一数量的活动核心和所述多个系数值，来为所述第一数量的活动核心计算第一可动态改变的最大工作电压值，并且用于使用第二多项式、第二数量的活动核心和所述多个系数值，来为所述第二数量的活动核心计算第二可动态改变的最大工作电压值；以及
功率控制装置，所述功率控制装置用于基于相应的最大工作电压值和至少一个处理器针对活动核心的数量动态确定工作电压。
2.如权利要求1所述的处理器，其特征在于，在所述处理器的初始化期间获得所述多个系数值。
3.如权利要求1所述的处理器，其特征在于，所述功率控制装置用于基于所述多个核心的活动核心的数量确定所述工作电压，并基于所述至少一个处理器约束防止第一核心以与活动核心的数量相关联的可动态改变的最大工作电压值执行。
4.如权利要求1所述的处理器，其特征在于，所述电压计算装置用于把所述第一可动态改变的最大工作电压值存储在查找表的第一条目中并把所述第二可动态改变的最大工作电压值存储在所述查找表的第二条目中，并且所述第二存储器包含所述查找表。
5.如权利要求4所述的处理器，其特征在于，所述功率控制装置用于在所述第一数量的活动核心活动时访问所述第一条目，并至少部分地基于所述第一可动态改变的最大工作电压值为所述第一数量的活动核心确定工作电压。
6.一种用于控制最大工作电压的方法，包括：
从处理器的非易失性存储器读取一组系数值；
计算一组可动态改变的最大工作电压值，其中所述一组可动态改变的最大工作电压值中的每一个是根据不同的多项式使用所述一组系数值以及不同值的活动核心数量来计算的；
把所述一组可动态改变的最大工作电压值存储在表中；
响应于活动核心的数量的改变，基于处理器的活动核心的数量，为所述处理器确定可动态改变的最大工作电压；以及
基于所述处理器的至少一个约束和所述可动态改变的最大工作电压，为所述处理器动态计算所决定的工作电压。
7.如权利要求6所述的方法，进一步包括基于活动核心的数量访问所述表并从所述表获得所述可动态改变的最大工作电压。
8.如权利要求7所述的方法，进一步包括当不存在对所述处理器的约束时把所述所决定的工作电压计算为所述可动态改变的最大工作电压。
9.如权利要求6所述的方法，进一步包括允许所述处理器的单个核心以第一工作电压操作，且此后允许所述处理器的多个核心以第二工作电压操作，所述第一工作电压大于所述第二工作电压。
10.一种用于控制最大工作电压的系统，包括：
多核心处理器，所述多核心处理器包括多个核心，
存储器，所述存储器用于存储多个可动态改变的最大工作电压值，所述多个可动态改变的最大工作电压值中的每一个是活动核心的数量的函数；
电压计算逻辑单元，用于计算所述多个可动态改变的最大工作电压值，其中所述电压计算逻辑单元用于使用第一多项式、第一数量的活动核心以及从非易失性存储器获得的多个系数值，来为所述第一数量的活动核心计算第一可动态改变的最大工作电压值，并且用于使用第二多项式、第二数量的活动核心和所述多个系数值，来为所述第二数量的活动核心计算第二可动态改变的最大工作电压值，所述第一和第二多项式是不同的多项式，并且所述电压计算逻辑单元用于将计算得到的多个可动态改变的最大工作电压值存储在所述存储器中；
电压控制逻辑单元，所述电压控制逻辑单元把工作电压动态地控制为所述多个可动态改变的最大工作电压值中相应的一个或限幅电压值，所述限幅电压值基于多个处理器约束中的至少一个；以及
动态随机存取存储器(DRAM)，其耦合到所述多核心处理器。
11.如权利要求10所述的系统，其特征在于，所述电压控制逻辑单元允许所述多个核心中的单个核心以第一工作电压操作，且允许所述多个核心中的两个或更多个以第二工作电压操作，所述第一工作电压大于所述第二工作电压。
12.如权利要求10所述的系统，其特征在于，所述存储器包括非易失性存储器。
CN201410049126.8A 2013-02-15 2014-02-12 动态控制处理器的最大工作电压 Active CN103995577B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/768,633 US9335803B2 (en) 2013-02-15 2013-02-15 Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
US13/768,633 2013-02-15

Publications (2)

Publication Number Publication Date
CN103995577A CN103995577A (zh) 2014-08-20
CN103995577B true CN103995577B (zh) 2017-07-18

Family

ID=50287739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410049126.8A Active CN103995577B (zh) 2013-02-15 2014-02-12 动态控制处理器的最大工作电压

Country Status (7)

Country Link
US (1) US9335803B2 (zh)
JP (1) JP5756538B2 (zh)
KR (1) KR101593952B1 (zh)
CN (1) CN103995577B (zh)
BR (1) BR102014003609B1 (zh)
DE (1) DE102014001914B4 (zh)
GB (1) GB2511628B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9304573B2 (en) * 2013-06-21 2016-04-05 Apple Inc. Dynamic voltage and frequency management based on active processors
US20150145334A1 (en) * 2013-11-25 2015-05-28 Marvell World Trade Ltd. Systems and Methods for Dynamic Voltage Control
US9665161B2 (en) 2014-08-27 2017-05-30 Mediatek Inc. Method and computer-readable medium for dynamically managing power of multi-core processor
US10528117B2 (en) 2014-12-22 2020-01-07 Qualcomm Incorporated Thermal mitigation in devices with multiple processing units
WO2016185599A1 (ja) * 2015-05-21 2016-11-24 株式会社日立製作所 計算機システム及び計算機
US9990024B2 (en) * 2015-09-09 2018-06-05 Qualcomm Incorporated Circuits and methods providing voltage adjustment as processor cores become active based on an observed number of ring oscillator clock ticks
US10200271B2 (en) * 2016-04-12 2019-02-05 International Business Machines Corporation Building and testing composite virtual services using debug automation
US10775859B2 (en) * 2016-09-23 2020-09-15 Hewlett Packard Enterprise Development Lp Assignment of core identifier
US10310548B2 (en) 2016-11-07 2019-06-04 Microsoft Technology Licensing, Llc Expected lifetime management
KR20180055143A (ko) 2016-11-16 2018-05-25 삼성전자주식회사 시스템 온 칩, 이를 포함하는 장치 및 이의 구동 방법
US10064141B2 (en) * 2016-12-09 2018-08-28 Qualcomm Incorporated Core frequency/count decision-based thermal mitigation optimization for a multi-core integrated circuit
CN107193229B (zh) * 2017-04-06 2021-02-19 联想(北京)有限公司 一种控制方法及电子设备
JP7214746B2 (ja) * 2018-05-01 2023-01-30 インテル コーポレイション 電力制御アービトレーション
TWI806141B (zh) * 2021-08-30 2023-06-21 瑞昱半導體股份有限公司 處理器電路以及電腦可讀媒體

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102667744A (zh) * 2010-02-26 2012-09-12 英派尔科技开发有限公司 多核处理器中的处理器内核通信

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163153A (en) 1989-06-12 1992-11-10 Grid Systems Corporation Low-power, standby mode computer
US5522087A (en) 1994-03-22 1996-05-28 Verifone Inc. System for selectively operating in different modes depending upon receiving signal from a host computer within a time window upon power up
US5590341A (en) 1994-09-30 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using ready delay
US5621250A (en) 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US5931950A (en) 1997-06-17 1999-08-03 Pc-Tel, Inc. Wake-up-on-ring power conservation for host signal processing communication system
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
US7010708B2 (en) 2002-05-15 2006-03-07 Broadcom Corporation Method and apparatus for adaptive CPU power management
US7539885B2 (en) 2000-01-13 2009-05-26 Broadcom Corporation Method and apparatus for adaptive CPU power management
JP2001318742A (ja) 2000-05-08 2001-11-16 Mitsubishi Electric Corp コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
KR100361340B1 (ko) 2000-05-15 2002-12-05 엘지전자 주식회사 씨피유 클럭 제어 방법
US6792392B1 (en) 2000-06-30 2004-09-14 Intel Corporation Method and apparatus for configuring and collecting performance counter data
US6748546B1 (en) 2000-09-26 2004-06-08 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6829713B2 (en) 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7058824B2 (en) 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US20030061383A1 (en) 2001-09-25 2003-03-27 Zilka Anthony M. Predicting processor inactivity for a controlled transition of power states
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US6996728B2 (en) 2002-04-26 2006-02-07 Hewlett-Packard Development Company, L.P. Managing power consumption based on utilization statistics
US7051227B2 (en) 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
US6898689B2 (en) 2002-11-15 2005-05-24 Silicon Labs Cp, Inc. Paging scheme for a microcontroller for extending available register space
US7043649B2 (en) 2002-11-20 2006-05-09 Portalplayer, Inc. System clock power management for chips with multiple processing modules
US6971033B2 (en) 2003-01-10 2005-11-29 Broadcom Corporation Method and apparatus for improving bus master performance
CN1759368A (zh) 2003-01-23 2006-04-12 罗切斯特大学 多时钟域微处理器
JP4061492B2 (ja) 2003-02-10 2008-03-19 ソニー株式会社 情報処理装置および消費電力制御方法
US7093147B2 (en) 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US20050046400A1 (en) * 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US7272732B2 (en) 2003-06-30 2007-09-18 Hewlett-Packard Development Company, L.P. Controlling power consumption of at least one computer system
TW200502847A (en) 2003-07-08 2005-01-16 Benq Corp Control device and method for reducing number of interrupts in a processor
US7146514B2 (en) 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
US7272730B1 (en) 2003-07-31 2007-09-18 Hewlett-Packard Development Company, L.P. Application-driven method and apparatus for limiting power consumption in a processor-controlled hardware platform
US7194643B2 (en) 2003-09-29 2007-03-20 Intel Corporation Apparatus and method for an energy efficient clustered micro-architecture
US7770034B2 (en) 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
US7249268B2 (en) 2004-06-29 2007-07-24 Intel Corporation Method for performing performance optimization operations for a processor having a plurality of processor cores in response to a stall condition
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US20070156992A1 (en) 2005-12-30 2007-07-05 Intel Corporation Method and system for optimizing latency of dynamic memory sizing
US9001801B2 (en) 2004-09-07 2015-04-07 Broadcom Corporation Method and system for low power mode management for complex Bluetooth devices
US7941585B2 (en) 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
US7426648B2 (en) 2004-09-30 2008-09-16 Intel Corporation Global and pseudo power state management for multiple processing elements
US7434073B2 (en) 2004-11-29 2008-10-07 Intel Corporation Frequency and voltage scaling architecture
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US8041967B2 (en) 2005-02-15 2011-10-18 Hewlett-Packard Development Company, L.P. System and method for controlling power to resources based on historical utilization data
US7454632B2 (en) 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7430673B2 (en) 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
US8301868B2 (en) 2005-09-23 2012-10-30 Intel Corporation System to profile and optimize user software in a managed run-time environment
US20070079294A1 (en) 2005-09-30 2007-04-05 Robert Knight Profiling using a user-level control mechanism
US20070106827A1 (en) 2005-11-08 2007-05-10 Boatright Bryan D Centralized interrupt controller
US20070245163A1 (en) 2006-03-03 2007-10-18 Yung-Hsiang Lu Power management in computer operating systems
US7725747B2 (en) * 2006-03-29 2010-05-25 Intel Corporation Methods and apparatus to perform power management in processor systems
US7437270B2 (en) 2006-03-30 2008-10-14 Intel Corporation Performance state management
US7636864B2 (en) * 2006-05-03 2009-12-22 Intel Corporation Mechanism for adaptively adjusting a direct current loadline in a multi-core processor
US7752468B2 (en) 2006-06-06 2010-07-06 Intel Corporation Predict computing platform memory power utilization
US7529956B2 (en) 2006-07-17 2009-05-05 Microsoft Corporation Granular reduction in power consumption
US7930564B2 (en) 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
WO2008117133A1 (en) 2007-03-26 2008-10-02 Freescale Semiconductor, Inc. Anticipation of power on of a mobile device
US7900069B2 (en) * 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction
JP2008257578A (ja) 2007-04-06 2008-10-23 Toshiba Corp 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
US7971074B2 (en) 2007-06-28 2011-06-28 Intel Corporation Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system
EP2202638A4 (en) * 2007-09-21 2011-12-14 Fujitsu Ltd TRANSLATION FACILITY, TRANSLATION PROCEDURE AND TRANSLATION PROGRAM AND PROCESSOR CONTROL SYSTEM AND PROCESSOR
US8949635B2 (en) * 2007-09-28 2015-02-03 Intel Corporation Integrated circuit performance improvement across a range of operating conditions and physical constraints
US20090150696A1 (en) 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US7966506B2 (en) 2007-12-12 2011-06-21 Intel Corporation Saving power in a computer system
US8442697B2 (en) 2007-12-18 2013-05-14 Packet Digital Method and apparatus for on-demand power management
KR101459140B1 (ko) 2007-12-26 2014-11-07 엘지전자 주식회사 전원관리 제어 장치 및 방법
US8156362B2 (en) 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US20110213998A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US8954977B2 (en) 2008-12-09 2015-02-10 Intel Corporation Software-based thread remapping for power savings
US8700943B2 (en) 2009-12-22 2014-04-15 Intel Corporation Controlling time stamp counter (TSC) offsets for mulitple cores and threads
US20110191602A1 (en) * 2010-01-29 2011-08-04 Bearden David R Processor with selectable longevity
US8495395B2 (en) 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US9600059B2 (en) * 2010-09-20 2017-03-21 Apple Inc. Facilitating power management in a multi-core processor
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8949637B2 (en) 2011-03-24 2015-02-03 Intel Corporation Obtaining power profile information with low overhead

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102667744A (zh) * 2010-02-26 2012-09-12 英派尔科技开发有限公司 多核处理器中的处理器内核通信

Also Published As

Publication number Publication date
KR20140103074A (ko) 2014-08-25
US9335803B2 (en) 2016-05-10
DE102014001914A1 (de) 2014-08-21
KR101593952B1 (ko) 2016-02-15
GB2511628B (en) 2016-09-14
GB201401502D0 (en) 2014-03-12
GB2511628A (en) 2014-09-10
BR102014003609B1 (pt) 2022-03-22
JP2014157601A (ja) 2014-08-28
DE102014001914B4 (de) 2017-07-27
CN103995577A (zh) 2014-08-20
BR102014003609A2 (pt) 2015-01-27
JP5756538B2 (ja) 2015-07-29
US20140237267A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
CN103995577B (zh) 动态控制处理器的最大工作电压
CN104169832B (zh) 提供处理器的能源高效的超频操作
CN104798004B (zh) 根据功率平衡控制偏置，跨多个处理器域的动态功率平衡
Chun et al. An energy case for hybrid datacenters
TWI599960B (zh) 在多核心處理器中執行電源管理
US9594560B2 (en) Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain
CN104204825B (zh) 动态测量处理器中的功耗
CN104798008B (zh) 控制处理器的可配置的峰值性能极限
CN104798034B (zh) 用于协调频率的方法、处理器以及系统
CN103946765B (zh) 协同处理器以及系统性能和功率管理
US20160259392A1 (en) Mapping A Performance Request To An Operating Frequency In A Processor
US9442559B2 (en) Exploiting process variation in a multicore processor
Jin et al. A survey on software methods to improve the energy efficiency of parallel computing
US20140173311A1 (en) Methods and Systems for Operating Multi-Core Processors
CN104583896B (zh) 向处理器的异构计算元件分配功率
Arunkumar et al. Understanding the future of energy efficiency in multi-module gpus
CN104508594A (zh) 在处理器中配置功率管理功能
CN108509014A (zh) 计算设备和分配功率到每个计算设备中的多个核的方法
CN105359057A (zh) 设置计算机参数使得电源工作在基于电源的功率效率峰值的范围内
US10620687B2 (en) Hybrid power management approach
CN104956345B (zh) 基于响应定时优化在多处理器系统中执行频率协调
Leverich Future scaling of datacenter power-efficiency
JP2022135937A (ja) 計算ノードにおける個別のコンポーネント間の電力バランシング
Shen et al. Thermal management for 3d-stacked systems via unified core-memory power regulation
Aalsaud Investigation into runtime workload classification and management for energy-efficient many-core systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant