KR101593952B1 - 프로세서를 위한 최대 동작 전압의 동적 제어 - Google Patents

프로세서를 위한 최대 동작 전압의 동적 제어 Download PDF

Info

Publication number
KR101593952B1
KR101593952B1 KR1020140017241A KR20140017241A KR101593952B1 KR 101593952 B1 KR101593952 B1 KR 101593952B1 KR 1020140017241 A KR1020140017241 A KR 1020140017241A KR 20140017241 A KR20140017241 A KR 20140017241A KR 101593952 B1 KR101593952 B1 KR 101593952B1
Authority
KR
South Korea
Prior art keywords
operating voltage
processor
maximum operating
cores
active
Prior art date
Application number
KR1020140017241A
Other languages
English (en)
Other versions
KR20140103074A (ko
Inventor
지구오 왕
데이비드 제이. 에어즈
스리칸스 발라서브라마니안
수키르티 굽타
스테판 루스
스티븐 엠. 라메이
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20140103074A publication Critical patent/KR20140103074A/ko
Application granted granted Critical
Publication of KR101593952B1 publication Critical patent/KR101593952B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)

Abstract

실시예에서, 프로세서는 복수의 계수값에 적어도 부분적으로 기초하여, 복수의 코어 중의 활성 코어의 개수에 각각 연관되는 복수의 최대 동작 전압값을 산출하는 전압 산출 로직을 포함한다. 이러한 방식으로, 프로세서는 활성 코어의 개수에 따라, 상이한 최대 동작 전압들에서 동작할 수 있다. 다른 실시예들이 설명되고 청구된다.

Description

프로세서를 위한 최대 동작 전압의 동적 제어{DYNAMICALLY CONTROLLING A MAXIMUM OPERATING VOLTAGE FOR A PROCESSOR}
반도체 가공 및 로직 설계에 있어서의 진보로 인해, 집적 회로 디바이스 상에 존재할 수 있는 로직의 양이 증가할 수 있었다. 그 결과, 컴퓨터 시스템 구성은 시스템 내의 단일 또는 다중 집적 회로로부터, 개별 집적 회로 상의 다중 하드웨어 스레드, 다중 코어, 다중 디바이스, 및/또는 완전한 시스템으로 발전했다. 추가로, 집적 회로의 밀도가 증가함에 따라, (내장형 시스템으로부터 서버에 이르기까지의) 컴퓨팅 시스템의 전력 요구도 급등했다. 또한, 소프트웨어 비효율(software inefficiencies) 및 그것의 하드웨어 요구는 또한 컴퓨팅 디바이스의 에너지 소비의 증가를 야기했다. 사실, 일부 연구에 따르면, 컴퓨팅 디바이스는 미국과 같은 국가의 전체 공급 전력의 상당히 큰 비율을 소비한다. 그 결과, 집적 회로에 관련된 에너지 효율 및 보존이 절대적으로 필요하다. 서버, 데스크탑 컴퓨터, 노트북, 울트라북TM, 태블릿, 이동 전화, 프로세서, 내장형 시스템 등이 (전형적인 컴퓨터, 자동차 및 텔레비젼에 포함되는 것으로부터 바이오테크놀러지에 이르기까지) 점점 더 많이 보급되어 감에 따라, 이러한 요구는 증가할 것이다.
프로세서와 같은 반도체에 있어서, 최대 주파수 또는 성능은 통상적으로 열 설계 전력(TDP: thermal design power) 또는 게이트 산화물 신뢰도에 의해 제한된다. 멀티코어 프로세서에 대해, 최대 주파수 또는 성능은 모든 코어가 활성일 때는 전력 제한되는 경향이 있으며, 단일 코어가 실행 중일 때는 게이트 산화물 신뢰도에 의해 제한되는 경향이 있다. 일반적으로, 멀티코어 프로세서는 이용 모델(usage model)에 기초하여 결정되는 고정된 코어 동작 전압을 갖는다. 고객이 단일 코어만 활성인 채로 프로세서를 작동시키는 경우, 게이트 산화물 고장율(gate oxide failure rate)은 게이트 산화물 고장 목표보다 훨씬 더 낮은 경향이 있다. 반대로, 고객이 모든 코어를 활성으로 하여 프로세서를 작동시키는 경우, 게이트 산화물 고장율은 게이트 산화물 고장 목표보다 훨씬 더 높은 경향이 있다. 따라서, 두번째 시나리오에서, 게이트 산화물 고장율은 목표율을 초과한다. 그리고, 첫번째 시나리오에서는, 단일 코어 시나리오에서의 동작 전압이 최적화되지 않을 때 성능이 상실된다.
도 1a는 본 발명의 실시예에 따른 프로세서의 동작의 도해이다.
도 1b는 본 발명의 실시예에 따른 프로세서의 동작의 다른 도해이다.
도 2a는 본 발명의 실시예에 따라 최대 동작 전압을 활성 코어의 개수에 연관시키는 것의 도해이다.
도 2b는 본 발명의 실시예에 따른 활성 코어의 개수 당의 목표 게이트 산화물 고장율의 도해이다.
도 3은 본 발명의 실시예에 따른 시스템의 일부분의 블록도이다.
도 4는 본 발명의 실시예에 따른 전압 제어 로직을 도시하는 블록도이다.
도 5a는 본 발명의 실시예에 따라 최대 동작 전압을 산출하기 위한 방법의 흐름도이다.
도 5b는 본 발명의 일 실시예에 따라 프로세서를 위한 동작 전압을 동적으로 결정하기 위한 방법의 흐름도이다.
도 6은 본 발명의 실시예에 따른 프로세서의 블록도이다.
도 7은 본 발명의 다른 실시예에 따른 멀티도메인 프로세서의 블록도이다.
도 8은 본 발명의 실시예에 따른 시스템의 블록도이다.
다양한 실시예들에서, 프로세서 또는 다른 반도체 디바이스의 동작을 위한 최대 동작 전압이 동적으로 프로그래밍될 수 있다. 다수의 실시예들에서, 이러한 최대 동작 전압은 프로세서의 활동 레벨(activity level)에 적어도 부분적으로 기초할 수 있다. 하나의 그러한 실시예에 대하여, 최대 동작 전압은 멀티코어 프로세서의 활성 코어의 개수에 기초하여 결정될 수 있다. 이러한 동작 전압의 획득은 상이한 방식들로 이루어질 수 있다. 예를 들어, 프로세서는 고정된 최대 동작 전압값들의 집합을 저장할 수 있다. 또는, 프로세서의 전력 제어 유닛(PCU)과 같은 전력 제어기가 이러한 값들을 동적으로 결정할 수 있다. 어떤 경우에서든, 이러한 정보 및 추가의 프로세서 제약들 및/또는 신뢰도 조건들에 기반을 두고서, 이러한 PCU는 그 순간에 얼마나 많은 코어가 이용되는지에 기초하여, 리졸브된(resolved) 동작 전압을 결정할 수 있다. 이러한 방식으로, 프로세서는 적은 코어 카운트로 더 높은 동작 주파수 및 성능을 달성할 수 있고, 모든 코어 구성들에 걸쳐 신뢰도를 보장할 수 있다. 최대 동작 전압들의 집합을 동적으로 결정함으로써, 최적 전압을 산출하기 위해 이용되는 퓨즈의 개수가 감소될 수 있다.
반대로, 많은 프로세서는 모든 코어 카운트 구성들에 걸쳐 일정한 최대 동작 전압(Vmax)을 인가한다. 예를 들어, 15 코어 제품은 15개의 코어 전부를 활성으로 하여 동작하고 있을 때, 단 하나의 코어만 활성일 때와 동일한 Vmax를 가질 것이다. 그러한 프로세서가 모든 코어를 활성으로 하여 동작하고 있을 때, 동작 전압은 종종 열 전력 제한으로 인해 제한되고, 그에 따라 Vmax 규격의 신뢰도에 이의를 제기하지 않는다. 그러나, 단일 코어 동작은 훨씬 적은 전력을 소비하고, 따라서 Vmax는 성능에 대한 제한요인이 된다.
실시예들은 더 높은 코어 카운트에서 이용가능한 Vmax 헤드룸을 제거하고, 이러한 헤드룸을 더 낮은 코어 카운트에서 이용하는 것을 가능하게 하며, 그에 의해 높은 코어 카운트의 성능에 영향을 주지 않으면서, 낮은 코어 카운트에서의 전압을 증가시킨다. 실시예들은 활성 코어의 개수의 함수로서 동작 전압을 프로그래밍함으로써, 모든 코어 카운트 구성들에 걸쳐 고장율(예를 들어, DPM(defects per million))을 더 균등하게 할 수 있다. N개의 코어를 갖는 프로세서를 고찰해보자. 고객은 N개의 코어 중 임의의 개수의 코어를 동작시키도록 선택할 수 있다. 각각의 코어 구성에 대한 코어 동작 전압은 상이한 코어 구성들 간에서의 게이트 산화물 고장율이 아래와 같이 주어지는 목표 고장율과 동일하도록 선택될 수 있다:
Pfail(V1,T1,1,t)=Pfail(V2,T2,2,t)=…=Pfail(Vm,Tm,m,t)…=Pfail(Vn,Tn,n,t) = 목표 고장율
여기에서, Pfail(Vm,Tm,m,t)은 m개의 코어가 활성일 때, 시간 t, 온도 Tm, 전압 Vm에서의 게이트 산화물 고장율이다.
이제 도 1a를 참조하면, 본 발명의 실시예에 따른 프로세서의 동작의 도해가 도시되어 있는데, 여기에서 고장율은 모든 코어 구성에 걸쳐 균등화된다. 즉, 활성 코어의 개수(모든 코어 활성(P0n) 내지 단일 활성 코어(P01)로서 나타나 있음)에 무관하게, 고장율은 도 1a에서 실선으로 도시된 고정값을 유지한다. 반대로, 고정된 최대 동작 전압을 이용하면, 고장율은 도 1a에서 점선으로 도시된 성능 레벨(예를 들어, 활성 코어의 개수)에 따라 달라진다.
도 1b에 도시된 바와 같이, 멀티코어 프로세서의 모든 코어 구성에 걸쳐 고정된 게이트 산화물 고장율을 이용하면, 최대 동작 전압은 동작 전압에 노출되는 트랜지스터 폭의 총량의 함수이다. 전체 디바이스 폭이 더 낮으면(도 1b에서 z값이 더 낮음), 더 적은 양의 트랜지스터 사이즈가 전압에 노출된다는 점에서, 주어진 SKU(stock keeping unit) 고장율 예산(budget)에 대하여 더 높은 최대 동작 전압이 실현된다.
본 발명의 실시예를 이용하면, 멀티코어 프로세서의 단 하나의 코어만이 활성일 때(또는 적은 수의 코어만이 활성일 때), 코어(들)는 더 높은 동작 전압에서 동작할 수 있다. 하나의 구체적인 예에서, 코어는 약 30밀리볼트(mV) 더 높게, 예를 들어 1.0V 대신에 1.03V에서 동작할 수 있다. 이러한 방식으로, 터보 동작 모드에서 더 높은 동작 주파수가 달성될 수 있다. 이러한 동일한 예에서, 터보 모드로 동작하는 단일 코어는 프로세서에 대하여 단일 최대 동작 전압이 규정된 경우보다 1빈(bin) 더 높은 주파수에서 동작할 수 있다(일 실시예에서, 빈은 100 메가헤르쯔(MHz)에 대응함). 또한 목표 고장율이 모든 코어 구성에서 충족되고, 그에 따라 고객이 실제로 제품을 어떻게 이용하는지에 무관하므로, 실시예들은 결과적인 제품들이 더 신뢰가능해질 수 있게 할 수 있다.
이제 도 2a를 참조하면, 최대 동작 전압을 활성 코어의 개수에 연관시키는 것의 도해가 도시되어 있다. 보여진 바와 같이, 본 발명의 실시예를 이용하면, 곡선(20)에 도시된 바와 같이, 활성 코어의 개수에 따라 가변 최대 동작 전압이 달성될 수 있다. 반대로, 종래의 프로세서는 곡선(25)에 도시된 바와 같이 활성 코어의 개수에 무관하게, 단일 최대 동작 전압을 제공한다.
이제 도 2b를 참조하면, 활성 코어의 개수 당의 목표 게이트 산화물 고장율의 도해가 도시되어 있다. 본 발명의 실시예를 이용하면, 곡선(30)에 도시된 바와 같이, 활성 코어의 개수에 무관하게 고정된 목표율이 달성될 수 있다. 반대로, 종래의 프로세서에서와 같이 코어의 개수에 무관하게 고정된 동작 전압을 이용하면, 곡선(35)에 보여진 바와 같이 광범위하게 변화하는 목표 고장율이 유발될 수 있다.
이제, 본 발명의 실시예에 따른 시스템의 일부분의 블록도가 도시되어 있는 도 3을 참조한다. 도 3에 도시된 바와 같이, 시스템(100)은 멀티코어 프로세서로서 도시된 프로세서(110)를 포함하여, 다양한 컴포넌트들을 포함할 수 있다. 프로세서(110)는 1차의 조정된 전압을 프로세서(110)에 제공하기 위해 제1 전압 변환을 수행할 수 있는 외부 전압 조정기(160)를 통해 전원(150)에 연결될 수 있다.
도시된 바와 같이, 프로세서(110)는 복수의 코어(120a-120n)를 포함하는 싱글 다이 프로세서 소켓(single die processor socket)일 수 있다. 추가로, 각각의 코어는 전압에 대한 매우 미세한 제어를 허용하고, 그에 따라 각각의 개별 코어의 전력 및 성능에 대해서도 매우 미세한 제어를 허용하기 위해, 개별 전압 조정기(125a-125n)에 연관될 수 있다. 그러한 것으로서, 각각의 코어는 독립적인 전압 및 주파수에서 동작할 수 있으며, 그에 의해 큰 유연성을 가능하게 하고, 전력 소비와 성능을 균형을 맞출 수 있는 폭넓은 기회를 제공한다.
계속하여 도 3을 참조하면, 입력/출력 인터페이스(132), 다른 인터페이스(134) 및 통합된 메모리 제어기(136)를 포함하는 추가의 컴포넌트들이 프로세서 내에 존재할 수 있다. 보여진 바와 같이, 이러한 컴포넌트들 각각은 다른 통합된 전압 조정기(125x)에 의해 전력을 공급받을 수 있다. 일 실시예에서, 인터페이스(132)는 Intel® QPI(Quick Path Interconnect) 프로토콜을 따를 수 있는데, 이것은 물리 계층, 링크 계층 및 프로토콜 계층을 포함하는 복수의 층을 포함하는 캐시 코히어런트 프로토콜(cache coherent protocol)에서의 점-대-점(PtP) 링크를 가능하게 한다. 결국, 인터페이스(134)는 PCIe™(Peripheral Component Interconnect Express) 규격, 예를 들어 PCI Express™ 규격 기본 규격 버전 2.0(2007년 1월 17일 공개)을 따를 수 있다.
프로세서(110)에 관하여 전력 관리 동작들을 수행하기 위한 하드웨어, 소프트웨어 및/또는 펌웨어를 포함할 수 있는 전력 제어 유닛(PCU)(138)이 도시되어 있다. 다양한 실시예들에서, PCU(138)는 본 발명의 실시예에 따라 활성 코어의 개수에 기초하여 최대 동작 전압 및/또는 다른 동작 파라미터를 동적으로 제어하기 위한 로직을 포함할 수 있다. 또한, PCU(138)는 전용 인터페이스를 통해 외부 전압 조정기(160)에 연결될 수 있다. 이러한 방식으로, PCU(138)는 전압 조정기에게, 요청받은 조정된 전압을 프로세서에 제공할 것을 명령할 수 있다.
도시를 용이하게 하기 위해 보여지진 않았지만, 추가의 언코어 로직(uncore logic), 및 내부 메모리(예를 들어, 1 레벨 이상의 캐시 메모리 계층구조 등)와 같은 다른 컴포넌트들과 같은 추가의 컴포넌트들이 프로세서(110) 내에 존재할 수 있음을 이해하자. 또한, 도 3의 구현에서는 통합된 전압 조정기와 함께 도시되어 있지만, 실시예들은 그와 같이 한정되지 않는다.
이하의 실시예들은 컴퓨팅 플랫폼 또는 프로세서에서와 같이, 특정 집적 회로에서의 에너지 보존 및 에너지 효율을 참조하여 설명되지만, 다른 실시예들은 다른 유형의 집적 회로 및 로직 디바이스에 적용될 수 있다. 여기에 설명된 실시예들의 유사한 기법들 및 교시들은 더 양호한 에너지 효율 및 에너지 보존의 혜택을 받을 수 있는 다른 유형의 회로 또는 반도체 디바이스에 적용될 수 있다. 예를 들어, 개시된 실시예들은 임의의 특정한 유형의 컴퓨터 시스템에 제한되지 않고, 핸드핼드형 디바이스, SoC(systems on chip) 및 내장된 애플리케이션과 같은 다른 디바이스들에서도 이용될 수 있다. 핸드핼드형 디바이스들의 몇몇 예는 셀룰러 전화기, 인터넷 프로토콜 디바이스, 디지털 카메라, PDA(personal digital assistant) 및 핸드핼드형 PC를 포함한다. 내장형 애플리케이션들은 전형적으로 마이크로컨트롤러, DSP(digital signal processor), 네트워크 컴퓨터(NetPC), 셋탑 박스, 네트워크 허브, WAN(wide area network) 스위치, 또는 아래에 교시되는 기능 및 동작을 수행할 수 있는 임의의 다른 시스템을 포함한다. 더욱이, 여기에 설명되는 장치, 방법 및 시스템은 물리적인 컴퓨팅 디바이스들에 한정되는 것이 아니라, 에너지 보존 및 효율을 위한 소프트웨어 최적화에도 관련될 수 있다. 이하의 설명에서 분명해지는 바와 같이, (하드웨어, 펌웨어, 소프트웨어 또는 그들의 조합을 참조하여) 여기에 설명되는 방법, 장치 및 시스템의 실시예들은 US 경제의 큰 부분을 포괄하는 제품들에서의 전력 보존 및 에너지 효율을 위한 것과 같이, "그린 테크놀러지"의 미래에 절대적으로 중요한 것이다.
여기에 설명되는 구성가능한 전압 및/또는 다른 동작 파라미터 제어는 ACPI(Advanced Configuration and Platform Interface) 표준(예를 들어, 2006년 10월 10일에 공개된 Rev.3.0b)과 같은 운영 체제(OS) 기반 메커니즘에 독립적이고 상보적일 수 있다. ACPI에 따르면, 프로세서는 다양한 성능 상태 또는 레벨들, 즉 P0 내지 PN에서 동작할 수 있다. 일반적으로, P1 성능 상태는 OS에 의해 요청될 수 있는 최고의 보증되는 성능 상태에 대응할 수 있다. 이러한 P1 상태에 더하여, OS는 더 높은 성능 상태, 즉 P0 상태를 더 요청할 수 있다. 따라서, 이러한 P0 상태는 기회적(opportunistic) 또는 터보 모드 상태일 수 있는데, 여기에서는 전력 및/또는 열 예산이 이용가능할 때, 프로세서 하드웨어가 프로세서 또는 그것의 적어도 일부를 보증되는 주파수보다 높게 동작하도록 구성할 수 있다. 다수의 구현에서, 프로세서는 보증되는 최대 주파수 위의 복수의 소위 빈 주파수(bin frequencies)를 포함할 수 있는데, 이것은 P1 주파수라고도 지칭되며, 제조 동안 특정 프로세서에 퓨징되거나(fused) 다르게 기입된 대로의 그 프로세서의 최대 피크 주파수를 초과한다. 추가로, ACPI에 따르면, 프로세서는 다양한 전력 상태 또는 레벨들에서 동작할 수 있다. 전력 상태들에 관하여, ACPI는 일반적으로 C 상태들, 즉 C0, C1 내지 Cn 상태로서 지칭되는 상이한 전력 소비 상태들을 규정한다. 코어가 활성일 때, 그것은 C0 상태에서 실행되며, 코어가 유휴 상태일 때, 그것은 코어 논-제로 C-상태(예를 들어, C1-C6 상태)라고도 지칭되는 코어 저전력 상태에 놓일 수 있으며, 각각의 C 상태는 (C6이 C1보다 더 깊은 저전력 상태에 있는 것 등으로 되도록) 저전력 소비 레벨에 있다.
본 발명의 범위가 이와 관련하여 한정되는 것은 아니지만, 일 실시예에서, 각각 코어의 개수의 함수인 최대 동작 전압들의 집합을 저장하기 위해 전압들의 룩업 테이블이 제공될 수 있다. 이러한 전압들의 집합은 제품의 설계 또는 특성화 동안 결정되어 비휘발성 저장소에 저장될 수 있다. 그러나, 코어의 카운트, 및 테이블을 채우기 위한 테스트의 양이 증가하면, 다른 실시예들에서, Vmax값들의 집합은 코어 카운트에 기초하여, 예를 들면 선형 방정식, 다항 방정식 또는 다른 커브 피팅(curve fitting)에 따라 모델링될 수 있다. 실시예에서, PCU는 하나 이상의 수학식에 따라 이러한 최대 동작 전압값들의 집합을 산출할 수 있다. 그러한 수학식들은 디바이스 특성화 동안 결정되고 제조/테스트 동안 프로세서에 저장된 계수값들의 집합을 이용할 수 있다.
일부 실시예들에서, 주어진 개수의 활성 코어에 대한 최대 동작 전압을 산출하기 위해 3차 다항식이 이용될 수 있는 한편, 다른 실시예들에서는 퓨즈 비트 요구조건(fuse bit requirements)을 감소시키기 위해 1차 함수가 대신 이용될 수 있다.
이하에서 도 4를 참조하면, 본 발명의 실시예에 따른 전압 제어 로직을 도시하는 블록도가 도시되어 있다. 도 4에 도시되어 있는 바와 같이, 로직(200)은 프로세서의 일부일 수 있으며, 더 구체적으로는 PCU의 로직 내에 존재할 수 있다. 일반적으로, 로직(200)은 프로세서의 활성 코어들이 동작할 수 있는 동작 전압을 결정하도록 동작한다. 더 구체적으로, 다양한 상이한 정보에 기초하여, 로직(200)은 하나 이상의 전압 조정기가 적절한 전압 레벨에서 동작 전압을 생성할 수 있게 하기 위해 하나 이상의 전압 조정기에 제공될 수 있는 디지털 코드인 소위 전압 ID(VID)의 형태로 동작 전압을 산출할 수 있다. 일반적으로, 이러한 VID를 수신하는 전압 조정 모듈은 그 값을 전압 조정기에 의해 전력을 공급받는 회로망에 공급될 동작 전압으로 변환한다. 여기에 설명된 실시예들이 코어의 개수에 기초하여 동적으로 변경가능한 최대 동작 전압이 인가될 수 있게 하지만, 시스템 에이전트 도메인 또는 다른 프로세서 회로망과 같은 프로세서의 다른 부분들은 고정된 동작 전압에서 동작할 수 있음에 유의해야 한다. 추가로, 하나 이상의 그래픽 프로세서를 포함하는 그래픽 도메인과 같은 다른 프로세서 회로망도 여기에 설명되는 것과 같은 동적으로 변경가능한 최대 동작 전압으로부터 혜택을 받을 수 있다. 따라서, 여기에 설명되는 실시예들은 활성 코어의 개수에 기초하여 최대 동작 전압을 제어하는 것을 참조하지만, 활성 그래픽 프로세서 또는 멀티도메인 프로세서의 다른 프로세싱 엔진의 개수에 기초하여 유사한 분석이 수행될 수 있다.
도 4에 도시된 바와 같이, 로직(200)은 다양한 컴포넌트들을 포함한다. 첫번째로, 비휘발성 저장소(210)는 복수의 계수값(2120-212n)을 포함할 수 있다. 일 실시예에서, 비휘발성 저장소(210)는 퓨즈 기반 저장소, 또는 반도체 다이의 제조 동안 기입 또는 퓨징된 프로세서의 다른 비휘발성 저장소일 수 있다. 일반적으로, 이러한 계수값들은 프로세서의 활성 코어의 주어진 개수에 대하여 최대 동작 전압을 결정하기 위해 이용될 수 있다. 즉, 여기에 설명된 바와 같이, 동적 동작 동안의 활성 코어의 양에 대하여 실제 동작 전압을 결정하는 데에 있어서, 단일의 고정된 최대 동작 전압보다는, 최대 동작 전압들의 집합이 산출되고 이용될 수 있다.
여기에서는 계수값들이 비휘발성 저장소(210) 내에 저장되는 것으로 설명되지만, 본 발명의 범위는 이와 관련하여 한정되지 않으며, 다른 실시예들에서는 (더 큰 저장소 요구를 비용으로 하여) 계산 비용을 감소시키기 위해, 계수값들을 대신하여 활성 코어의 주어진 개수에 각각 연관된 최대 동작 전압들의 집합이 비휘발성 저장소(210) 내에 저장될 수 있다는 점에 주목해야 한다.
도시된 구현에서, 비휘발성 저장소(210)는 최대 전압 산출 로직(220)에 연결된다. 로직(220)은 비휘발성 저장소(210)로부터 획득된 계수값들을 이용하여, 각각의 가능한 개수의 활성 코어에 대하여 최대 동작 전압을 결정하도록 구성될 수 있다. 실시예에서, 각각의 가능한 활성 코어의 개수에 대하여, 로직(220)은 주어진 다항 방정식과 같은 주어진 수학식에서 계수값들을 이용하여 상이한 산출을 수행할 수 있다. 일 실시예에서, 본 발명의 범위가 이와 관련하여 한정되지는 않지만, 최대 동작 전압 산출의 적어도 일부에 대해서는 1차 다항 방정식이 이용될 수 있는 한편, 최대 동작 전압 산출의 나머지에 대해서는 2차 또는 3차 다항식 산출이 이용될 수 있다. 따라서, 로직(220)은 룩업 테이블(230)의 복수의 엔트리(2320-232n) 중 대응하는 것에 각각 저장될 수 있는 복수의 최대 동작 전압값을 산출할 수 있다. 실시예에서, 룩업 테이블(230)은 PCU의 저장소 내에, 또는 프로세서의 다른 부분 내에 구현될 수 있다.
계속하여 도 4를 참조하면, 정상 프로세서 동작 동안, 전압 결정 로직(240)은 활성 코어의 개수, 및 온도, 전력 소비 레벨, TDP(thermal design point), EDP(electrical design point)와 같은 프로세서의 다양한 동작 파라미터는 물론, 다른 동작 파라미터들에 기초하여, 프로세서의 코어들이 동적으로 동작될 적절한 동작 전압을 결정할 수 있다. 실시예에서, 로직(240)은 리졸브된 전압이 주어진 활성 코어 개수에 대하여 룩업 테이블(230)로부터 획득된 최대 동작 전압과, TDP, EDP 등을 포함하는 다양한 프로세서 제약에 기초하는 다른 전압값들 중 최소값이도록 최소값 연산(minimum operation)을 수행할 수 있다. 이러한 결정된 전압은 결국에는 위에서 논의된 것과 같은 하나 이상의 전압 조정기에 제공될 수 있는 VID값의 형태일 수 있다. 도 4의 실시예에서는 이러한 하이레벨로 도시되었지만, 본 발명의 범위는 이와 관련하여 한정되지 않음을 이해해야 한다. 예를 들어, 다른 실시예에서, 로직(200)은 각각 상이한 활성 코어 개수에 연관되는 퓨징된 최대 동작값들(비휘발성 저장소(210)에 저장될 수 있음) 및 전압 결정 로직(240)을 이용하여 대신 구현되어, 그러한 실시예에서 최대 전압 산출 로직(220) 및 룩업 테이블(230)이 불필요하게 할 수 있다. 물론, 또 다른 구현들도 가능하다.
이제 도 5a를 참조하면, 본 발명의 실시예에 따라 최대 동작 전압을 산출하기 위한 방법의 흐름도가 도시되어 있다. 도 5a에 도시되어 있는 바와 같이, 방법(300)은 프로세서의 로직에 의해 수행될 수 있다. 더 구체적으로, 실시예에서, 방법(300)은 PCU의 전압 제어 로직에 의해 수행될 수 있다. 그러나, 다른 실시예들에서, 이러한 로직은 독립형 로직으로서, 또는 프로세서의 다른 부분의 일부로서 구현될 수 있음을 이해해야 한다. 일반적으로, 방법(300)은 최대 동작 전압값들의 집합을 산출하기 위해 이용될 수 있는데, 이것은 프로세서의 리셋 시퀀스마다 수행될 수 있다(예를 들어, 프로세서의 파워-온 시퀀스 동안).
방법(300)은 계수값들의 집합을 판독함으로써 시작할 수 있다(블록(310)). 실시예에서, 이러한 계수값들은 퓨즈 저장소와 같은 비휘발성 저장소로부터 획득될 수 있으며, 이들은 제조 동안 기입된다. 도 5a에 도시된 실시예에서, 4개의 그러한 계수값 x0-x3이 판독될 수 있다. 다음으로, 블록(320)에서, 최대 동작 전압값들의 집합이 산출되어 저장소 내에 저장될 수 있다. 실시예에서, 저장소는 각각 활성 코어의 개수를 대응하는 최대 동작 전압에 연관시키는 복수의 엔트리를 포함하는, PCU 내의 룩업 테이블일 수 있다. 실시예에서, 각각의 활성 코어 개수에 대하여 동일한 계수값 집합을 이용하여 상이한 산출이 행해질 수 있다. 예를 들어, 하나의 활성 코어에 대한 일 실시예에서, 제1 다항 방정식, 즉 x0+x1+x2+x3이 대응하는 최대 동작 전압값을 생성하기 위해 이용될 수 있다. 2개의 활성 코어에 대해서는, 다른 다항 방정식, 즉 x0+2x1+4x2+8x3이 이용될 수 있다. 마지막으로, N개의 활성 코어에 대해서는, 또 다른 다항 방정식, 즉 x0+x1n+x2n2+x3n3이 최대 동작 전압값을 결정하기 위해 이용될 수 있다. 블록(310 및 320)에서 수행되는 이러한 동작들은 프로세서의 파워-온 이벤트에 대해 1회 수행될 수 있음에 유의해야 한다.
이하에서는, 본 발명의 실시예에 따라 프로세서를 위한 동작 전압을 동적으로 결정하기 위한 방법의 흐름도가 도시된 도 5b를 참조한다. 실시예에서, 방법(350)은 PCU의 전압 제어 로직에 의해 수행될 수 있다. 보여지는 바와 같이, 마름모꼴(360)에서, 코어 카운트가 변경되었는지가 판정될 수 있다. 실시예에서, 코어 카운트에 있어서의 그러한 변경은 (OS, 펌웨어, VMM 또는 심지어 애플리케이션과 같은) 시스템 소프트웨어가 코어들을 다른 활동 상태들에 진입시키라는 PCU의 요청을 만들 때에 발생할 수 있다. 코어 카운트가 변경되었다고 판정되는 경우, 제어는 활성 코어의 개수에 기초하여 적절한 최대 동작 전압(Vmax)이 결정될 수 있는 블록(370)으로 간다. 즉, 정상 동작 동안, 프로세서는 활성인 코어들의 개수를 연속적으로 추적할 수 있고, 대응하는 Vmax 제한을 룩업 테이블로부터 액세스할 수 있다. 실시예에서, 활성 코어의 개수에 기초하여, 룩업 테이블이 액세스될 수 있고, 대응하는 최대 동작 전압값이 획득될 수 있다. 실시예에서, 이러한 획득된 최대 동작 전압값은 PCU의 구성 레지스터와 같은 구성 저장소 내에 저장될 수 있다.
다음으로, 제어는 이러한 최대 동작 전압값에 적어도 부분적으로 기초하여 실제 동작 전압값이 결정될 수 있는 블록(380)으로 간다. 더 구체적으로, VID는 프로세서의 다양한 신뢰도 조건에 기초하여 결정될 수 있는데, 이것은 이용가능한 최대 동작 전압보다 낮은 동작 전압이 결정되게 할 수 있다. 조건들 또는 제약들의 신뢰도의 예는 TDP, EDP, 열 설계 전류(Iccmax) 및 프로세서 온도를 포함한다. 도 5b의 실시예에서는 이러한 하이레벨에서 도시되었지만, 본 발명의 범위는 이와 관련하여 한정되지 않음을 이해해야 한다.
본 발명의 실시예를 이용하면, 과잉 사용 모델 의존 마모(excessive usage model dependent wearout)가 감소될 수 있다. 반대로, 종래의 체계는 특히 프로세서가 P1, P0, Pn 등과 같은 P 상태들에서 소비하는 시간의 양에 있어서, 사용 모델에 대한 소정의 가정이 이루어질 것을 요구한다. 이러한 사용 시간 조건들(time-in-use conditions)은 종종 이러한 평균 기반 가정(average-based assumption)을 따르지 않는 특정 사용 조건들 및 과거 통계들에 기초하여 평균화되고, 이것은 규격을 넘어서는 마모를 유발할 수 있다. 따라서, 실시예들은 게이트 산화물 DPM을 증가시키지 않고서도 더 높은 Vmax 및 대응하는 더 높은 단일 스레드/낮은 코어 카운트 성능을 가능하게 한다.
실시예들은 서버 프로세서, 데스크탑 프로세서, 모바일 프로세서 등을 포함하는 다양한 마켓들을 위한 프로세서들 내에 구현될 수 있다. 이제 도 6을 참조하면, 본 발명의 실시예에 따른 프로세서의 블록도가 도시되어 있다. 도 6에 도시된 바와 같이, 프로세서(400)는 복수의 코어(410a-410n)를 포함하는 멀티코어 프로세서일 수 있다. 일 실시예에서, 각각의 그러한 코어는 독립적인 전력 도메인을 가질 수 있으며, 작업부하에 기초하여 활성 상태들 및/또는 터보 모드들에 들어가거나 그로부터 빠져나오도록 구성될 수 있다. 다양한 코어들은 다양한 컴포넌트들을 포함하는 시스템 에이전트 또는 언코어(420)에 상호접속(415)을 통해 연결될 수 있다. 볼 수 있는 바와 같이, 언코어(420)는 최종 레벨 캐시일 수 있는 공유 캐시(430)를 포함할 수 있다. 추가로, 언코어는 통합된 메모리 제어기(440), 다양한 인터페이스(450) 및 전력 제어 유닛(455)을 포함할 수 있다.
다양한 실시예들에서, 전력 제어 유닛(455)은 본 발명의 실시예에 따른 전압 제어 로직(459)을 포함할 수 있다. 위에서 설명된 바와 같이, 이러한 로직은 최대 동작 값들의 집합을 결정하고, 실제 동작 전압(활성 코어의 개수에 의존함)을 활성 코어 개수에 대한 대응하는 최대 동작 전압값보다 낮을 수 있는 리졸브된 값으로 동적으로 제한하도록 구성된다.
도 6을 더 참조하면, 프로세서(400)는 예를 들어 메모리 버스를 통해 시스템 메모리(460)와 통신할 수 있다. 추가로, 인터페이스들(450)에 의해, 주변 디바이스들, 대용량 저장소 등과 같은 다양한 오프-칩 컴포넌트들에의 접속이 이루어질 수 있다. 도 6의 실시예에서는 이러한 특정한 구현예와 함께 도시되었지만, 본 발명의 범위는 이와 관련하여 한정되지 않는다.
이하에서는, 본 발명의 다른 실시예에 따른 멀티도메인 프로세서의 블록도가 도시되어 있는 도 7을 참조한다. 도 7의 실시예에 도시된 바와 같이, 프로세서(500)는 복수의 도메인을 포함한다. 구체적으로, 코어 도메인(510)은 복수의 코어(5100-510n)를 포함할 수 있고, 그래픽 도메인(520)은 하나 이상의 그래픽 엔진을 포함할 수 있고, 시스템 에이전트 도메인(550)이 더 존재할 수 있다. 일부 실시예들에서, 시스템 에이전트 도메인(550)은 코어 도메인보다 독립적인 주파수에서 실행될 수 있으며, 도메인들(510 및 520)이 동적으로 고전력 및 저전력 상태에 들어가고 그로부터 나오기 위해 제어될 수 있도록 전력 제어 이벤트들 및 전력 관리를 다루기 위해, 항상 켜진 상태로 남아있을 수 있다. 도메인들(510 및 520) 각각은 상이한 전압 및/또는 전력에서 동작할 수 있다. 3개의 도메인만이 도시되어 있지만, 본 발명의 범위는 이와 관련하여 한정되지 않으며, 다른 실시예들에서 추가의 도메인이 존재할 수 있음에 유의해야 한다. 예를 들어, 각각 적어도 하나의 코어를 포함하는 복수의 코어 도메인이 존재할 수 있다.
일반적으로, 각각의 코어(510)는 다양한 실행 유닛들 및 추가의 처리 구성요소들에 더하여, 로우 레벨 캐시들을 더 포함할 수 있다. 결국, 다양한 코어들은 서로 연결될 수 있고, 최종 레벨 캐시(LLC)(5400-540n)의 복수의 유닛으로 형성된 공유 캐시 메모리에 연결될 수 있다. 다양한 실시예들에서, LLC(540)는 코어들 및 그래픽 엔진과, 다양한 미디어 처리 회로망 간에서 공유될 수 있다. 보여진 바와 같이, 그에 따라, 링 상호접속부(530)가 코어들을 함께 연결하며, 코어들, 그래픽 도메인(520) 및 시스템 에이전트 회로망(550) 간의 상호접속을 제공한다. 일 실시예에서, 상호접속부(530)는 코어 도메인의 일부일 수 있다. 그러나, 다른 실시예들에서, 링 상호접속부는 그 자신의 도메인을 갖는 것일 수 있다.
더 보여진 바와 같이, 시스템 에이전트 도메인(550)은 관련 디스플레이의 제어 및 그에 대한 인터페이스를 제공할 수 있는 디스플레이 제어기(552)를 포함할 수 있다. 더 보여진 바와 같이, 시스템 에이전트 도메인(550)은 여기에 설명된 것과 같은 최대 동작 전압의 구성가능한 동적 제어를 가능하게 하기 위해, 본 발명의 실시예에 따른 전압 제어 로직(559)을 포함할 수 있는 전력 제어 유닛(555)을 포함할 수 있다. 다양한 실시예들에서, 이러한 로직은 도 4에서와 같이 구성될 수 있으며, 위에서 도 5a 및 도 5b에서 설명된 알고리즘들을 실행할 수 있다.
도 7에 더 보여진 바와 같이, 프로세서(500)는 DRAM(dynamic random access memory)과 같은 시스템 메모리에의 인터페이스를 제공할 수 있는 통합된 메모리 제어기(IMC)(570)를 더 포함할 수 있다. 복수의 인터페이스(5800-580n)는 프로세서와 다른 회로망 사이의 상호접속을 가능하게 하기 위해 존재할 수 있다. 예를 들어, 일 실시예에서, 적어도 하나의 DMI(direct media interface) 인터페이스와, 하나 이상의 PCIe™(PCI Express™: Peripheral Component Interconnect Express) 인터페이스들이 제공될 수 있다. 또한, 추가의 프로세서들 또는 다른 회로망들과 같은 다른 에이전트들 간의 통신을 가능하게 하기 위해, Intel® QPI(Quick Path Interconnect) 프로토콜에 따른 하나 이상의 인터페이스가 또한 제공될 수 있다. 도 7의 실시예에서는 이러한 하이레벨로 도시되었지만, 본 발명의 범위는 이와 관련하여 한정되지 않음을 이해해야 한다.
실시예들은 다수의 상이한 시스템 유형들에서 구현될 수 있다. 이제 도 8을 참조하면, 본 발명의 실시예에 따른 시스템의 블록도가 도시되어 있다. 도 8에 도시된 바와 같이, 멀티프로세서 시스템(600)은 점-대-점 상호접속 시스템이고, 점-대-점 상호접속부(650)를 통해 연결된 제1 프로세서(670) 및 제2 프로세서(680)를 포함한다. 도 6에 도시된 바와 같이, 프로세서들(670 및 680) 각각은 제1 및 제2 프로세서 코어(즉, 프로세서 코어들(674a 및 674b) 및 프로세서 코어들(684a 및 684b))를 포함하는 멀티코어 프로세서들일 수 있지만, 잠재적으로 많은 추가의 코어들이 프로세서 내에 존재할 수 있다. 프로세서들 각각은 여기에 설명된 것과 같은 동적 동작 전압 제어를 수행하기 위한 PCU 또는 다른 로직을 포함할 수 있다.
계속하여 도 8을 보면, 제1 프로세서(670)는 메모리 제어기 허브(MCH)(672) 및 점-대-점(P-P) 인터페이스(676 및 678)를 더 포함한다. 마찬가지로, 제2 프로세서(680)는 MCH(682) 및 P-P 인터페이스(686 및 688)를 포함한다. 도 6에 도시된 바와 같이, MCH(672 및 682)는 프로세서들을 각각의 메모리들, 즉 메모리(632) 및 메모리(634)에 연결하며, 이들은 각각의 프로세서들에 로컬로 부착되어 있는 시스템 메모리(예를 들어, DRAM)의 일부분일 수 있다. 제1 프로세서(670) 및 제2 프로세서(680)는 각각 P-P 상호접속들(662 및 664)을 통해 칩셋(690)에 연결될 수 있다. 도 8에 도시된 바와 같이, 칩셋(690)은 P-P 인터페이스들(694 및 698)을 포함한다.
또한, 칩셋(690)은 P-P 상호접속부(639)에 의해 고성능 그래픽 엔진(638)에 칩셋(690)을 연결하는 인터페이스(692)를 포함한다. 결국, 칩셋(690)은 인터페이스(696)를 통해 제1 버스(616)에 연결될 수 있다. 도 8에 도시된 바와 같이, 다양한 입력/출력(I/O) 디바이스들(614)은 제1 버스(616)를 제2 버스(620)에 연결하는 버스 브리지(618)와 함께 제1 버스(616)에 연결될 수 있다. 일 실시예에서, 예를 들어 키보드/마우스(622), 통신 디바이스들(626), 및 코드(630)를 포함할 수 있는 디스크 드라이브 또는 다른 대용량 저장 디바이스와 같은 데이터 저장 유닛(628)을 포함하는 다양한 디바이스들이 제2 버스(620)에 연결될 수 있다. 추가로, 오디오 I/O(624)가 제2 버스(620)에 연결될 수 있다. 실시예들은 스마트 셀룰러 폰, 태블릿 컴퓨터, 넷북, 울트라북TM 등과 같은 모바일 디바이스들을 포함하는 다른 유형의 시스템들에 통합될 수 있다.
이하의 예들은 추가의 실시예들에 관한 것이다. 일례에서, 프로세서는 각각 명령어들을 실행하는 복수의 코어를 포함하는 코어 도메인, 복수의 계수값을 저장하는 비휘발성 저장소, 및 복수의 계수값에 적어도 부분적으로 기초하여, 복수의 코어 중의 활성 코어의 개수에 각각 연관되는 복수의 최대 동작 전압값을 산출하는 전압 산출 로직을 포함한다.
일례에서, 전력 제어기는 대응하는 최대 동작 전압값 및 적어도 하나의 프로세서 제약에 기초하여 활성 코어의 개수에 대한 동작 전압을 결정하는 것이다.
일례에서, 복수의 계수값은 프로세서의 초기화 동안 획득된다.
일례에서, 전력 제어기는 복수의 코어 중의 활성 코어의 개수에 기초하여 동작 전압을 결정하고, 적어도 하나의 프로세서 제약에 기초하여, 제1 코어가 활성 코어의 개수에 연관된 최대 동작 전압값에서 실행되는 것을 방지하는 것이다.
일례에서, 전압 산출 로직은 활성 코어의 제1 개수에 대한 제1 최대 동작 전압값을 산출하기 위해 계수값들을 이용하여 제1 다항식 연산을 수행하는 것이다.
일례에서, 전압 산출 로직은 활성 코어의 제2 개수에 대한 제2 최대 동작 전압값을 산출하기 위해 계수값들을 이용하여 제2 다항식 연산을 수행하는 것이다.
일례에서, 전압 산출 로직은 제1 최대 동작 전압값을 룩업 테이블의 제1 엔트리에 저장하고, 제2 최대 동작 전압값을 룩업 테이블의 제2 엔트리에 저장하는 것이다.
일례에서, 프로세서는 활성 코어의 제1 개수가 활성일 때 제1 엔트리에 액세스하고, 제1 최대 동작 전압값에 적어도 부분적으로 기초하여 활성 코어의 제1 개수에 대한 동작 전압을 결정하는 전력 제어기를 더 포함한다.
상기 프로세서는 다양한 수단을 이용하여 구현될 수 있음에 유의해야 한다.
일례에서, 프로세서는 사용자 장비 터치 가능형 디바이스(user equipment touch-enabled device) 내에 통합되는 SoC(system on a chip)를 포함한다.
다른 예에서, 머신 판독가능한 매체는 명령어들을 저장하고 있으며, 그 명령어들은 머신에 의해 수행되는 경우 머신으로 하여금, 프로세서의 활성 코어의 개수에 있어서의 변화에 응답하여, 활성 코어의 개수에 기초하여, 프로세서를 위한 최대 동작 전압을 결정하는 단계, 및 최대 동작 전압 및 프로세서의 적어도 하나의 제약에 기초하여 프로세서에 대한 리졸브된 동작 전압을 계산하는 단계를 포함하는 방법을 수행하게 하는 것이다.
일례에서, 방법은 활성 코어의 개수에 기초하여 테이블에 액세스하고 테이블로부터 최대 동작 전압을 획득하는 단계를 더 포함한다.
일례에서, 방법은 프로세서에 대한 제약이 없을 때, 리졸브된 동작 전압을 최대 동작 전압인 것으로 계산하는 단계를 더 포함한다.
일례에서, 방법은 프로세서의 비휘발성 저장소로부터 계수값들의 집합을 판독하는 단계를 더 포함한다.
일례에서, 방법은, 계수값들의 집합을 이용하여 최대 동작 전압값들의 집합을 산출하는 단계 - 최대 동작 전압값들의 집합의 각각의 최대 동작 전압값은 계수값들의 집합을 이용하여 상이한 수학식에 따라 산출됨 - , 및 최대 동작 전압값들의 집합을 테이블에 저장하는 단계를 더 포함한다.
일례에서, 방법은 활성 코어의 개수에 기초하여 테이블에 액세스하고 테이블로부터 최대 동작 전압을 획득하는 단계를 더 포함한다.
일례에서, 방법은 프로세서의 단일 코어가 제1 동작 전압에서 동작할 수 있게 하고, 다음으로 프로세서의 복수의 코어가 제2 동작 전압에서 동작할 수 있게 하는 단계를 더 포함하며, 제1 동작 전압은 제2 동작 전압보다 크다.
일례에서, 장치는 위에서 설명된 방법을 수행하기 위한 수단을 포함한다.
다른 예에서, 시스템은 복수의 코어, 각각 활성 코어의 개수의 함수인 복수의 최대 동작 전압값을 저장하기 위한 저장소, 및 최대 동작 전압값들 중 대응하는 최대 동작 전압값, 또는 복수의 프로세서 제약 중 적어도 하나에 기초하는 클립 전압값이도록 동작 전압을 동적으로 제어하는 전압 제어 로직을 포함하는 멀티코어 프로세서, 및 멀티코어 프로세서에 연결된 DRAM을 포함한다.
일례에서, 전압 산출 로직은 복수의 계수값에 적어도 부분적으로 기초하여, 복수의 최대 동작 전압값을 산출하는 것이다.
일례에서, 전압 산출 로직은 활성 코어의 제1 개수에 대한 제1 최대 동작 전압값을 산출하기 위해 복수의 계수값을 이용하여 제1 다항식 연산을 수행하고, 활성 코어의 제2 개수에 대한 제2 최대 동작 전압값을 계산하기 위해 복수의 계수값을 이용하여 제2 다항식 연산을 수행하는 것이다.
일례에서, 전압 제어 로직은 복수의 코어 중의 단일 코어가 제1 동작 전압에서 동작할 수 있게 하고, 복수의 코어 중의 둘 이상의 코어가 제2 동작 전압에서 동작할 수 있게 하는 것이며, 제1 동작 전압은 제2 동작 전압보다 크다.
일례에서, 저장소는 비휘발성 저장소를 포함한다.
일례에서, 명령어들을 포함하는 컴퓨터 판독가능한 매체는 상기 예들 중 임의의 것의 방법을 수행하는 것이다.
다른 예에서, 프로세서는 각각 명령어들을 실행하는 복수의 코어를 포함하는 코어 도메인, 복수의 계수값을 저장하는 비휘발성 저장소, 및 복수의 계수값에 적어도 부분적으로 기초하여, 복수의 코어 중의 활성 코어의 개수에 각각 연관되는 복수의 최대 동작 전압값을 산출하는 전압 산출 수단을 포함한다.
일례에서, 전력 제어 수단은 대응하는 최대 동작 전압값 및 적어도 하나의 프로세서 제약에 기초하여 활성 코어의 개수에 대한 동작 전압을 결정하기 위한 것이다.
일례에서, 복수의 계수값은 프로세서의 초기화 동안 획득된다.
일례에서, 전력 제어 수단은 복수의 코어 중의 활성 코어의 개수에 기초하여 동작 전압을 결정하고, 적어도 하나의 프로세서 제약에 기초하여, 제1 코어가 활성 코어의 개수에 연관된 최대 동작 전압값에서 실행되는 것을 방지하는 것이다.
일례에서, 전압 산출 수단은 활성 코어의 제1 개수에 대한 제1 최대 동작 전압값을 산출하기 위해 계수값들을 이용하여 제1 다항식 연산을 수행하는 것이다.
일례에서, 전압 산출 수단은 활성 코어의 제2 개수에 대한 제2 최대 동작 전압값을 산출하기 위해 계수값들을 이용하여 제2 다항식 연산을 수행하는 것이다.
일례에서, 전압 산출 수단은 제1 최대 동작 전압값을 룩업 테이블의 제1 엔트리에 저장하고, 제2 최대 동작 전압값을 룩업 테이블의 제2 엔트리에 저장하는 것이다.
일례에서, 프로세서는 활성 코어의 제1 개수가 활성일 때 제1 엔트리에 액세스하고, 제1 최대 동작 전압값에 적어도 부분적으로 기초하여 활성 코어의 제1 개수에 대한 동작 전압을 결정하는 전력 제어 수단을 더 포함한다.
다른 예에서, 시스템은 디스플레이 및 메모리를 포함하고, 상기 예들 중 하나 이상의 프로세서를 포함한다.
다른 예에서, 방법은 프로세서의 활성 코어의 개수에 있어서의 변화에 응답하여, 활성 코어의 개수에 기초하여, 프로세서를 위한 최대 동작 전압을 결정하는 단계; 및 최대 동작 전압 및 프로세서의 적어도 하나의 제약에 기초하여 프로세서를 위한 리졸브된 동작 전압을 계산하는 단계를 포함한다.
일례에서, 방법은 프로세서에 대한 제약이 없을 때, 리졸브된 동작 전압을 최대 동작 전압이도록 계산하는 단계를 포함한다.
일례에서, 방법은 프로세서의 비휘발성 저장소로부터 계수값들의 집합을 판독하는 단계, 계수값들의 집합을 이용하여 최대 동작 전압값들의 집합을 산출하는 단계 - 최대 동작 전압값들의 집합의 각각의 최대 동작 전압값은 계수값들의 집합을 이용하여 상이한 수학식에 따라 산출됨 - , 및 최대 동작 전압값들의 집합을 테이블 내에 저장하는 단계를 더 포함한다.
일례에서, 방법은 프로세서의 단일 코어가 제1 동작 전압에서 동작할 수 있게 하고, 다음으로 프로세서의 복수의 코어가 제2 동작 전압에서 동작할 수 있게 하는 단계를 포함하며, 제1 동작 전압은 제2 동작 전압보다 크다.
다른 예에서, 명령어들을 포함하는 컴퓨터 판독가능한 매체는 상기 예들 중 임의의 것의 방법을 수행하는 것이다.
다른 예에서, 장치는 상기 예들 중 임의의 것의 방법을 수행하기 위한 수단을 포함한다.
실시예들은 다수의 상이한 시스템 유형들에서 이용될 수 있다. 예를 들어, 일 실시예에서, 통신 디바이스는 여기에 설명된 다양한 방법들 및 기법들을 수행하도록 구성될 수 있다. 물론, 본 발명의 범위는 통신 디바이스로 한정되지 않고, 대신에 다른 실시예들은 명령어들을 처리하기 위한 다른 유형의 장치, 또는 컴퓨팅 디바이스에서 실행되는 것에 응답하여 그 디바이스가 여기에 설명된 방법 및 기법 중 하나 이상을 수행하게 하는 명령어들을 포함하는 하나 이상의 머신 판독가능한 매체에 관한 것일 수 있다.
실시예들은 코드로 구현될 수 있고, 명령어들을 수행하도록 시스템을 프로그래밍하는 데에 이용될 수 있는 명령어들이 저장되어 있는 비-일시적 저장 매체(non-transitory storage medium) 상에 저장될 수 있다. 저장 매체는 플로피 디스크, 광학 디스크, 고체 상태 드라이브(SSD), 컴팩트 디스크 판독 전용 메모리(CD-ROM), 재기입가능한 컴팩트 디스크(CD-RW) 및 자기 광학 디스크를 포함하는 임의의 유형의 디스크, 판독 전용 메모리(ROM), 동적 랜덤 액세스 메모리(DRAM) 및 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리(RAM), 소거가능하고 프로그래밍가능한 판독 전용 메모리(EPROM), 플래시 메모리, 전기적으로 소거가능하고 프로그래밍가능한 판독 전용 메모리(EEPROM)와 같은 반도체 디바이스들, 자기 또는 광학 카드, 또는 전자 명령어를 저장하는 데에 적합한 임의의 다른 유형의 매체를 포함할 수 있지만, 이에 한정되지는 않는다.
본 발명이 제한된 수의 실시예에 관련하여 설명되었지만, 본 기술분야의 숙련된 자들은 다수의 수정 및 그로부터의 변형을 알 것이다. 첨부된 청구항들은 그러한 수정들 및 변형들 전부를 본 발명의 진정한 취지 및 범위 내에 드는 것으로서 포괄하도록 의도된다.
210 : 비휘발성 저장소
220 : 최대 전압 산출 로직
230 : 룩업 테이블
240 : 전압 결정 로직

Claims (20)

  1. 프로세서로서,
    각각 명령어들을 실행하는 복수의 코어를 포함하는 코어 도메인;
    복수의 계수값을 저장하는 비휘발성 저장소; 및
    상기 복수의 계수값에 적어도 부분적으로 기초하여, 상기 복수의 코어 중의 활성 코어의 개수에 각각 연관되는 복수의 최대 동작 전압값을 산출하는 전압 산출 로직을 포함하고,
    상기 전압 산출 로직은 활성 코어의 제1 개수에 대한 제1 최대 동작 전압값을 산출하기 위해 상기 계수값들을 이용하여 제1 다항식 연산을 수행하고, 활성 코어의 제2 개수에 대한 제2 최대 동작 전압값을 산출하기 위해 상기 계수값들을 이용하여 제2 다항식 연산을 수행하는
    프로세서.
  2. 제1항에 있어서, 대응하는 최대 동작 전압값 및 적어도 하나의 프로세서 제약(processor constraint)에 기초하여 상기 활성 코어의 개수에 대한 동작 전압을 결정하기 위한 전력 제어기를 더 포함하는 프로세서.
  3. 제2항에 있어서, 상기 복수의 계수값은 상기 프로세서의 초기화 동안 획득되는 프로세서.
  4. 제2항에 있어서, 상기 전력 제어기는 상기 복수의 코어 중의 상기 활성 코어의 개수에 기초하여 상기 동작 전압을 결정하고, 상기 적어도 하나의 프로세서 제약에 기초하여, 제1 코어가 상기 활성 코어의 개수에 연관된 최대 동작 전압값에서 실행되는 것을 방지하는 것인 프로세서.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 전압 산출 로직은 상기 제1 최대 동작 전압값을 룩업 테이블의 제1 엔트리에 저장하고, 상기 제2 최대 동작 전압값을 상기 룩업 테이블의 제2 엔트리에 저장하는 것인 프로세서.
  8. 제7항에 있어서, 상기 활성 코어의 제1 개수가 활성일 때 상기 제1 엔트리에 액세스하고, 상기 제1 최대 동작 전압값에 적어도 부분적으로 기초하여 상기 활성 코어의 제1 개수에 대한 동작 전압을 결정하는 전력 제어기를 더 포함하는 프로세서.
  9. 명령어들이 저장되어 있는 머신 판독가능한 매체로서,
    상기 명령어들은 머신에 의해 수행되는 경우 상기 머신으로 하여금,
    프로세서의 비휘발성 저장소로부터 계수값들의 집합을 판독하는 단계;
    상기 계수값들의 집합을 이용하여 최대 동작 전압값들의 집합을 산출하는 단계 - 상기 최대 동작 전압값들의 집합의 각각의 최대 동작 전압값은 상기 계수값들의 집합을 이용하여 상이한 수학식에 따라 산출됨 - ;
    상기 최대 동작 전압값들의 집합을 테이블에 저장하는 단계;
    상기 프로세서의 활성 코어의 개수에 기초하여, 상기 활성 코어의 개수에 있어서의 변화에 응답하여, 상기 프로세서에 대한 최대 동작 전압을 결정하는 단계; 및
    상기 활성 코어의 개수에 기초하여 상기 테이블에 액세스하고 상기 테이블로부터 상기 최대 동작 전압을 획득하는 단계를 포함하여, 상기 최대 동작 전압 및 상기 프로세서의 적어도 하나의 제약에 기초하여 상기 프로세서에 대한 리졸브된(resolved) 동작 전압을 계산하는 단계
    를 포함하는 방법
    을 수행하게 하는 것인 머신 판독가능한 매체.
  10. 제9항에 있어서, 상기 방법은 상기 활성 코어의 개수에 기초하여 테이블에 액세스하고 상기 테이블로부터 상기 최대 동작 전압을 획득하는 단계를 더 포함하는 머신 판독가능한 매체.
  11. 제10항에 있어서, 상기 방법은 상기 프로세서에 대한 제약이 없을 때, 상기 리졸브된 동작 전압을 상기 최대 동작 전압인 것으로 계산하는 단계를 더 포함하는 머신 판독가능한 매체.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제9항에 있어서, 상기 방법은 상기 프로세서의 단일 코어가 제1 동작 전압에서 동작할 수 있게 하고, 다음으로 상기 프로세서의 복수의 코어가 제2 동작 전압에서 동작할 수 있게 하는 단계를 더 포함하며, 상기 제1 동작 전압은 상기 제2 동작 전압보다 큰 머신 판독가능한 매체.
  16. 시스템으로서,
    복수의 코어, 각각 활성 코어의 개수의 함수인 복수의 최대 동작 전압값을 저장하기 위한 저장소, 복수의 계수값에 적어도 부분적으로 기초하여, 상기 복수의 최대 동작 전압값을 산출하는 전압 산출 로직 - 상기 전압 산출 로직은 활성 코어의 제1 개수에 대한 제1 최대 동작 전압값을 산출하기 위해 상기 복수의 계수값을 이용하여 제1 다항식 연산을 수행하고, 활성 코어의 제2 개수에 대한 제2 최대 동작 전압값을 산출하기 위해 상기 복수의 계수값을 이용하여 제2 다항식 연산을 수행함 - , 및 상기 최대 동작 전압값들 중 대응하는 최대 동작 전압값, 또는 복수의 프로세서 제약 중 적어도 하나에 기초하는 클립 전압값(clip voltage value)이도록 동작 전압을 동적으로 제어하는 전압 제어 로직을 포함하는 멀티코어 프로세서; 및
    상기 멀티코어 프로세서에 연결된 DRAM(dynamic random access memory)
    을 포함하는 시스템.
  17. 삭제
  18. 삭제
  19. 제16항에 있어서, 상기 전압 제어 로직은 상기 복수의 코어 중의 단일 코어가 제1 동작 전압에서 동작할 수 있게 하고, 상기 복수의 코어 중의 둘 이상의 코어가 제2 동작 전압에서 동작할 수 있게 하는 것이며, 상기 제1 동작 전압은 상기 제2 동작 전압보다 큰 시스템.
  20. 제16항에 있어서, 상기 저장소는 비휘발성 저장소를 포함하는 시스템.
KR1020140017241A 2013-02-15 2014-02-14 프로세서를 위한 최대 동작 전압의 동적 제어 KR101593952B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/768,633 US9335803B2 (en) 2013-02-15 2013-02-15 Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
US13/768,633 2013-02-15

Publications (2)

Publication Number Publication Date
KR20140103074A KR20140103074A (ko) 2014-08-25
KR101593952B1 true KR101593952B1 (ko) 2016-02-15

Family

ID=50287739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140017241A KR101593952B1 (ko) 2013-02-15 2014-02-14 프로세서를 위한 최대 동작 전압의 동적 제어

Country Status (7)

Country Link
US (1) US9335803B2 (ko)
JP (1) JP5756538B2 (ko)
KR (1) KR101593952B1 (ko)
CN (1) CN103995577B (ko)
BR (1) BR102014003609B1 (ko)
DE (1) DE102014001914B4 (ko)
GB (1) GB2511628B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10579131B2 (en) 2016-11-16 2020-03-03 Samsung Electronics Co., Ltd. Apparatus and method for applying suitable voltage to a component of a system-on-chip

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9304573B2 (en) * 2013-06-21 2016-04-05 Apple Inc. Dynamic voltage and frequency management based on active processors
US20150145334A1 (en) * 2013-11-25 2015-05-28 Marvell World Trade Ltd. Systems and Methods for Dynamic Voltage Control
US9665161B2 (en) * 2014-08-27 2017-05-30 Mediatek Inc. Method and computer-readable medium for dynamically managing power of multi-core processor
US10528117B2 (en) 2014-12-22 2020-01-07 Qualcomm Incorporated Thermal mitigation in devices with multiple processing units
US10481671B2 (en) 2015-05-21 2019-11-19 Hitachi, Ltd. Power saving for a computer system and computer based on differences between chip regions in processing and communication times
US9990024B2 (en) * 2015-09-09 2018-06-05 Qualcomm Incorporated Circuits and methods providing voltage adjustment as processor cores become active based on an observed number of ring oscillator clock ticks
US10200271B2 (en) * 2016-04-12 2019-02-05 International Business Machines Corporation Building and testing composite virtual services using debug automation
US10775859B2 (en) * 2016-09-23 2020-09-15 Hewlett Packard Enterprise Development Lp Assignment of core identifier
US10310548B2 (en) 2016-11-07 2019-06-04 Microsoft Technology Licensing, Llc Expected lifetime management
US10064141B2 (en) * 2016-12-09 2018-08-28 Qualcomm Incorporated Core frequency/count decision-based thermal mitigation optimization for a multi-core integrated circuit
CN107193229B (zh) * 2017-04-06 2021-02-19 联想(北京)有限公司 一种控制方法及电子设备
WO2019212541A1 (en) * 2018-05-01 2019-11-07 Intel Corporation Power control arbitration
TWI806141B (zh) * 2021-08-30 2023-06-21 瑞昱半導體股份有限公司 處理器電路以及電腦可讀媒體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046400A1 (en) * 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US20050289365A1 (en) 2004-06-29 2005-12-29 Bhandarkar Dileep P Multiprocessing power & performance optimization
US20060149975A1 (en) * 2004-12-30 2006-07-06 Intel Corporation Operating point management in multi-core architectures
US20110191602A1 (en) 2010-01-29 2011-08-04 Bearden David R Processor with selectable longevity

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163153A (en) 1989-06-12 1992-11-10 Grid Systems Corporation Low-power, standby mode computer
US5522087A (en) 1994-03-22 1996-05-28 Verifone Inc. System for selectively operating in different modes depending upon receiving signal from a host computer within a time window upon power up
US5590341A (en) 1994-09-30 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using ready delay
US5621250A (en) 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US5931950A (en) 1997-06-17 1999-08-03 Pc-Tel, Inc. Wake-up-on-ring power conservation for host signal processing communication system
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
US7010708B2 (en) 2002-05-15 2006-03-07 Broadcom Corporation Method and apparatus for adaptive CPU power management
US7539885B2 (en) 2000-01-13 2009-05-26 Broadcom Corporation Method and apparatus for adaptive CPU power management
JP2001318742A (ja) 2000-05-08 2001-11-16 Mitsubishi Electric Corp コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
KR100361340B1 (ko) 2000-05-15 2002-12-05 엘지전자 주식회사 씨피유 클럭 제어 방법
US6792392B1 (en) 2000-06-30 2004-09-14 Intel Corporation Method and apparatus for configuring and collecting performance counter data
US6748546B1 (en) 2000-09-26 2004-06-08 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6829713B2 (en) 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7058824B2 (en) 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US20030061383A1 (en) 2001-09-25 2003-03-27 Zilka Anthony M. Predicting processor inactivity for a controlled transition of power states
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US6996728B2 (en) 2002-04-26 2006-02-07 Hewlett-Packard Development Company, L.P. Managing power consumption based on utilization statistics
US7051227B2 (en) 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
US6898689B2 (en) 2002-11-15 2005-05-24 Silicon Labs Cp, Inc. Paging scheme for a microcontroller for extending available register space
US7043649B2 (en) 2002-11-20 2006-05-09 Portalplayer, Inc. System clock power management for chips with multiple processing modules
US6971033B2 (en) 2003-01-10 2005-11-29 Broadcom Corporation Method and apparatus for improving bus master performance
US7089443B2 (en) 2003-01-23 2006-08-08 University Of Rochester Multiple clock domain microprocessor
JP4061492B2 (ja) 2003-02-10 2008-03-19 ソニー株式会社 情報処理装置および消費電力制御方法
US7093147B2 (en) 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7272732B2 (en) 2003-06-30 2007-09-18 Hewlett-Packard Development Company, L.P. Controlling power consumption of at least one computer system
TW200502847A (en) 2003-07-08 2005-01-16 Benq Corp Control device and method for reducing number of interrupts in a processor
US7146514B2 (en) 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
US7272730B1 (en) 2003-07-31 2007-09-18 Hewlett-Packard Development Company, L.P. Application-driven method and apparatus for limiting power consumption in a processor-controlled hardware platform
US7194643B2 (en) 2003-09-29 2007-03-20 Intel Corporation Apparatus and method for an energy efficient clustered micro-architecture
US7770034B2 (en) 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
US20070156992A1 (en) 2005-12-30 2007-07-05 Intel Corporation Method and system for optimizing latency of dynamic memory sizing
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US9001801B2 (en) 2004-09-07 2015-04-07 Broadcom Corporation Method and system for low power mode management for complex Bluetooth devices
US7941585B2 (en) 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
US7426648B2 (en) 2004-09-30 2008-09-16 Intel Corporation Global and pseudo power state management for multiple processing elements
US7434073B2 (en) 2004-11-29 2008-10-07 Intel Corporation Frequency and voltage scaling architecture
US8041967B2 (en) 2005-02-15 2011-10-18 Hewlett-Packard Development Company, L.P. System and method for controlling power to resources based on historical utilization data
US7454632B2 (en) 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7430673B2 (en) 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
US8301868B2 (en) 2005-09-23 2012-10-30 Intel Corporation System to profile and optimize user software in a managed run-time environment
US20070079294A1 (en) 2005-09-30 2007-04-05 Robert Knight Profiling using a user-level control mechanism
US20070106827A1 (en) 2005-11-08 2007-05-10 Boatright Bryan D Centralized interrupt controller
US20070245163A1 (en) 2006-03-03 2007-10-18 Yung-Hsiang Lu Power management in computer operating systems
US7725747B2 (en) * 2006-03-29 2010-05-25 Intel Corporation Methods and apparatus to perform power management in processor systems
US7437270B2 (en) 2006-03-30 2008-10-14 Intel Corporation Performance state management
US7636864B2 (en) * 2006-05-03 2009-12-22 Intel Corporation Mechanism for adaptively adjusting a direct current loadline in a multi-core processor
US7752468B2 (en) 2006-06-06 2010-07-06 Intel Corporation Predict computing platform memory power utilization
US7529956B2 (en) 2006-07-17 2009-05-05 Microsoft Corporation Granular reduction in power consumption
US7930564B2 (en) 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
WO2008117133A1 (en) 2007-03-26 2008-10-02 Freescale Semiconductor, Inc. Anticipation of power on of a mobile device
US7900069B2 (en) * 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction
JP2008257578A (ja) 2007-04-06 2008-10-23 Toshiba Corp 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
US7971074B2 (en) 2007-06-28 2011-06-28 Intel Corporation Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system
WO2009037731A1 (ja) * 2007-09-21 2009-03-26 Fujitsu Limited 翻訳装置と翻訳方法および翻訳プログラムとプロセッサコアの制御方法およびプロセッサ
US8949635B2 (en) * 2007-09-28 2015-02-03 Intel Corporation Integrated circuit performance improvement across a range of operating conditions and physical constraints
US20090150696A1 (en) 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US7966506B2 (en) 2007-12-12 2011-06-21 Intel Corporation Saving power in a computer system
US8442697B2 (en) 2007-12-18 2013-05-14 Packet Digital Method and apparatus for on-demand power management
KR101459140B1 (ko) 2007-12-26 2014-11-07 엘지전자 주식회사 전원관리 제어 장치 및 방법
US8156362B2 (en) 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US20110213998A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US8954977B2 (en) 2008-12-09 2015-02-10 Intel Corporation Software-based thread remapping for power savings
US8700943B2 (en) 2009-12-22 2014-04-15 Intel Corporation Controlling time stamp counter (TSC) offsets for mulitple cores and threads
US8549339B2 (en) 2010-02-26 2013-10-01 Empire Technology Development Llc Processor core communication in multi-core processor
US8495395B2 (en) 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US9600059B2 (en) * 2010-09-20 2017-03-21 Apple Inc. Facilitating power management in a multi-core processor
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8949637B2 (en) 2011-03-24 2015-02-03 Intel Corporation Obtaining power profile information with low overhead

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046400A1 (en) * 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US20050289365A1 (en) 2004-06-29 2005-12-29 Bhandarkar Dileep P Multiprocessing power & performance optimization
US20060149975A1 (en) * 2004-12-30 2006-07-06 Intel Corporation Operating point management in multi-core architectures
US20110191602A1 (en) 2010-01-29 2011-08-04 Bearden David R Processor with selectable longevity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10579131B2 (en) 2016-11-16 2020-03-03 Samsung Electronics Co., Ltd. Apparatus and method for applying suitable voltage to a component of a system-on-chip

Also Published As

Publication number Publication date
KR20140103074A (ko) 2014-08-25
CN103995577B (zh) 2017-07-18
US20140237267A1 (en) 2014-08-21
JP2014157601A (ja) 2014-08-28
JP5756538B2 (ja) 2015-07-29
DE102014001914B4 (de) 2017-07-27
BR102014003609A2 (pt) 2015-01-27
GB201401502D0 (en) 2014-03-12
CN103995577A (zh) 2014-08-20
US9335803B2 (en) 2016-05-10
GB2511628B (en) 2016-09-14
GB2511628A (en) 2014-09-10
BR102014003609B1 (pt) 2022-03-22
DE102014001914A1 (de) 2014-08-21

Similar Documents

Publication Publication Date Title
KR101593952B1 (ko) 프로세서를 위한 최대 동작 전압의 동적 제어
US11157052B2 (en) Controlling power delivery to a processor via a bypass
US9671854B2 (en) Controlling configurable peak performance limits of a processor
US9235252B2 (en) Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US9297559B2 (en) Adaptive thermoelectric cooling in a processor
US9377841B2 (en) Adaptively limiting a maximum operating frequency in a multicore processor
US8171319B2 (en) Managing processor power-performance states
US9588559B2 (en) Configurable power supplies for dynamic current sharing
KR101698877B1 (ko) 총 플랫폼 전력 제어
JP6236572B2 (ja) マルチプロセッサシステムにおける動的周波数スケーリング
US9857809B2 (en) Fuzzy logic control of thermoelectric cooling in a processor
US9268393B2 (en) Enforcing a power consumption duty cycle in a processor
US20210151083A1 (en) Power control of a memory device in connected standby state
KR20240044533A (ko) 전역 집적 회로 전력 제어

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 4