CN102640226A - 具有内部处理器的存储器及控制存储器存取的方法 - Google Patents

Abstract

本发明提供具有内部处理器的存储器及此些存储器内的数据通信的方法。一个此种存储器可包含经配置以基于待存取的存储体的可用性而大致控制对存储器阵列执行命令的提取单元。所述提取单元可接收包含指示是将从存储体读取数据还是向存储体写入数据的命令及待从所述存储体读取或向所述存储体写入的所述数据的地址的指令。所述提取单元可基于所述存储体的所述可用性而执行所述命令。在一个实施例中，控制逻辑在经激活存储体为可用时与所述提取单元通信。在另一实施方案中，所述提取单元可基于设定为已执行所述经激活存储体中的先前命令的时间的计时器而等待存储体变为可用。

Description

具有内部处理器的存储器及控制存储器存取的方法

技术领域

本发明的实施例一般来说涉及存储器系统，且更明确地说涉及具有内部处理器的存储器系统。

背景技术

本章节打算向读者介绍此项技术的各个方面，所述方面可涉及下文所描述及/或所主张的本发明的各个方面。据信，此论述有助于向读者提供背景信息以促进更好地理解本发明的各个方面。因此，应理解，应将这些陈述判读为就上述情形而论而不是判读为对现有技术的认可。

电子系统通常包含一个或一个以上处理器，所述一个或一个以上处理器可检索并执行指令且存储所述所执行指令的结果，例如将所述结果存储到适合位置。处理器通常可使用算术逻辑单元(ALU)电路来对数据(例如一个或一个以上操作数)执行指令(例如算术及逻辑运算)。举例来说，ALU电路可使操作数彼此相加、相减、相乘或相除，或者可使一个或一个以上操作数经历逻辑运算，例如AND、OR、XOR及NOT逻辑函数。处理器可执行具有不同复杂度的指令，且不同指令可涉及在一个或多个时钟循环中经由ALU电路输入操作数。

在将指令集引导到ALU以供执行中可涉及电子系统中的若干个组件。在一些装置中，可由电子系统中的控制器或某一其它适合处理器产生指令。可将数据(例如，将对其执行所述指令的操作数以及所述指令)存储于可由ALU存取的存储器组件(例如，存储器阵列)中。在ALU开始对数据执行指令之前，可从存储器检索指令及数据并对其进行定序及/或缓冲。此外，由于可在一个或多个时钟循环中经由ALU执行不同类型的运算，因此还可对指令及/或数据的中间结果进行定序及/或缓冲。

通常，处理器(例如，ALU电路)可在存储器阵列外部，且必须经由处理器与存储器阵列之间的总线存取数据以执行指令集。由于处理速度可受总线的带宽限制，因此可在其中在存储器内部(例如，直接在存储器上)实施处理器的存储器中处理器(PIM)装置中改进处理性能，从而节约处理时间及电力。此外，存储器还可经配置以在借助极少外部帮助或不借助外部帮助的情况下执行指令，从而进一步节省处理电力。

发明内容

附图说明

在以下详细说明中且参考图式描述某些实施例，在图式中：

图1描绘根据本发明技术的实施例的基于处理器的系统的框图；

图2描绘根据本发明技术的实施例的具有与外部处理器介接的内部处理器的存储器系统的框图；

图3图解说明根据本发明技术的一个或一个以上实施例的具有内部处理器的存储器的一部分及所述存储器的不同组件之间的通信通路；且

图4是描绘根据本发明技术的一个或一个以上实施例的用于存取具有内部处理器的存储器中的存储器阵列的过程的流程图。

具体实施方式

电子装置通常可使用处理器来在多个级中处理指令。处理指令可包含执行指令并存储所执行指令的结果。举例来说，可由外部处理器(例如，存储器控制器)将指令及将对其执行所述指令的数据发送到内部处理器(例如，ALU电路)。可首先将所述指令及/或数据存储于存储器阵列中以在内部处理器可用于执行指令时检索。一旦已执行所述指令，内部处理器便可将所述指令的结果存储于存储器组件、存储器阵列中或存储到任一其它适合输出。

在存储器外部的处理器可需要外部总线来将信息(例如，指令及/或数据)传送到存储器阵列及从存储器阵列传送信息。处理效率可部分地受外部总线的带宽限制，因为在存储器阵列与处理器之间传送信息可消耗电力及时间。在一个或一个以上实施例中，存储器可通过允许在不借助外部总线的情况下在存储器阵列与处理器之间传送信息来节约电力。

根据本发明技术，可将一个或一个以上处理器(例如ALU)与存储器中的存储器组件封装在一起。举例来说，存储器可为存储器中处理器(PIM)且可包含嵌入于存储器装置(例如，存储器阵列)上的ALU，所述存储器装置可存储待由ALU执行的指令及数据以及来自所述所执行指令的结果。在其它实施例中，ALU及存储器阵列可在同一封装中的独特裸片上。举例来说，ALU及存储器阵列可布置成多芯片封装(MCP)，且可通过一个或一个以上穿硅通孔(TSV)电连接。与存储器装置封装在一起(举例来说，无论是嵌入于存储器装置上还是作为MCP的一部分)的处理器可称为“内部处理器”，且因此与处理器封装在一起的存储器装置可视为“具有”内部处理器的存储器。如本文中所使用，“计算引擎”可为内部处理器的实例且可与根据本发明技术的存储器装置封装在一起。此外，内部处理器(例如计算引擎)可包括一个或一个以上ALU。

存储器还可包含例如用以组织指令及数据的定序器、用以从存储器阵列存取数据的提取单元以及用以存储(例如，保持)数据及/或指令的缓冲器的组件。缓冲器还可在将中间结果或最终结果传送到存储器阵列之前保持所述中间结果或最终结果。在一个实施例中，定序器可仲裁对存储器阵列的存取或可与存储器外部的仲裁对所述阵列的存取的处理器(即，外部处理器)通信。在一个或一个以上实施例中，提取单元也可仲裁对存储器阵列的存取。对存储器上的存储器阵列的内部仲裁可使得所述存储器能够在借助极少来自外部装置(例如外部处理器)的帮助或不借助来自外部装置的帮助的情况下处理指令。

本发明技术的一个实施例涉及一种存储器，其经配置以在具有与所述存储器外部的其它装置或处理器的通信减少的情况下处理指令。更具体来说，某些组件(例如定序器及提取单元)可在大致无外部控制或外部数据传送的情况下读取及写入数据并组织运算的执行。降低外部通信量可允许存储器具有较少外部总线或具有减小的宽度的外部总线。此外，降低外部通信量可减少处理电力，因为可节省出入存储器的消耗电力的数据传送。

现翻到图，图1描绘通常由参考编号10指定的基于处理器的系统。如下文所解释，系统10可包含根据本发明技术的实施例制造的各种电子装置。系统10可为例如计算机、寻呼机、蜂窝式电话、个人记事本、控制电路等多种类型中的任一者。在典型的基于处理器的系统中，一个或一个以上处理器12(例如微处理器)控制对系统10中的系统功能及请求的处理。如下文所解释，处理器12及系统10的其它子组件可包含根据本发明技术的一个或一个以上实施例制造的存储器。

系统10通常包含电源14。举例来说，如果系统10为便携式系统，则电源14可有利地包含燃料电池、电力采集装置(power scavenging device)、永久电池、可更换电池及/或可再充电电池。举例来说，电源14还可包含AC适配器，因此系统10可插入到墙式插座中。举例来说，电源14还可包含DC适配器以使得系统10可插入到车载点烟器中。

取决于系统10执行的功能，可将各种其它装置耦合到处理器12。举例来说，可将输入装置16耦合到处理器12。举例来说，输入装置16可包含按钮、开关、键盘、光笔、鼠标、数字化器以及手写笔及/或语音辨识系统。还可将显示器18耦合到处理器12。输入装置16及/或显示器18可各自或两者形成用户接口。举例来说，显示器18可包含LCD、SED显示器、CRT显示器、DLP显示器、等离子显示器、OLED显示器、LED及/或音频显示器。此外，还可将RF子系统/基带处理器20耦合到处理器12。RF子系统/基带处理器20可包含耦合到RF接收器且耦合到RF发射器的天线(未展示)。还可将一个或一个以上通信端口22耦合到处理器12。举例来说，通信端口22可适于耦合到一个或一个以上外围装置24(例如调制解调器、打印机、计算机)或网络(例如局域网、远程局域网、内联网或因特网)。

处理器12通常通过处理存储于存储器中的程序来控制系统10。举例来说，软件程序可包含操作系统、数据库软件、绘图软件、字处理软件及/或视频、图片或声音编辑软件。所述存储器以可操作方式耦合到处理器12以存储并促进指令的执行以实施各种程序。举例来说，处理器12可耦合到系统存储器26，系统存储器26可包含动态随机存取存储器(DRAM)及/或同步动态随机存取存储器(SDRAM)。系统存储器26可包含易失性存储器、非易失性存储器或其组合。系统存储器26通常较大以使得其可动态地存储所载入的应用程序及数据。

处理器12还可耦合到非易失性存储器28，此并不暗示系统存储器26必需为易失性的。非易失性存储器28可包含待结合系统存储器26使用的只读存储器(ROM)，例如EPROM、电阻式只读存储器(RROM)及/或快闪存储器。ROM的大小通常选择为恰好足够大以存储任一必需的操作系统、应用程序及固定数据。另外，非易失性存储器28可包含高容量存储器，例如磁带或磁盘驱动器存储器(例如包含电阻式存储器或其它类型的非易失性固态存储器的混合式驱动器)。

本发明技术的一些实施例涉及处理器12与系统存储器26的组件之间的通信。举例来说，处理器12可包含通用处理器、中央处理单元、处理器核心、ASIC、存储器控制器及/或(举例来说)能够发送及接收来自存储器(例如系统存储器26中的存储器装置)的内部处理器的信号的ALU。处理器12与存储器(例如系统存储器26)的组件之间的通信中所涉及的系统10的组件通常可称为“存储器系统”30，如图2的框图中所图解说明。在一些实施例中，存储器系统30可包含可为系统10(如图1中)的系统存储器26的一部分的存储器装置34且可具有内部处理器(例如计算引擎38)。存储器系统30还可包含外部处理器32，外部处理器32可与一更通用处理器一起位于芯片上系统(SOC)中以共同形成处理器控制式系统10(如图1中)的处理器12。外部处理器32(其还可为外部存储器控制器)可与存储器装置34的某些组件通信及/或控制存储器装置34的某些组件。

存储器系统30可包含具有不限于外部处理器32与存储器装置32之间的通信的功能的组件。举例来说，外部处理器32可控制除存储器装置34以外的装置。然而，外部处理器32(如关于存储器系统30所解释)可指与存储器装置34的某些组件通信及/或控制存储器装置34的某些组件的外部处理器32的一个功能。同样地，并非系统存储器26的所有部分均可为存储器系统30的部分。根据本发明技术，“存储器装置”34可指存储器系统的与外部处理器32的通信中所涉及的组件。

外部处理器32与存储器装置34可通过标准存储器接口44而以可操作方式耦合，此可允许外部处理器32与存储器装置34之间的数据传送且可允许外部处理器32将命令发送(例如，传送)到存储器装置34。举例来说，在一个或一个以上实施例中，标准存储器接口44的类型可包含DDR、DDR2、DDR3、LPDDR或LPDDR2。此外，在一些实施例中，额外接口可经配置以允许存储器装置34与外部处理器32之间的数据以及命令(例如，请求、授予、指令等)传送。举例来说，外部处理器32与存储器装置34还可通过控制接口46而以可操作方式耦合，此可允许外部处理器32与存储器装置34之间的命令(包含从存储器装置34到外部处理器32的命令)传送。

存储器(例如存储器装置34)可经配置以大致处理指令(包含执行指令及存储完成的结果)且可具有与外部处理器32的减少的通信。虽然可通常由外部处理器32控制对存储器装置34上的存储器阵列36的存取，但在一个或一个以上实施例中，可大致在存储器装置34内控制对指令的处理(包含存储器阵列存取)。举例来说，一旦外部处理器32将指令发送到存储器阵列36，对所述指令的处理(包含存取存储器阵列36以读取及/或写入数据)便可大部分在存储器装置34内发生。

存储器阵列36可指任一适合形式的存储装置且可包含(举例来说)DRAM阵列或SDRAM阵列。在一个或一个以上实施例中，存储器阵列36可存储数据、待对所述数据执行的指令及所执行指令的完成的结果。存储器阵列36可由存储器系统30中的某些组件存取，该等组件可存取所述阵列以读取指令及/或数据、写入完成的结果等。通常，在存储器阵列36的存储体中一次仅可执行一个命令(例如，读取及/或写入)。因此，可仲裁对存储器阵列36的存取以使得存储器阵列存储体中的命令不冲突。

存储器装置34还可包含内部处理器(例如计算引擎38)，该内部处理器可包含一个或一个以上算术逻辑单元(ALU)。此外，计算引擎38可指存储器装置34上的多个计算引擎38。计算引擎38可经配置以对数据执行运算。在一个实施例中，计算引擎38可包含经配置以对数据(例如操作数或先前运算的中间结果)执行各种数学或逻辑运算的一个或一个以上ALU块。

计算引擎38可由定序器40控制，定序器40可能够存取存储器阵列36，包含从存储器阵列36检索信息(例如，读取指令及/或数据)及将信息存储(例如，将完成的结果写入)于存储器阵列36中。检索及存储信息的过程还可涉及提取单元50、存储器控制件48及存储器组件(例如缓冲器42)。定序器40可将命令信息及数据地址传送到提取单元50，且提取单元50可将存储器阵列36状态定序以读取及写入数据。在一个实施例中，存储器控制件48可将由提取单元50从定序器40接收的命令及地址位解码。

一旦计算引擎38已执行所述指令，便可在向存储器阵列36写入结果之前将所述结果存储于缓冲器42中。此外，由于在计算引擎中一些指令可需要一个以上时钟循环及/或需要执行多个运算，因此还可将中间结果存储于存储器装置34中的存储器组件中。举例来说，可将中间结果存储于例如耦合到计算引擎38的缓冲器42或存储器寄存器的存储器组件中。在一个或一个以上实施例中，计算引擎38可针对所述中间结果存取缓冲器42以执行后续运算。

缓冲器42可包含一个或一个以上缓冲器层。举例来说且如将参考图3进一步论述，缓冲器42可包含可存储数据(例如，操作数、中间结果，完成的结果等)的计算缓冲器54及可存储从存储器阵列36传送的指令的指令缓冲器。缓冲器42还可包含可提供较密集存储且可存储所执行指令的中间结果或最终结果的额外缓冲器(例如数据缓冲器或简单缓冲器)。如本文中所使用，“缓冲器42”可指任一类型的缓冲器层(例如，计算缓冲器、指令缓冲器、数据缓冲器等)或能够保持传送到计算引擎38及从计算引擎38传送的数据及/或指令的任一类型的存储器。

如所论述，具有内部处理器的存储器具有改进的处理能力，因为存储器内(例如，内部处理器与存储器阵列之间)的内部通信可减少电力消耗及处理时间。在一个或一个以上实施例中，具有经配置以在存储器装置34内大致处理指令的存储器装置34的存储器系统30可进一步改进处理能力。更具体来说，存储器装置34可经配置以仲裁对装置34上的存储器阵列36的存取。

可在图3的存储器装置部分52中描绘用于仲裁存储器阵列存取的过程，图3图解说明存储器装置部分52的不同组件之间的可能通信。此外，还可在图4的流程图中解释用于仲裁存储器装置34中的存储器阵列存取的过程80。由于图4可解释图3中所描绘的存储器装置组件及通信，因此可同时论述图3与4。

过程80可在定序器40从指令缓冲器56提取指令时开始(框82)。在一个实施例中，可已在外部(例如通过外部处理器32)将所述指令传送到存储器阵列36(如图2中)且在指令缓冲器56中缓冲。所述指令可包含待对数据执行的运算、用以从存储器阵列36读取数据或向存储器阵列36写入数据的命令以及数据地址(例如，存储器阵列36中的其中定位数据的存储体及页)。所述定序器可通过将控制信号58发送到指令缓冲器56以识别所述指令缓冲器中的待从其检索指令的行来检索指令。可将所述指令传送(路径60)到定序器40。

在一个或一个以上实施例中，所述指令可为直接或间接的。直接指令可包含多个命令，例如用于组织待对数据执行的运算的命令、用于读取或写入数据的命令及/或数据的地址。举例来说，直接指令可包含用以从存储器阵列36读取数据或向存储器阵列36写入数据的命令、存储器阵列36中的针对所述数据的地址(例如，读取操作数A及操作数B的地址)以及告知定序器40如何组织针对操作数A及B的某些运算的命令。间接指令可包含比较来说较简单的命令，所述命令可一次一个命令地传送到定序器40。举例来说，间接指令可包含用以从存储器阵列36提取操作数A的一个命令、用以从存储器阵列36提取操作数B的另一命令、用以组织针对操作数A及B的某些运算的第三命令及用以识别阵列36中的其中可存储完成的结果的地址的第四命令。虽然直接指令可因一起传送直接指令的所有部分(例如，所述直接指令的不同命令)而增加处理速度，但间接指令可实现较简单存储器装置34。举例来说，在经配置以传送间接指令的存储器装置34中，定序器40可为较简单的，总线60可无需为宽的，及/或指令缓冲器56可无需与传送直接指令的指令缓冲器56一样宽。

由指令缓冲器56传送的指令可包含用以从存储器阵列36读取数据(例如，操作数)或向存储器阵列36写入数据(例如，完成的结果)的命令。举例来说，所述指令可命令定序器40检索存储于阵列36中的某一地址(例如，特定存储体及行)处的某些操作数。替代地，由于一些指令可使用先前运算的中间结果执行，因此所述指令可包含待从计算缓冲器42检索的中间结果的地址。如果使用中间结果执行所述指令，则定序器40可无需存取存储器阵列36。

如果所述指令命令定序器40存取存储于存储器阵列36中的操作数，则可仲裁对阵列36的存取以防止可在正在阵列36的同一存储体内一次发生一个以上命令(例如，读取及写入)的情况下发生的存储器阵列36的损毁。在一个或一个以上实施例中，存储器装置34可经配置以使得可在存储器装置34内执行对存储器阵列存取的仲裁。在一个实施例中，定序器40可控制存储器阵列仲裁且可在外部(例如，与外部处理器32)通信以仲裁存储器阵列存取。然而，可大致减少与外部装置的通信。举例来说，对存储器阵列36的存取可大致由存储器装置34中的提取单元50控制。

过程80描绘大致由提取单元50控制的存储器阵列存取。一旦定序器40接收到指令，定序器40便可将所述指令(包含命令62及地址64)传送到提取单元50(框84)。在一个实施例中，提取单元50可将命令62及地址64传送到存储器控制件48，存储器控制件48将所述指令解码成经解码地址68及控制信号66(框86)。经解码地址68及控制信号66可命令从适当地址(例如，某一存储体、页及/或行)读取数据或向所述适当地址写入数据。提取单元50可然后激活(例如，打开)保持所述数据的存储体或将向其写入数据的存储体(框90)。

提取单元50可大致控制对存储器阵列的存取以防止对存储器阵列36的同一存储体执行一个以上命令(例如，读取或写入数据)。对存取存储器阵列36的此仲裁可具有根据本发明技术的各种实施方案。在一个实施例中，存储器阵列36可包含控制逻辑74，控制逻辑74可经配置以监视打开或关闭阵列36中的一页的时间。控制逻辑74可参与“交握”，交握可指将指示所关注的存储体(即，命令提取单元50从其读取或向其写入的存储体)的状态的控制信号76发送到提取单元50。提取单元50可在对所述所关注的存储体执行命令之前等待信号76(框90)。

如果所述所关注的存储体为可用的(例如，未正对所述所关注的存储体执行命令)，则提取单元50可执行从所述所关注的存储体读取及/或向所述所关注的存储体写入的命令(框92)。如果定序器40处所接收的指令包含用以读取数据的命令，则所述提取单元可从所述所关注的存储体检索所述数据并将所述数据传送到计算缓冲器54，以使得所述数据将可用于计算引擎38以对所述数据执行指令。此外，如果定序器40处所接收的指令包含用以向所述存储器阵列写入数据的命令，则提取单元50可将所述数据(例如，完成的结果)写入于存储器阵列36中的所命令地址处。

一旦执行了所述命令(框92)，存储器阵列36的控制逻辑74便可将信号76发送到提取单元50以指示已对所述所关注的存储体执行所述命令(框94)。提取单元50可然后将存储器阵列36上的所述所关注的存储体预充电(例如，关闭)(框96)，且控制逻辑74可发送确认已关闭所述所关注的存储体的信号74(框98)。提取单元50可发送向定序器40指示已执行所述命令且已检索所述数据或已将所述数据存储到存储器阵列36中的适当地址的信号78(框100)。可将所述数据传送(路径70)到计算缓冲器54，计算缓冲器54可保持所述数据直到计算引擎38(如图2中，未描绘于图3中)使用所述数据来执行指令为止。

如所论述，不同实施方案可用于对存储器阵列存取的仲裁。在另一实施例中，提取单元50可基于计时器79对命令(例如，读取或写入)的执行计时。计时器79可基于往来于存储器阵列36的数据传送通常所花费的时间的时钟循环。举例来说，在打开所述存储器阵列中的存储体(框88)之后且在对所述存储体执行命令之前，可激活计时器79，且提取单元50可等待直到满足由计时器79设定的时间条件为止以确保未正对所述所关注的存储体执行其它命令(框90)。一旦满足了所述计时器条件，提取单元50便可开始从所述所关注的存储体读取或向所述所关注的存储体写入(框92)。基于待执行的命令，可设定另一计时器以指示所述命令将完成的时间。提取单元50可在将存储器阵列36中的存储体预充电(关闭)之前等待满足命令完成计时器。此外，在一个实施例中，可基于估计命令将完成的时间而在所述提取单元开始对存储体执行命令时激活计时器79。对所述存储体的进一步存取可基于来自先前命令的经激活计时器79。在一个或一个以上实施例中，计时器79(例如tRCD、tRP等)可用于在提取单元50执行命令或关闭所述所关注的存储体之前设定适当的时间量。

虽然过程80解释处理包含从存储器阵列36读取及/或向存储器阵列36写入的指令，但定序器40还可接收不包含存取存储器阵列36的指令。举例来说，定序器40可接收可使用先前运算或指令(其可已在计算缓冲器54的某一行中缓冲)的中间结果执行的指令。除执行先前所论述的过程80以外，定序器40还可将控制信号72发送到计算缓冲器54以识别计算缓冲器54中的在其上定位所述中间结果的行。由于数据已在计算缓冲器54中，因此计算缓冲器54与存储器阵列36之间的传送可不针对执行其中操作数已作为来自先前运算的中间结果在计算缓冲器54中缓冲的运算发生。

此外，如所论述，缓冲器42(如图2中)可包含可被分割及/或具有到存储器装置34的组件的不同总线的一个或一个以上层。缓冲器42可包含在图3中图解说明为单独缓冲器42的指令缓冲器56及计算缓冲器54，每一缓冲器具有到定序器40及存储器阵列36的个别总线。然而，图3中的单独缓冲器54及56还可为具有用于存储数据及指令的层且具有位于缓冲器42(例如，经组合的缓冲器54与56)与存储器阵列36及/或定序器40之间的共享总线的一个缓冲器42。

虽然可易于对本发明做出各种修改及替代形式，但已在图式中以实例方式展示且已在本文中详细描述了特定实施例。然而，应理解，本发明并不打算限于所揭示的特定形式。而是，本发明旨在涵盖归属于如由以上所附权利要求书定义的本发明的精神及范围内的所有修改、等效物及替代方案。

Claims (30)

1.一种存储器，其包括：

内部处理器，其经配置以执行指令；

存储器阵列，其经配置以存储信息；及

提取单元，其经配置以大致控制对所述存储器阵列的存取。

2.根据权利要求1所述的存储器，其中所述提取单元经配置以接收：

用于运算的数据的地址；及

用以从所述存储器阵列读取或向所述存储器阵列写入的命令。

3.根据权利要求1所述的存储器，其进一步包括经配置以与所述提取单元通信以指示所述存储器阵列的状态的控制逻辑。

4.根据权利要求3所述的存储器，其中所述提取单元经配置以基于来自所述控制逻辑的所述通信而存取所述存储器阵列。

5.根据权利要求3所述的存储器，其中所述提取单元经配置以激活所述存储器阵列中的存储体。

6.根据权利要求5所述的存储器，其中所述控制逻辑经配置以传达指示所述存储体为可用的信号，且其中所述提取单元基于所述信号而从所述存储体读取或向所述存储体写入。

7.根据权利要求1所述的存储器，其中所述存储器阵列包括经配置以存储所述指令的中间结果的缓冲器。

8.根据权利要求1所述的存储器，其中所述提取单元以可操作方式耦合到经配置以指示所述存储器阵列中的存储体为可用的时间的计时器。

9.根据权利要求1所述的存储器，其中所述提取单元以可操作方式耦合到经配置以指示已对所述存储器阵列中的存储体执行读取命令或写入命令的时间的计时器。

10.根据权利要求1所述的存储器，其进一步包括定序器，所述定序器经配置以接收包括数据的地址及用以从所述存储器阵列读取所述数据或向所述存储器阵列写入所述数据的命令的指令，且经配置以将所述命令及所述地址传送到所述提取单元。

11.根据权利要求1所述的存储器，其中所述存储器经配置以从外部处理器接收指令，其中所述指令包括命令、待由所述内部处理器执行的指令及用于所述指令的数据中的一者或一者以上。

12.一种方法，其包括：

将指令传送到具有内部处理器的存储器的提取单元，其中所述指令包括数据的地址及用以从存储器阵列读取所述数据或向所述存储器阵列写入所述数据的命令；及

当所述提取单元接收到所述存储器阵列的包括所述数据的存储体为可用的指示时，执行所述用以读取所述数据或写入所述数据的命令。

13.根据权利要求11所述的方法，其中由所述存储器的定序器执行传送指令。

14.根据权利要求11所述的方法，其中所述指令包括指示组织所述数据的方法的命令。

15.根据权利要求11所述的方法，其中传送指令包括将数据的所述地址及所述用以读取所述数据的命令作为单独间接命令来传送。

16.根据权利要求11所述的方法，其中传送指令包括将所述指令作为一个直接命令来传送。

17.根据权利要求11所述的方法，其进一步包括从指令缓冲器检索指令。

18.根据权利要求17所述的方法，其进一步包括将控制信号发送到所述指令缓冲器以识别所述指令缓冲器中的将从其检索所述指令的一个或一个以上行。

19.根据权利要求11所述的方法，其进一步包括基于从所述存储器阵列发送到所述提取单元的信号而接收所述存储体为可用的指示。

20.根据权利要求11所述的方法，其进一步包括监视所述存储器阵列中的一个或一个以上存储体的状态。

21.根据权利要求11所述的方法，其包括：

激活所述存储体；及

在所述存储器阵列与所述提取单元之间通信以指示所述存储体为可用的。

22.根据权利要求11所述的方法，其进一步包括基于所述存储器中的计时器而接收所述存储体为可用的指示。

23.根据权利要求22所述的方法，其进一步包括将所述计时器设定为对所述存储体的先前读取命令或先前写入命令完成的时间。

24.一种仲裁对存储器阵列的存取的方法，所述方法包括：

激活所述存储器阵列的存储体；

将信号传送到提取单元以指示所述存储体为可用的；及

基于所述信号而对所述存储体执行命令，其中所述命令包括读取命令及写入命令中的一者或一者以上。

25.根据权利要求24所述的方法，其包括将第二信号传送到所述提取单元以指示所述命令被执行。

26.根据权利要求25所述的方法，其包括基于所述第二信号而对所述存储体进行预充电。

27.一种大致控制对存储器阵列的存取的方法，所述方法包括：

激活所述存储器阵列的存储体；

激活以可操作方式耦合到提取单元的计时器，其中所述计时器设定所述提取单元可开始对所述存储体执行命令的时间；及

基于所述计时器而对所述存储体执行所述命令，其中所述命令包括读取命令及写入命令中的一者或一者以上。

28.根据权利要求27所述的方法，其进一步包括基于对所述存储体的先前命令完成的时间而设定所述时间。

29.根据权利要求27所述的方法，其包括激活以可操作方式耦合到所述提取单元的第二计时器，其中所述第二计时器设定对所述存储体的所述命令完成的时间。

30.根据权利要求29所述的方法，其包括在所述第二计时器指示对所述存储体的所述命令完成时对所述存储体进行预充电。

Images