CN102629569A - 一种tft阵列基板及其制造方法 - Google Patents

Abstract

本发明提供一种TFT阵列基板及其制造方法，涉及液晶面板制造领域，解决了现有技术中制造工艺复杂的问题。制造方法包括：在基板上沉积第一透明导电层，通过第一次构图工艺处理得到栅线和栅极；在所述栅线和栅极上分别沉积栅绝缘层、透明半导体有源层和第二透明导电层；通过第二次构图工艺处理得到由所述第二导电层构成的数据线、源极、漏极和像素电极，并形成TFT沟道；在所述数据线、源极、漏极和像素电极上沉积钝化层，通过第三次构图工艺处理去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层，并形成由所述钝化层构成的保护膜图形。本发明实施例用于制造TFT阵列基板。

Description

一种TFT阵列基板及其制造方法

技术领域

本发明涉及液晶面板制造领域，尤其涉及一种TFT阵列基板及其制造方法。

背景技术

21世纪的显示领域是平板显示时代。目前，绝大多数的平板显示器件都是有源矩阵液晶显示器件，由于a-Si易于在低温下大面积制备，且技术成熟，因此成为现阶段使用最广泛的技术。

但a-Si材料带隙只有1.7V，对可见光不透明，并在可见光范围内具有光敏性，因此需增加不透明的黑矩阵来阻挡光线，这就增加了TFT LCD的工艺复杂性，提高了成本，降低了开口率。另外，为了获得足够的亮度，还需要增加光源的光强，导致功率消耗增加。因此，虽然多晶硅性能优越，但存在制备工艺复杂，成本高，在可见光波段不透明等诸多问题。

针对上述问题，若用全透明TFT代替a-Si TFT作为像素开关则可以有效解决。但现有的全透明TFT一般需要进行四次构图工艺，工艺较为复杂。

发明内容

本发明提供一种TFT阵列基板及其制造方法，解决了现有技术中制造工艺复杂的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种TFT阵列基板制造方法，包括：

在基板上沉积第一透明导电层，通过第一次构图工艺处理得到栅线和栅极；

在所述栅线和栅极上分别沉积栅绝缘层、透明半导体有源层和第二透明导电层；通过第二次构图工艺处理得到由所述第二透明导电层构成的数据线、源极、漏极和像素电极，并形成TFT沟道；

在所述数据线、源极、漏极和像素电极上沉积钝化层，通过第三次构图工艺处理去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层，并形成由所述钝化层构成的保护膜图形。

所述像素电极区域的厚度比所述数据线、源极、漏极区域的厚度薄。

所述第二透明导电层具体包括：像素电极薄膜层和数据线源漏电极薄膜层，其中，所述像素电极薄膜层位于所述数据线源漏电极薄膜层的下方，所述像素电极薄膜层薄于所述数据线源漏电极薄膜层；

所述通过第二次构图工艺处理得到由所述第二透明导电层构成的数据线、源极、漏极和像素电极，并形成TFT沟道包括：通过第二次构图工艺处理得到由所述像素电极薄膜层构成的像素电极，和由所述数据线源漏电极薄膜层构成的数据线、源极、漏极，并形成TFT沟道。

所述第二次构图工艺处理包括：在所述第二透明导电层上涂覆一层光刻胶；用双缝衍射或半色调掩膜板对所述光刻胶进行曝光、显影；其中，光刻胶完全保留区域为数据线、源极、漏极区域；光刻胶部分保留区域为像素电极区域，无光刻胶区域为TFT沟道区域及TFT、数据线、栅线与像素电极之间的区域。

所述第一透明导电层包括ITO层；所述透明半导体有源层包括ZnO有源层。

所述第二透明导电层包括ZnO:Al透明导电层。

所述像素电极薄膜层包括ZnO:Al薄膜层；所述数据线源漏电极薄膜层包括ITO薄膜层。

另一方面，提供一种TFT阵列基板，包括：

基板；

构成栅线和栅极的第一透明导电层，形成于所述基板之上；

栅绝缘层，形成于所述第一透明导电层之上；

透明半导体有源层，形成在所述栅绝缘层之上，且位于所述栅极上方；

构成数据线、源极、漏极和像素电极的第二透明导电层，形成于所述栅绝缘层之上，且所述源极、漏极相间隔地位于所述透明半导体有源层之上，与所述透明半导体有源层形成TFT沟道；

钝化层，形成于所述第二透明导电层之上。

所述像素电极区域的厚度比所述数据线、源极、漏极区域的厚度薄。

所述第二透明导电层具体包括：构成像素电极的像素电极薄膜层和构成数据线、源极、漏极的数据线源漏电极薄膜层，且所述像素电极薄膜层位于所述数据线源漏电极薄膜层的下方。

本发明提供的TFT阵列基板及其制造方法，在基板上沉积第一透明导电层，通过第一次构图工艺处理得到栅线和栅极；在栅线和栅极上分别沉积栅绝缘层、透明半导体有源层和第二透明导电层；通过第二次构图工艺处理得到由第二透明导电层构成的数据线、源极、漏极和像素电极，并形成TFT沟道；在数据线、源极、漏极和像素电极上沉积钝化层，通过第三次构图工艺处理去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层，并形成由钝化层构成的保护膜图形。这样一来，只需三次构图工艺处理就能够得到全透明的TFT阵列基板，比现有技术中采用四次构图工艺处理的制造方法简便很多，节约了制造成本，提高了制造效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的TFT阵列基板的正视示意图；

图2a～图2g为本发明实施例一提供的TFT阵列基板制造方法过程中图1的基板AA向截面图；

图3a～图3e为本发明实施例二提供的TFT阵列基板制造方法过程中图1的基板AA向截面图；

图4a～图4f为本发明实施例三提供的TFT阵列基板制造方法过程中图1的基板AA向截面图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的TFT阵列基板的正视示意图，下面以图1的基板AA向截面图为例，通过各个实施例对TFT阵列基板的制造方法进行说明。

实施例一

参照图2a～图2g，对本发明实施例一提供的TFT阵列基板制造方法进行说明，其制造步骤如下：

步骤一、如图2a所示，在透明基板20上沉积第一透明导电层，通过第一次构图工艺处理得到栅线和栅极1。

具体的，可以利用磁控溅射的方法在基板20上沉积50～400nm的第一透明导电层，通过第一次构图工艺处理得到栅线(图中未表示)和栅极1。在本实施例中，该第一透明导电层可以为ITO薄膜层。

步骤二、如图2b所示，在栅线和栅极1上沉积栅绝缘层2。

具体的，可以利用磁控溅射的方法沉积100～400nm的AlN薄膜层，或Al₂O₃薄膜层，或AlN、Al₂O₃混合薄膜层等。此外也可以用等离子体增强化学沉积法得到SiO₂薄膜层，或SiN_X薄膜层，或SiO₂、SiN_X混合薄膜层等。

步骤三、如图2c所示，在栅绝缘层2上沉积半导体有源层3。

具体的，可以利用磁控溅射的方法沉积50～100nm的ZnO薄膜层作为半导体有源层3。

步骤四、如图2d所示，在透明半导体有源层3上沉积包括透明导电层的第二导电层4。

具体的，可以利用磁控溅射的方法沉积厚度为240～350nm的ZnO:Al。优选的是沉积透明度更好，电阻率适当，更适用作源极、漏极、像素电极的透明导电材料，数据线也可以采用透明材料进行制备。

步骤五、如图2e所示，在第二导电层4上涂覆一层光刻胶5并进行曝光、显影。其中，WP为无光刻胶区域，NP为光刻胶完全保留区域。刻蚀后，如图2f所示，第二导电层4在透明半导体有源层3上方断开，形成源极41、漏极42。此外，漏极42与像素电极区域43连接。

步骤六、如图2g所示，剥离掉剩余的光刻胶后，再在第二导电层4上沉积钝化层6。具体的，可以利用磁控溅射的方法沉积厚度为100～200nm的钝化层。

步骤七、在钝化层上涂覆光刻胶，通过第三次构图工艺处理进一步去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层，并形成由钝化层构成的保护膜图形。

该实施例提供的TFT阵列基板制造方法，在基板上沉积第一透明导电层，通过第一次构图工艺处理得到栅线和栅极；在栅线和栅极上分别沉积栅绝缘层、透明半导体有源层和第二导电层；通过第二次构图工艺处理得到由第二导电层构成的数据线、源极、漏极和像素电极，并形成TFT沟道；在数据线、源极、漏极和像素电极上沉积钝化层，通过第三次构图工艺处理去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层，并形成由钝化层构成的保护膜图形。这样一来，只需三次构图工艺处理就能够得到全透明的TFT阵列基板，比现有技术中采用四次构图工艺处理的制造方法简便很多，节约了制造成本，提高了制造效率。

实施例二

本发明实施例二提供的TFT阵列基板制造方法，步骤一至步骤四与上述实施例一提供的方法相同，因此，只通过图3a～图3e进行说明。

在现有材料中，若采用如ZnO:Al等材料用作相同厚度的数据线、源极、漏极及像素电极的话，像素电极区域的透光性不很理想。此时的一个解决方法是，通过第二次构图工艺处理得到由第二导电层构成的数据线、源极、漏极和像素电极，并形成TFT沟道的同时，还使像素电极区域的厚度比原始沉积的第二导电层的厚度薄。

具体的，本实施例的步骤为：

本实施例步骤一至步骤四与上述实施例一的步骤一至步骤四相同。

步骤五、如图3a所示，在第二导电层4上涂覆一层光刻胶5，用双缝衍射或半色调掩膜板对所述光刻胶进行曝光、显影。其中，WP为无光刻胶区域，NP为光刻胶完全保留区域，HP为光刻胶部分保留区域。刻蚀后，如图3b所示，第二导电层4在透明半导体有源层3上方断开，形成源极41′、漏极42′。

步骤六、对如图3b所示的基板光刻胶5继续灰化，去掉HP光刻胶部分保留区域的光刻胶，得到如图3c所示的基板。在对该基板进行刻蚀，使像素区域的透明导电层变薄，即像素区域的厚度薄于原始沉积的第二导电层的厚度。这样得到了如图3d的基板，在图3d中，源极41′、漏极42′构成TFT，漏极42′与像素电极43′连接，且像素电极43′的厚度薄于源极41′、漏极42′的厚度。这样，既保证了源极、漏极的电学性，也保证了像素电极的透光性。

步骤七、如图3e所示，剥离掉剩余的光刻胶后，再在第二导电层4上沉积钝化层6。具体的，可以利用磁控溅射的方法沉积厚度为100～200nm的钝化层。

步骤八、在钝化层上涂覆光刻胶，通过第三次构图工艺处理进一步去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层，并形成由钝化层构成的保护膜图形。

该实施例提供的TFT阵列基板制造方法，在基板上沉积第一透明导电层，通过第一次构图工艺处理得到栅线和栅极；在栅线和栅极上分别沉积栅绝缘层、透明半导体有源层和第二导电层；通过第二次构图工艺处理得到由第二导电层构成的数据线、源极、漏极和像素电极，并形成TFT沟道，且像素电极区域较薄；在数据线、源极、漏极和像素电极上沉积钝化层，通过第三次构图工艺处理去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层，并形成由钝化层构成的保护膜图形。这样一来，只需三次构图工艺处理就能够得到全透明的TFT阵列基板，比现有技术中采用四次构图工艺处理的制造方法简便很多，节约了制造成本，提高了制造效率。

实施例三

本发明实施例三提供的TFT阵列基板制造方法，步骤一至步骤三与上述实施例一提供的方法相同，因此，只通过图4a～图4f进行说明。

在现有材料中，若采某一种材料用作相同厚度的数据线、源极、漏极及像素电极的话，像素电极区域的透光性不很理想。此时的一个解决方法是，将第二导电层分为两层，如分为像素电极薄膜层和数据线源漏电极薄膜层，其中，像素电极薄膜层位于数据线源漏电极薄膜层的下方，且像素电极薄膜层薄于所述数据线源漏电极薄膜层。此时，通过第二次构图工艺处理得到由像素电极薄膜层构成的像素电极，和由数据线源漏电极薄膜层构成的数据线、源极、漏极，并形成TFT沟道。

具体的，本实施例的步骤为：

本实施步骤一至步骤三与上述实施例一的步骤一至步骤三相同。

步骤四、如图4a所示，在透明半导体有源层3上分别沉积像素电极薄膜层4′和数据线源漏电极薄膜层4″。其中，像素电极薄膜层4′位于数据线源漏电极薄膜层4″的下方，且像素电极薄膜层4′薄于数据线源漏电极薄膜层4″。

步骤五、如图4b所示，在数据线源漏电极薄膜层4″上涂覆一层光刻胶5，用双缝衍射或半色调掩膜板对所述光刻胶进行曝光、显影。其中，WP为无光刻胶区域，NP为光刻胶完全保留区域，HP为光刻胶部分保留区域。刻蚀后，如图4c所示，像素电极薄膜层4′和数据线源漏电极薄膜层4″在透明半导体有源层3上方断开。

步骤六、对如图4c所示的基板光刻胶5继续灰化，去掉HP光刻胶部分保留区域的光刻胶，得到如图4d所示的基板。在对该基板进行刻蚀，刻蚀掉光刻胶部分保留区域的数据线源漏电极薄膜层4″，如图4e所示。这样得到了源极41″、漏极42″构成TFT，漏极42″与像素电极层4′连接。由于像素电极层比源漏电极薄，因此，既保证了源极、漏极的电学性，也保证了像素电极的透光性。

步骤七、如图4f所示，剥离掉剩余的光刻胶后，再在源极41″、漏极42″和像素电极层4′上沉积钝化层6。具体的，可以利用磁控溅射的方法沉积厚度为100～200nm的钝化层。

步骤八、在钝化层上涂覆光刻胶，通过第三次构图工艺处理进一步去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层，并形成由钝化层构成的保护膜图形。

该实施例提供的TFT阵列基板制造方法，在基板上沉积第一透明导电层，通过第一次构图工艺处理得到栅线和栅极；在栅线和栅极上分别沉积栅绝缘层、透明半导体有源层、像素电极薄膜层和数据线源漏电极薄膜层；通过第二次构图工艺处理得到由数据线源漏电极薄膜层构成的数据线、源极、漏极和由像素电极薄膜层构成的像素电极，并形成TFT沟道；在数据线、源极、漏极和像素电极上沉积钝化层，通过第三次构图工艺处理去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层，并形成由钝化层构成的保护膜图形。这样一来，只需三次构图工艺处理就能够得到全透明的TFT阵列基板，比现有技术中采用四次构图工艺处理的制造方法简便很多，节约了制造成本，提高了制造效率。

实施例四

本发明实施例四提供的TFT阵列基板，如图2g所示，包括：

基板20；

构成栅线和栅极1的第一透明导电层，形成于该基板20之上；

栅绝缘层2，形成于第一透明导电层之上；

透明半导体有源层3，形成在栅绝缘层2之上，且位于栅极1的上方；

构成数据线、源极41、漏极42和像素电极43的第二导电层，形成于栅绝缘层4之上，且源极41、漏极42相间隔地位于透明半导体有源层3之上，与透明半导体有源层3形成TFT沟道；

钝化层6，形成于第二透明导电层4之上。

本发明提供的TFT阵列基板，在基板上形成有通过第一次构图工艺处理得到栅线和栅极；在栅线和栅极上分别沉积有栅绝缘层、透明半导体有源层和通过第二次构图工艺处理得到的由第二导电层构成的数据线、源极、漏极和像素电极，并形成TFT沟道；在数据线、源极、漏极和像素电极上沉积有通过第三次构图工艺处理去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层后形成的由钝化层构成的保护膜图形。这样一来，只需三次构图工艺处理就能够得到全透明的TFT阵列基板，比现有技术中采用四次构图工艺处理的制造方法简便很多，节约了制造成本，提高了制造效率。

实施例五

本发明实施例五提供的TFT阵列基板，如图3e所示，包括：

基板20；

构成栅线和栅极1的第一透明导电层，形成于该基板20之上；

栅绝缘层2，形成于第一透明导电层之上；

透明半导体有源层3，形成在栅绝缘层2之上，且位于栅极1的上方；

构成数据线、源极41′、漏极42′和像素电极43′的第二导电层，形成于栅绝缘层4之上，且源极41′、漏极42′相间隔地位于透明半导体有源层3之上，与透明半导体有源层3形成TFT沟道；在此，像素电极区域43′的厚度比数据线、源极41′、漏极42′区域的厚度薄；

钝化层6，形成于第二导电层4之上。

该实施例提供的TFT阵列基板，在基板上形成有通过第一次构图工艺处理得到栅线和栅极；在栅线和栅极上分别沉积有栅绝缘层、透明半导体有源层和通过第二次构图工艺处理得到的由第二导电层构成的数据线、源极、漏极和像素电极，并形成TFT沟道，且像素电极区域较薄；在数据线、源极、漏极和像素电极上沉积有通过第三次构图工艺处理去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层后形成的由钝化层构成的保护膜图形。这样一来，只需三次构图工艺处理就能够得到全透明的TFT阵列基板，比现有技术中采用四次构图工艺处理的制造方法简便很多，节约了制造成本，提高了制造效率。

实施例六

本发明实施例六提供的TFT阵列基板，如图4f所示，包括：

基板20；

构成栅线和栅极1的第一透明导电层，形成于该基板20之上；

栅绝缘层2，形成于第一透明导电层之上；

透明半导体有源层3，形成在栅绝缘层2之上，且位于栅极1的上方；

构成像素电极的像素电极薄膜层4′，形成在透明半导体有源层3之上；

构成数据线、源极41″、漏极42″的数据线源漏电极薄膜层，形成在像素电极薄膜层4′之上；且源极41″、漏极42″相间隔地位于透明半导体有源层3之上，与透明半导体有源层3形成TFT沟道；在此，素电极薄膜层4′的厚度比数据线源漏电极薄膜层的厚度薄；

钝化层6，形成于数据线、源极41″、漏极42″和像素电极薄膜层4′之上。

该实施例提供的TFT阵列基板，在基板上形成有通过第一次构图工艺处理得到栅线和栅极；在栅线和栅极上分别沉积有栅绝缘层、透明半导体有源层和通过第二次构图工艺处理得到的由像素电极薄膜层像素电极和由数据线源漏电极薄膜层构成的数据线、源极、漏极，并形成TFT沟道；在数据线、源极、漏极和像素电极上沉积有通过第三次构图工艺处理去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层后形成的由钝化层构成的保护膜图形。这样一来，只需三次构图工艺处理就能够得到全透明的TFT阵列基板，比现有技术中采用四次构图工艺处理的制造方法简便很多，节约了制造成本，提高了制造效率。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种TFT阵列基板制造方法，其特征在于，包括：

在基板上沉积第一透明导电层，通过第一次构图工艺处理得到栅线和栅极；

在所述栅线和栅极上分别沉积栅绝缘层、透明半导体有源层和包括透明导电层的第二导电层；通过第二次构图工艺处理得到由所述第二导电层构成的数据线、源极、漏极和像素电极，并形成TFT沟道；

在所述数据线、源极、漏极和像素电极上沉积钝化层，通过第三次构图工艺处理去掉TFT、数据线、栅线与像素电极之间的透明半导体有源层，并形成由所述钝化层构成的保护膜图形。

2.根据权利要求1所述的方法，其特征在于，所述像素电极区域的厚度比所述数据线、源极、漏极区域的厚度薄。

3.根据权利要求1所述的方法，其特征在于，所述第二导电层具体包括：像素电极薄膜层和数据线薄膜层，其中，所述像素电极薄膜层位于所述数据线薄膜层的下方，所述像素电极薄膜层薄于所述数据线源漏电极薄膜层；

所述通过第二次构图工艺处理得到由所述第二导电层构成的数据线、源极、漏极和像素电极，并形成TFT沟道包括：

通过第二次构图工艺处理得到由所述像素电极薄膜层构成的像素电极，和由所述数据线源漏电极薄膜层构成的数据线、源极、漏极，并形成TFT沟道。

4.根据权利要求2或3所述的方法，其特征在于，所述第二次构图工艺处理包括：

在所述第二透明导电层上涂覆一层光刻胶；

用双缝衍射或半色调掩膜板对所述光刻胶进行曝光、显影；其中，光刻胶完全保留区域为数据线、源极、漏极区域；光刻胶部分保留区域为像素电极区域，无光刻胶区域为TFT沟道区域及TFT、数据线、栅线与像素电极之间的区域。

5.根据权利要求1-3任一所述的方法，其特征在于，所述第一透明导电层包括ITO层；所述透明半导体有源层包括ZnO有源层。

6.根据权利要求2所述的方法，其特征在于，所述第二透明导电层包括ZnO:Al透明导电层。

7.根据权利要求3所述的方法，其特征在于，所述像素电极薄膜层包括ZnO:Al薄膜层；所述数据线源漏电极薄膜层包括ITO薄膜层。

8.一种TFT阵列基板，其特征在于，包括：

基板；

构成栅线和栅极的第一透明导电层，形成于所述基板之上；

栅绝缘层，形成于所述第一透明导电层之上；

透明半导体有源层，形成在所述栅绝缘层之上，且位于所述栅极上方；

构成包括透明导电层的的第二导电层，第二导电层包括数据线、源极、漏极和像素电极，形成于所述栅绝缘层之上，且所述源极、漏极相间隔地位于所述透明半导体有源层之上，与所述透明半导体有源层形成TFT沟道；

钝化层，形成于所述第二导电层之上。

9.根据权利要求8所述的TFT阵列基板，其特征在于，所述像素电极区域的厚度比所述数据线、源极、漏极区域的厚度薄。

10.根据权利要求8所述的TFT阵列基板，其特征在于，所述第二导电层具体包括：

构成像素电极的像素电极薄膜层和构成数据线、源极、漏极的数据线源漏电极薄膜层，且所述像素电极薄膜层位于所述数据线源漏电极薄膜层的下方，所述像素电极薄膜层薄于所述数据线源漏电极薄膜层。

Images