CN102624229A - 升压电路以及集成电路 - Google Patents

升压电路以及集成电路 Download PDF

Info

Publication number
CN102624229A
CN102624229A CN2012100935560A CN201210093556A CN102624229A CN 102624229 A CN102624229 A CN 102624229A CN 2012100935560 A CN2012100935560 A CN 2012100935560A CN 201210093556 A CN201210093556 A CN 201210093556A CN 102624229 A CN102624229 A CN 102624229A
Authority
CN
China
Prior art keywords
transistor
pmos
grid
source
nmos pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100935560A
Other languages
English (en)
Other versions
CN102624229B (zh
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210093556.0A priority Critical patent/CN102624229B/zh
Publication of CN102624229A publication Critical patent/CN102624229A/zh
Application granted granted Critical
Publication of CN102624229B publication Critical patent/CN102624229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

本发明提供了一种升压电路以及集成电路。根据本发明实施例的升压电路包括：第一PMOS晶体管、第二PMOS晶体管、第一电源控制电路、第一NMOS晶体管、第一电容器。其中，第一PMOS晶体管的源极和第二PMOS晶体管的源极互联，并且连接至电荷泵的输出端。第一PMOS晶体管的栅极和第二PMOS晶体管的栅极互联，并且连接至第一PMOS晶体管的漏极和第一电源控制电路；第一电源控制电路的另一端接地。第二PMOS晶体管的漏极连接至第一NMOS晶体管的栅极，并且第二PMOS晶体管的漏极还连接至第一电容器的第一端，第一电容器的第二端接地；第一NMOS晶体管的源极连接至电荷泵的输出端。根据本发明实施例的升压电路进一步包括第八PMOS晶体管；其中，第八PMOS晶体管的源极和漏极分别连接至第一NMOS晶体管的源极和漏极。

Description

升压电路以及集成电路
技术领域
本发明涉及电路设计领域，更具体地说，本发明涉及一种升压电路以及采用了该升压电路的集成电路。
背景技术
在现代电路设计中，在很设计应用中，需要控制电压的上升时间。相应地，已经提出了一种用于控制电压的上升时间的升压电路(ramp up circuit，有时也称为自举电路)。
图1示意性地示出了根据现有技术的升压电路的结构示图。其中，图1所示的升压电路用于通过控制NMOS和PMOS栅极上的电压上升时间，来控制输出电压VEE的上升时间。
如图1所示，根据现有技术的升压电路包括：第一PMOS晶体管PM1、第二PMOS晶体管PM2、第一恒流源2(作为电源控制电路的具体示例)、第一NMOS晶体管NM1、第一电容器C1。
其中，第一PMOS晶体管PM1的源极和第二PMOS晶体管PM2的源极互联，并且连接至电荷泵1的输出端。第一PMOS晶体管PM1的栅极和第二PMOS晶体管PM2的栅极互联，并且连接至第一PMOS晶体管PM1的漏极和第一恒流源2；第一恒流源2的另一端接地。第二PMOS晶体管PM2的漏极连接至第一NMOS晶体管NM1的栅极，并且第二PMOS晶体管PM2的漏极还连接至第一电容器C1的第一端，第一电容器C1的第二端接地；第一NMOS晶体管NM1的源极连接至电荷泵1的输出端；第一NMOS晶体管NM1的漏极作为图1所示的升压电路的输出端。
图2示意性地示出了根据现有技术的升压电路的信号曲线图。
电荷泵1输出的是在一段时间之后稳定为特定的期望输出电压值VE(例如8V)的电压信号。如图2所示，为了实现期望输出电压值VE，电荷泵1的输出电压HV1必须等于等于期望输出电压值VE与第一NMOS晶体管NM1的阈值电压Vt之和，从而才能使得第一NMOS晶体管NM1的栅极上的电压Vramp上的电压值等于期望输出电压值VE与第一NMOS晶体管NM1的阈值电压Vt之和，由此输出电压VEE才能在经过第一NMOS晶体管NM1的电压降之后得到期望输出电压值VE。
因此，对于期望输出电压值VE，需要输出电压值为(VE+Vt)的电荷泵，从而无形中增大了电路要求，而且在某些高度集成的电路中，不能承受太高的电压，从而使得图1所示的用于控制电压上升时间的升压电路无法实现。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够降低电压大小要求的升压电路以及采用了该升压电路的集成电路。
根据本发明的第一方面，提供了一种升压电路，其包括：第一PMOS晶体管、第二PMOS晶体管、第一电源控制电路、第一NMOS晶体管、第一电容器；其中，第一PMOS晶体管的源极和第二PMOS晶体管的源极互联，并且连接至电荷泵的输出端；第一PMOS晶体管的栅极和第二PMOS晶体管的栅极互联，并且连接至第一PMOS晶体管的漏极和第一电源控制电路；第一电源控制电路的另一端接地；第二PMOS晶体管的漏极连接至第一NMOS晶体管的栅极，并且第二PMOS晶体管的漏极还连接至第一电容器的第一端，第一电容器的第二端接地；第一NMOS晶体管的源极连接至电荷泵的输出端；并且，所述升压电路进一步包括第八PMOS晶体管；其中，第八PMOS晶体管的源极和漏极分别连接至第一NMOS晶体管的源极和漏极。
优选地，上述升压电路进一步包括：栅极和漏极互连的第三PMOS晶体管、栅极和漏极互连的第四PMOS晶体管、栅极和漏极互连的第五PMOS晶体管；其中，第三PMOS晶体管的源极与第一电容器的第一端相连，第三PMOS晶体管的漏极与第四PMOS晶体管的源极相连，第四PMOS晶体管的漏极与第五PMOS晶体管的源极相连，第五PMOS晶体管的漏极接地。
优选地，上述升压电路进一步包括：电压比较器，其中电压比较器的正输入端连接至第五PMOS晶体管的源极，电压比较器的负输入端连接至一个参考电压。
优选地，在上述升压电路中，参考电压的取值介于0.5V-1.5V之间。
优选地，上述升压电路进一步包括：第六PMOS晶体管和第七PMOS晶体管；其中，第六PMOS晶体管的源极和第七PMOS晶体管的源极均连接至电荷泵的输出端；第六PMOS晶体管的栅极接地；第七PMOS晶体管的栅极和漏极互连，并连接至第六PMOS晶体管的漏极。
优选地，上述升压电路进一步包括：启动NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管以及第二电源控制电路；其中，启动NMOS晶体管的栅极接电压比较器输出的使能信号，启动NMOS晶体管的源极连接至第二电容器的第一端，启动NMOS晶体管的漏极连接至第三NMOS晶体管的源极，第三NMOS晶体管的漏极接地；第三NMOS晶体管的栅极连接至第二NMOS晶体管的栅极，第二NMOS晶体管的源极连接至第二电源控制电路，第二NMOS晶体管的漏极接地。
优选地，在上述升压电路中，所述第一电源控制电路和所述第二电源控制电路是恒流源或者采用RC延时控制的电压源。
优选地，在上述升压电路中，所述第一电源控制电路和所述第二电源控制电路是恒流源，并且所述电流源包括：时钟产生电路、占空比调制电路、参考源产生电路、第一电流源NMOS晶体管、第二电流源NMOS晶体管、以及第三电流源NMOS晶体管；其中，时钟产生电路的输出端连接至占空比调制电路的输入端，占空比调制电路的输出端连接至第一电流源NMOS晶体管的栅极，参考源产生电路的输出连接至第一电流源NMOS晶体管的漏极，第一电流源NMOS晶体管的源极连接至第二电流源NMOS晶体管的漏极，第二电流源NMOS晶体管的栅极和源极相连并接地，第三电流源NMOS晶体管的栅极连接至第二电流源NMOS晶体管的栅极，并且第三电流源NMOS晶体管的源极接地。
根据本发明的第二方面，提供了一种采用了根据本发明的第一方面所述的升压电路的集成电路。
在根据本发明的升压电路和集成电路中，通过提供包括其源极和漏极分别连接至第一NMOS晶体管的源极和漏极的的第八PMOS晶体管的附件电路，降低了升压电路的电压大小要求。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的升压电路的结构示图。
图2示意性地示出了根据现有技术的升压电路的信号曲线图。
图3示意性地示出了根据本发明实施例的升压电路的结构示图。
图4示意性地示出了根据本发明实施例的升压电路的信号曲线图。
图5示意性地示出了根据本发明实施例的升压电路的中采用的电流源的具体结构示例。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图3示意性地示出了根据本发明实施例的升压电路的结构示图。同样，图3所示的升压电路用于通过控制NMOS和PMOS栅极上的电压上升时间，来控制输出电压VEE的上升时间。
如图3所示，与图1所示的根据现有技术的升压电路相同的是，根据本发明实施例的升压电路也包括：第一PMOS晶体管PM1、第二PMOS晶体管PM2、第一恒流源2、第一NMOS晶体管NM1、第一电容器C1。
其中，第一PMOS晶体管PM1的源极和第二PMOS晶体管PM2的源极互联，并且连接至电荷泵1的输出端。第一PMOS晶体管PM1的栅极和第二PMOS晶体管PM2的栅极互联，并且连接至第一PMOS晶体管PM1的漏极和第一恒流源2；第一恒流源2的另一端接地。第二PMOS晶体管PM2的漏极连接至第一NMOS晶体管NM1的栅极，并且第二PMOS晶体管PM2的漏极还连接至第一电容器C1的第一端，第一电容器C1的第二端接地；第一NMOS晶体管NM1的源极连接至电荷泵1的输出端；第一NMOS晶体管NM1的漏极作为图2所示的升压电路的输出端。
与图1所示的根据现有技术的升压电路不同的是，根据本发明实施例的升压电路进一步包括：第八PMOS晶体管PM8和第二电容器C2；其中，第八PMOS晶体管PM8的源极和漏极分别连接至第一NMOS晶体管NM1的源极和漏极；并且第八PMOS晶体管PM8的栅极连接至第二电容器C2的第一端，第二电容器C2的第二端接地。
而且，根据本发明实施例的升压电路进一步包括：栅极和漏极互连的第三PMOS晶体管PM3、栅极和漏极互连的第四PMOS晶体管PM4、栅极和漏极互连的第五PMOS晶体管PM5；其中，第三PMOS晶体管PM3的源极与第一电容器C1的第一端相连，第三PMOS晶体管PM3的漏极与第四PMOS晶体管PM4的源极相连，第四PMOS晶体管PM4的漏极与第五PMOS晶体管PM5的源极相连，第五PMOS晶体管PM5的漏极接地。
并且，根据本发明实施例的升压电路进一步包括：电压比较器3，其中电压比较器3的正输入端连接至第五PMOS晶体管PM5的源极，电压比较器3的负输入端连接至一个参考电压Vref；其中，参考电压Vref的作用是判断Vramp1的电压达到指定的值。在一个具体示例中，参考电压Vref的取值例如可以是0.5V-1.5V。电压比较器3输出一个使能信号EN，在下文将描述使能信号EN的连接关系。
此外，根据本发明实施例的升压电路进一步包括：第六PMOS晶体管PM6和第七PMOS晶体管PM7；其中，第六PMOS晶体管PM6的源极和第七PMOS晶体管PM7的源极均连接至电荷泵1的输出端；第六PMOS晶体管PM6的栅极接地；第七PMOS晶体管PM7的栅极和漏极互连，并连接至第六PMOS晶体管PM6的漏极。
并且，根据本发明实施例的升压电路进一步包括：启动NMOS晶体管NME、第二NMOS晶体管NM2、第三NMOS晶体管NM3以及第二恒流源4(作为电源控制电路的具体示例)。其中，启动NMOS晶体管NME的栅极接电压比较器3输出的使能信号EN，启动NMOS晶体管NME的源极连接至第二电容器C2的第一端，启动NMOS晶体管NME的漏极连接至第三NMOS晶体管NM3的源极，第三NMOS晶体管NM3的漏极接地。第三NMOS晶体管NM3的栅极连接至第二NMOS晶体管NM2的栅极，第二NMOS晶体管NM2的源极连接至第二恒流源4，第二NMOS晶体管NM2的漏极接地。
需要说明的是，MOS晶体管的栅极上的电源控制电路可以用恒流源(第一恒流源2和第二恒流源4)实现，也可以是采用RC延时控制的电压源来实现，图3所示的实施例中采用恒流源来实现的示例。
在图3所示的根据本发明实施例的升压电路中，通过提供包括源极和漏极分别连接至第一NMOS晶体管NM1的源极和漏极的第八PMOS晶体管PM8的附件电路，降低了升压电路的电压大小要求。
图4示意性地示出了根据本发明实施例的升压电路的信号曲线图。图4中示出了具体的电压值大小，具体地说，其中示出了期望输出电压值VE等于8V、第一NMOS晶体管NM1的阈值电压Vt等于0.5V的情况。
同样，电荷泵1输出的是在一段时间之后稳定为特定的期望输出电压值VE(具体地，在图4所示的示例中，VE＝8V)的电压信号。如图2所示，为了实现期望输出电压值VE＝8V，电荷泵1的输出电压HV1仅仅需要满足：HVI＝VE＝8V；由此，第一NMOS晶体管NM1的栅极上的电压Vramp1上的电压值在一段时间之后同样等于期望输出电压值VE(8V)。启动NMOS晶体管NME的源极上的电压值Vramp2比第一NMOS晶体管NM1的栅极上的电压Vramp1上的电压值先打到期望输出电压值VE(8V)，但是在第一NMOS晶体管NM1的栅极上的电压Vramp1上的电压值即将达到期望输出电压值VE(8V)之前(在图4所示的示例中，在Vramp1＝7.5V时)，启动NMOS晶体管NME的源极上的电压值Vramp2开始下降。最后，输出电压VEE首先快速上升一小段时间(第一竖直虚线与第二竖直虚线之间的时间段)，然后缓慢升一小时间(第二竖直虚线与第三竖直虚线之间的时间段)，最后再提速上升至期望输出电压值VE(8V)。
由此，通过使用根据本发明实施例的升压电路，无需为了实现期望输出电压值VE而提供大于输出电压值VE的初始更高电压(即，VE+Vt)，从而实际上提供一种能够降低电压大小要求的升压电路。
图5示意性地示出了根据本发明实施例的升压电路的中采用的电流源的具体结构示例。也就是说，在图5所示的实施例中，所述第一电源控制电路和所述第二电源控制电路是恒流源。
如图5所示，根据本发明实施例的升压电路可以采用的电流源包括：时钟产生电路51、占空比调制电路52、参考源产生电路53、第一电流源NMOS晶体管NM51、第二电流源NMOS晶体管NM52、以及第三电流源NMOS晶体管NM53。
其中，时钟产生电路51的输出端连接至占空比调制电路52的输入端，占空比调制电路52的输出端连接至第一电流源NMOS晶体管NM51的栅极，参考源产生电路53的输出连接至第一电流源NMOS晶体管NM51的漏极，第一电流源NMOS晶体管NM51的源极连接至第二电流源NMOS晶体管NM52的漏极，第二电流源NMOS晶体管NM52的栅极和源极相连并接地，第三电流源NMOS晶体管NM53的栅极连接至第二电流源NMOS晶体管NM52的栅极，并且第三电流源NMOS晶体管NM53的源极接地。其中，第三电流源NMOS晶体管NM53的漏极上的电流Iout作为输出电流。
根据本发明的另一优选实施例，还提供了一种采用了上述升压电路的集成电路。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种升压电路，其特征在于包括：第一PMOS晶体管、第二PMOS晶体管、第一电源控制电路、第一NMOS晶体管、第一电容器；其中，第一PMOS晶体管的源极和第二PMOS晶体管的源极互联，并且连接至电荷泵的输出端；第一PMOS晶体管的栅极和第二PMOS晶体管的栅极互联，并且连接至第一PMOS晶体管的漏极和第一电源控制电路；第一电源控制电路的另一端接地；第二PMOS晶体管的漏极连接至第一NMOS晶体管的栅极，并且第二PMOS晶体管的漏极还连接至第一电容器的第一端，第一电容器的第二端接地；第一NMOS晶体管的源极连接至电荷泵的输出端；并且，所述升压电路进一步包括第八PMOS晶体管；其中，第八PMOS晶体管的源极和漏极分别连接至第一NMOS晶体管的源极和漏极。
2.根据权利要求1所述的升压电路，其特征在于进一步包括：栅极和漏极互连的第三PMOS晶体管、栅极和漏极互连的第四PMOS晶体管、栅极和漏极互连的第五PMOS晶体管；其中，第三PMOS晶体管的源极与第一电容器的第一端相连，第三PMOS晶体管的漏极与第四PMOS晶体管的源极相连，第四PMOS晶体管的漏极与第五PMOS晶体管的源极相连，第五PMOS晶体管的漏极接地。
3.根据权利要求1或2所述的升压电路，其特征在于进一步包括：电压比较器，其中电压比较器的正输入端连接至第五PMOS晶体管的源极，电压比较器的负输入端连接至一个参考电压。
4.根据权利要求3所述的升压电路，其特征在于，参考电压的取值介于0.5V-1.5V之间。
5.根据权利要求1或2所述的升压电路，其特征在于进一步包括：第六PMOS晶体管和第七PMOS晶体管；其中，第六PMOS晶体管的源极和第七PMOS晶体管的源极均连接至电荷泵的输出端；第六PMOS晶体管的栅极接地；第七PMOS晶体管的栅极和漏极互连，并连接至第六PMOS晶体管的漏极。
6.根据权利要求3所述的升压电路，其特征在于进一步包括：启动NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管以及第二电源控制电路；其中，启动NMOS晶体管的栅极接电压比较器输出的使能信号，启动NMOS晶体管的源极连接至第二电容器的第一端，启动NMOS晶体管的漏极连接至第三NMOS晶体管的源极，第三NMOS晶体管的漏极接地；第三NMOS晶体管的栅极连接至第二NMOS晶体管的栅极，第二NMOS晶体管的源极连接至第二电源控制电路，第二NMOS晶体管的漏极接地。
7.根据权利要求1或2所述的升压电路，其特征在于，所述第一电源控制电路和所述第二电源控制电路是恒流源或者采用RC延时控制的电压源。
8.根据权利要求1或2所述的升压电路，其特征在于，所述第一电源控制电路和所述第二电源控制电路是恒流源，并且所述电流源包括：时钟产生电路、占空比调制电路、参考源产生电路、第一电流源NMOS晶体管、第二电流源NMOS晶体管、以及第三电流源NMOS晶体管；其中，时钟产生电路的输出端连接至占空比调制电路的输入端，占空比调制电路的输出端连接至第一电流源NMOS晶体管的栅极，参考源产生电路的输出连接至第一电流源NMOS晶体管的漏极，第一电流源NMOS晶体管的源极连接至第二电流源NMOS晶体管的漏极，第二电流源NMOS晶体管的栅极和源极相连并接地，第三电流源NMOS晶体管的栅极连接至第二电流源NMOS晶体管的栅极，并且第三电流源NMOS晶体管的源极接地。
9.一种采用了根据权利要求1至8之一所述的升压电路的集成电路。
CN201210093556.0A 2012-03-31 2012-03-31 升压电路以及集成电路 Active CN102624229B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210093556.0A CN102624229B (zh) 2012-03-31 2012-03-31 升压电路以及集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210093556.0A CN102624229B (zh) 2012-03-31 2012-03-31 升压电路以及集成电路

Publications (2)

Publication Number Publication Date
CN102624229A true CN102624229A (zh) 2012-08-01
CN102624229B CN102624229B (zh) 2016-05-11

Family

ID=46563950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210093556.0A Active CN102624229B (zh) 2012-03-31 2012-03-31 升压电路以及集成电路

Country Status (1)

Country Link
CN (1) CN102624229B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103025011A (zh) * 2012-11-30 2013-04-03 杨夏芳 Led元件pwm调光装置
CN103236789A (zh) * 2013-04-24 2013-08-07 上海宏力半导体制造有限公司 电荷泵输出电压的调节电路及存储器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436552A (en) * 1992-09-22 1995-07-25 Mitsubishi Denki Kabushiki Kaisha Clamping circuit for clamping a reference voltage at a predetermined level
US6788608B2 (en) * 2002-07-30 2004-09-07 Silicon Storage Technology, Inc. High voltage pulse method and apparatus for digital multilevel non-volatile memory integrated system
CN1959846A (zh) * 2005-11-02 2007-05-09 三星电子株式会社 随机存取存储器、升压电荷泵和产生写驱动电压的方法
US20070242536A1 (en) * 2006-03-22 2007-10-18 Epida Memory, Inc., Reference potential generating circuit and semiconductor memory device having the same
US20080018377A1 (en) * 2006-02-07 2008-01-24 Hwi-Taek Chung Semiconductor memory device controlling output voltage level of high voltage generator according to temperature variation
CN101197192A (zh) * 2006-12-07 2008-06-11 旺宏电子股份有限公司 闪存的写入电路与其写入方法
CN101728950A (zh) * 2008-11-03 2010-06-09 原景科技股份有限公司 电压转换电路
CN101964212A (zh) * 2010-08-11 2011-02-02 上海宏力半导体制造有限公司 负电压斜率控制电路
US20110051498A1 (en) * 2009-09-01 2011-03-03 Shimotori Takafumi Semiconductor memory device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436552A (en) * 1992-09-22 1995-07-25 Mitsubishi Denki Kabushiki Kaisha Clamping circuit for clamping a reference voltage at a predetermined level
US6788608B2 (en) * 2002-07-30 2004-09-07 Silicon Storage Technology, Inc. High voltage pulse method and apparatus for digital multilevel non-volatile memory integrated system
CN1959846A (zh) * 2005-11-02 2007-05-09 三星电子株式会社 随机存取存储器、升压电荷泵和产生写驱动电压的方法
US20080018377A1 (en) * 2006-02-07 2008-01-24 Hwi-Taek Chung Semiconductor memory device controlling output voltage level of high voltage generator according to temperature variation
US20070242536A1 (en) * 2006-03-22 2007-10-18 Epida Memory, Inc., Reference potential generating circuit and semiconductor memory device having the same
CN101197192A (zh) * 2006-12-07 2008-06-11 旺宏电子股份有限公司 闪存的写入电路与其写入方法
CN101728950A (zh) * 2008-11-03 2010-06-09 原景科技股份有限公司 电压转换电路
US20110051498A1 (en) * 2009-09-01 2011-03-03 Shimotori Takafumi Semiconductor memory device
CN101964212A (zh) * 2010-08-11 2011-02-02 上海宏力半导体制造有限公司 负电压斜率控制电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103025011A (zh) * 2012-11-30 2013-04-03 杨夏芳 Led元件pwm调光装置
CN103236789A (zh) * 2013-04-24 2013-08-07 上海宏力半导体制造有限公司 电荷泵输出电压的调节电路及存储器

Also Published As

Publication number Publication date
CN102624229B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
KR101344167B1 (ko) 파워 온 리셋 회로
US9252775B2 (en) High-voltage level-shifter
CN203522681U (zh) 一种双延时上电时序控制电路
KR20110109952A (ko) 차동 증폭 회로
CN109379071B (zh) 一种模拟开关电路
US8896277B2 (en) Voltage regulator
CN203813657U (zh) 一种电源自适应的电荷泵装置
KR101917888B1 (ko) 파워 온 리셋 회로
US9559583B2 (en) Power converter with a wave generator that filters a wave signal to generate an output voltage
CN102624229A (zh) 升压电路以及集成电路
CN102769450A (zh) 电源起始重置电路
CN104919703A (zh) 具有高电压输入能力的单端比较器电路
CN103631298A (zh) 线性稳压源
CN202713254U (zh) 电子开关
JP5082872B2 (ja) ソフトスタート回路
US10110121B2 (en) Charge pump with a rapid-discharge path
US9571094B2 (en) Switch circuit
EP2933922A1 (en) Transistor circuit of low shutoff-state current
JP6421624B2 (ja) 降圧電源回路および集積回路
JP2017093047A (ja) 保護回路
CN106528250B (zh) 双电源烧写电平发生电路
TW201125287A (en) Slew-rate enhancement output stage and output buffer using the same
CN104796119A (zh) 上电复位电路
JP2015216497A (ja) 増幅回路、積分回路及びａｄ変換器
TWI517583B (zh) 高壓位準轉換電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant