CN102610592B - 沟槽式mos静电释放结构制造方法以及集成电路 - Google Patents

沟槽式mos静电释放结构制造方法以及集成电路 Download PDF

Info

Publication number
CN102610592B
CN102610592B CN201210061097.8A CN201210061097A CN102610592B CN 102610592 B CN102610592 B CN 102610592B CN 201210061097 A CN201210061097 A CN 201210061097A CN 102610592 B CN102610592 B CN 102610592B
Authority
CN
China
Prior art keywords
groove mos
static driven
driven comb
interlayer dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210061097.8A
Other languages
English (en)
Other versions
CN102610592A (zh
Inventor
楼颖颖
吴亚贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210061097.8A priority Critical patent/CN102610592B/zh
Publication of CN102610592A publication Critical patent/CN102610592A/zh
Application granted granted Critical
Publication of CN102610592B publication Critical patent/CN102610592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种沟槽式MOS静电释放结构制造方法以及集成电路。根据本发明的沟槽式MOS静电释放结构制造方法包括：对沟槽式MOS的源极进行离子注入以形成二极管阵列；此后，沉积第一层间介质层，其中该第一层间介质层仅仅包括低温氧化层和/或正硅酸乙酯层；此后，执行退火以激活沟槽式MOS的源极中的掺杂物以及二极管阵列；此后，沉积第二层间介质层，其中该第二层间介质层仅仅包括BPSG。

Description

沟槽式MOS静电释放结构制造方法以及集成电路
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种沟槽式MOS静电释放结构制造方法、以及采用了该沟槽式MOS静电释放结构制造方法而制成的集成电路。
背景技术
沟槽式MOS场效应管是在平面式MOS场效应管基础上发展起来的新型MOS管，具备导通电阻小、饱和电压低、开关速度快、沟道密度高、芯片尺寸小等优点。
图1是沟槽式MOS场效应管的剖面结构示意图。该沟槽式MOS场效应管10在矿硅衬底11上生长有一层N-外延层110，电子由源端12经沟道13从衬底11流出，漏极14从衬底11底面的金属层引出。多晶硅栅15位于沟槽16中，在多晶硅栅15侧面及底面包围有栅氧化层17，用于将多晶硅栅15隔离。
静电释放结构被广泛地用于功率MOS器件以提高MOS器件性能。在沟槽MOS晶体管(例如集成电路的末端的沟槽MOS晶体管)的栅极和源极之间连接一个二极管阵列。当出现高电压脉冲时，该二极管阵列导通，从而将电流从栅极引导至源极；从而电流在二极管阵列的一端和另一端之间流动。
如图2所示，对于沟槽式MOS场效应管的静电释放结构的制造，一般如下：在步骤S1中，对沟槽式MOS的源极进行离子注入以形成二极管阵列；在步骤S2中，退火以激活沟槽式MOS的源极中的掺杂物以及二极管阵列；在步骤S3中，沉积层间介质层，其中该层间介质层包括低温氧化层和BPSG(硼磷硅玻璃)；或者，该层间介质层包括正硅酸乙酯(TEOS)层和BPSG；此后，例如，在步骤S4中，进行接触孔的形成步骤。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改进沟槽式MOS静电释放性能的沟槽式MOS静电释放结构制造方法。
根据本发明的第一方面，提供了一种沟槽式MOS静电释放结构制造方法，其包括：对沟槽式MOS的源极进行离子注入以形成二极管阵列；此后，沉积第一层间介质层，其中该第一层间介质层仅仅包括低温氧化层和/或正硅酸乙酯层；此后，执行退火以激活沟槽式MOS的源极中的掺杂物以及二极管阵列；此后，沉积第二层间介质层，其中该第二层间介质层仅仅包括BPSG。
根据本发明的第二方面，提供了一种采用了根据本发明第一方面所述的沟槽式MOS静电释放结构制造方法而制成的集成电路。
根据本发明，由于在退火之前沉积了低温氧化层和/或正硅酸乙酯层，可以通过低温氧化层和/或正硅酸乙酯来封闭静电释放结构多晶硅，从而防止掺杂元素扩散出去而稀释源极掺杂浓度，而源极掺杂浓度的稀释将导致静电释放结构耐压下降更易击穿、并导致更大的栅源漏电流。因此，氮化硅层的插入可以有效地防止沟槽式MOS场效应管的静电释放的漏电流，并减小栅源漏电流。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是沟槽式MOS场效应管的剖面结构示意图。
图2是根据现有技术的沟槽式MOS场效应管制造方法的流程图。
图3是根据本发明实施例的沟槽式MOS场效应管的静电释放结构制造方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图3是根据本发明实施例的沟槽式MOS场效应管的静电释放结构制造方法的流程图。
如图3所示，在根据本发明实施例的沟槽式MOS场效应管的静电释放结构制造方法中，首先，在步骤S5中，对沟槽式MOS的源极进行离子注入以形成二极管阵列。
此后，在步骤S6中，沉积第一层间介质层，其中该第一层间介质层仅仅包括低温氧化层和/或正硅酸乙酯(TEOS)层。
在步骤S7中，退火以激活沟槽式MOS的源极中的掺杂物以及二极管阵列；
此后，在步骤S8中，沉积第二层间介质层，其中该第二层间介质层仅仅包括BPSG。
此后，例如，在步骤S9中，进行接触孔的形成步骤。
由于在退火之前沉积了低温氧化层和/或正硅酸乙酯层，可以通过低温氧化层和/或正硅酸乙酯来封闭静电释放结构多晶硅，从而防止掺杂元素(例如B元素)扩散出去而稀释源极掺杂浓度，而源极掺杂浓度的稀释将导致源极更易击穿、并导致更大的栅源漏电流。因此，氮化硅层的插入可以有效地防止沟槽式MOS场效应管的静电释放的漏电流，并减小栅源漏电流。
其中，栅源漏电流指的是在特定的栅源电压情况下流过栅极的漏电流。
根据本发明的另一方面，还提供了一种采用了上述沟槽式MOS静电释放结构制造方法而制成的集成电路。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (3)

1.一种沟槽式MOS静电释放结构制造方法，其特征在于包括：
对沟槽式MOS的源极进行离子注入以形成二极管阵列；
此后，沉积第一层间介质层，其中该第一层间介质层仅仅包括低温氧化层和/或正硅酸乙酯层；
此后，执行退火以激活沟槽式MOS的源极中的掺杂物以及二极管阵列；
此后，沉积第二层间介质层，其中该第二层间介质层仅仅包括BPSG。
2.根据权利要求1所述的沟槽式MOS静电释放结构制造方法，其特征在于还包括：形成接触孔。
3.一种采用了根据权利要求1所述的沟槽式MOS静电释放结构制造方法而制成的集成电路。
CN201210061097.8A 2012-03-09 2012-03-09 沟槽式mos静电释放结构制造方法以及集成电路 Active CN102610592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210061097.8A CN102610592B (zh) 2012-03-09 2012-03-09 沟槽式mos静电释放结构制造方法以及集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210061097.8A CN102610592B (zh) 2012-03-09 2012-03-09 沟槽式mos静电释放结构制造方法以及集成电路

Publications (2)

Publication Number Publication Date
CN102610592A CN102610592A (zh) 2012-07-25
CN102610592B true CN102610592B (zh) 2016-11-02

Family

ID=46527871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210061097.8A Active CN102610592B (zh) 2012-03-09 2012-03-09 沟槽式mos静电释放结构制造方法以及集成电路

Country Status (1)

Country Link
CN (1) CN102610592B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109987568A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 薄膜结构的形成方法、声电换能器件及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008081A (en) * 1998-06-06 1999-12-28 United Microelectronics Corp. Method of forming electrostatic discharge protection structure of dynamic random access memory
CN101023525A (zh) * 2004-05-13 2007-08-22 硅谷实验室公司 包括金属网结构的半导体集成电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008081A (en) * 1998-06-06 1999-12-28 United Microelectronics Corp. Method of forming electrostatic discharge protection structure of dynamic random access memory
CN101023525A (zh) * 2004-05-13 2007-08-22 硅谷实验室公司 包括金属网结构的半导体集成电路

Also Published As

Publication number Publication date
CN102610592A (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
CN102446733B (zh) 高压射频横向扩散结构的功率器件及其制造方法
CN204289464U (zh) 一种高压pmos器件
CN102097480B (zh) N型超结横向双扩散金属氧化物半导体管
CN104183644A (zh) 一种超结沟槽金属氧化物半导体场效应管及其制造方法
CN103985746B (zh) 沟槽型igbt器件及其制造方法
CN103178093A (zh) 高压结型场效应晶体管的结构及制备方法
US20210175347A1 (en) Ldmos device and manufacturing method thereof
CN101924131A (zh) 横向扩散mos器件及其制备方法
CN103745988B (zh) 一种高压驱动电路的隔离结构
CN203617299U (zh) 一种双扩散金属氧化物半导体
US8211766B2 (en) Method of fabricating a trench power MOS transistor
CN102610592B (zh) 沟槽式mos静电释放结构制造方法以及集成电路
CN104253050A (zh) 一种槽型横向mosfet器件的制造方法
CN102097481B (zh) P型超结横向双扩散金属氧化物半导体管
KR101685572B1 (ko) 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법
CN105742179B (zh) 一种igbt器件的制备方法
CN105576022B (zh) 具有超结结构的半导体器件及其制备方法
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
CN205863136U (zh) 沟槽功率器件
CN104064596B (zh) Nldmos器件及其制造方法
CN103762241B (zh) 一种梳状栅纵向沟道soi ldmos单元
CN207719217U (zh) 平面高压mosfet功率晶体管
CN208142188U (zh) 一种基于倒阱工艺的功率mosfet器件
CN106558557A (zh) 半导体器件的制作方法
CN105378933A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant