CN102610587B - 缓冲元件及应用此缓冲元件的倒装芯片软膜接合方法 - Google Patents
缓冲元件及应用此缓冲元件的倒装芯片软膜接合方法 Download PDFInfo
- Publication number
- CN102610587B CN102610587B CN201110271364.XA CN201110271364A CN102610587B CN 102610587 B CN102610587 B CN 102610587B CN 201110271364 A CN201110271364 A CN 201110271364A CN 102610587 B CN102610587 B CN 102610587B
- Authority
- CN
- China
- Prior art keywords
- rete
- flip
- buffer element
- coefficient
- heat conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims description 35
- 239000011347 resin Substances 0.000 claims description 26
- 229920005989 resin Polymers 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 230000004927 fusion Effects 0.000 claims description 8
- 239000000843 powder Substances 0.000 claims description 8
- 239000004744 fabric Substances 0.000 claims description 5
- 238000007711 solidification Methods 0.000 claims description 2
- 230000008023 solidification Effects 0.000 claims description 2
- 238000007731 hot pressing Methods 0.000 abstract description 6
- 239000003292 glue Substances 0.000 abstract description 4
- 239000012528 membrane Substances 0.000 abstract 5
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 238000005304 joining Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
- Laminated Bodies (AREA)
Abstract
本发明公开了一种缓冲元件及应用此缓冲元件的倒装芯片软膜接合方法，该缓冲元件应用于倒装芯片软膜与基板之接合。缓冲元件包含依序迭置的第一膜层、热阻层及第二膜层。热阻层的热传导系数低于第一膜层及第二膜层的热传导系数，因此，当热压头未抵压于倒装芯片软膜时，缓冲元件得以将大部分热量阻绝，并于热压头抵压缓冲元件于倒装芯片软膜时，热压头的热量可快速传导至倒装芯片软膜并迅速加热位于倒装芯片软膜与基板间的导热胶材，达成精确控制倒装芯片软膜热膨胀量的目的。
Description
技术领域
本发明涉及一种缓冲元件，尤其涉及一种应用于倒装芯片软膜接合的缓冲元件及其接合方法。
背景技术
一般而言，将倒装芯片软膜(Chip on Film)接合于液晶面板的方式多采用热压制程，在热压制程中，倒装芯片软膜先被迭置于液晶面板，其后再以热压头压抵倒装芯片软膜，因此，位于倒装芯片软膜与液晶面板之间的胶材即会将倒装芯片软膜及液晶面板胶合。此外，在前述压抵过程中，热压头通常经由缓冲材而压抵倒装芯片软膜。
在上述热压工艺中，液晶面板的走线与倒装芯片软膜的芯片外引线需完成对应的电性连接，走线与外引线通常为平行的电性接线(如金手指般)，由于外引线所在的倒装芯片软膜的热膨胀系数大于走线所在的液晶面板的热膨胀系数，因此，在热压前(如常温下)，外引线之间的间距通常小于走线之间的间距，当热压头压抵倒装芯片软膜时，因倒装芯片软膜的热膨胀量大于液晶面板(玻璃)的热膨胀量，故在热胶合温度时，外引线与走线即能对应地形成电性连接。
虽然在上述的倒装芯片软膜的热压工艺能达到对应电性连接的目的，但是在实作时，倒装芯片软膜的温度并不易控制，当温度未落在预定范围时，倒装芯片软膜的热膨胀量将不足或过大，致电性连接不良或错误。此外，在实际工艺中，前述缓冲材配置于热压头与倒装芯片软膜之间，致倒装芯片软膜的温度将更不易控制，更易形成不良的电性连接。
发明内容
本发明提出缓冲元件及应用此缓冲元件的倒装芯片软膜接合方法，适于将倒装芯片软膜接合于基板。
依据一实施例，缓冲元件包含依序迭置的第一膜层、热阻层及第二膜层。热阻层的热传导系数小于0.13W/m-k。第一膜层的热传导系数为0.4W/m-k。第二膜层的热传导系数大于该第一膜层的热传导系数。
依据一实施例，第二膜层包含导热粉，且热传导系数为0.3W/m-k。前述热阻层的厚度介于0.06毫米至0.1毫米之间。第一膜层的厚度为0.05毫米，第二膜层的厚度为0.1毫米。热阻层的热传导系数小于第二膜层的热传导系数。
并且，较佳地，该第二膜层相对于该第二表面的另一面具有离形结构。
较佳地，该热阻层的材质为玻纤布，该第一膜层的材质为硅膜，该第二膜层的材质为硅膜。
依据一实施例，应用缓冲元件的倒装芯片软膜接合方法包含以热压头抵压缓冲元件于一迭置有一倒装芯片软膜的基板上，倒装芯片软膜与基板间具有导电胶材，而热压头的温度为380℃；以及持续抵压该基板一预定时间后，退回该热压头。
其中，该倒装芯片软膜在该导电胶材固化时与常温时的膨胀比例在0.3%至0.8%之间。
其中，该倒装芯片软膜在该导电胶材固化时在水平面上的膨胀量在10微米至22微米之间。
其中，该以该热压头抵压该缓冲元件的步骤为该热压头以一预定速度先接触该缓冲元件后再将该缓冲元件抵压于该基板。
其中，该预定速度为一等速度。
其中，该等速度为1～10mm/s。
通过上述缓冲元件的结构，在热压头尚未压下(或是未接触到缓冲元件)，缓冲元件可以将热压头的热量隔离，而不致预热倒装芯片软膜，当热压头抵压缓冲元件于倒装芯片软膜时，热量可以迅速地传导至导电胶材，而待热压头退回后，热量亦被缓冲元件隔离于热压头周围，而不致于持续对倒装芯片软膜加热，因而，能更有效地控制倒装芯片软膜的接合温度，并提高电性连接的良率。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为根据本揭露一实施例的缓冲元件的结构示意图。
图2A、图2B及图2C为本揭露一实施例的应用缓冲元件的倒装芯片软膜接合作业示意图。
图3A、图3B、图3C及图3D为倒装芯片软膜接合结果的结构示意图。
图4为倒装芯片软膜结果的膨胀量比较图。
图5为本揭露一实施例的应用缓冲元件的倒装芯片软膜接合方法流程示意图。
其中，附图标记：
10：缓冲元件
12：第一膜层
14：热阻层
140：第一表面
142：第二表面
16：第二膜层
160：另一面，表面
20：基板
21a,21b：走线
22：倒装芯片软膜
23a,23b：外引线
24：芯片
30：热压头
50a,50b：卡匣
52a,52b：滚筒
具体实施方式
以下在实施方式中详细叙述本揭露的详细特征以及优点，其内容足以使任何熟习相关技艺者了解本揭露的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求及附图，任何本领域技术人员可轻易地理解本揭露相关的目的及优点。
首先，请参考图1，其为根据本揭露一实施例的缓冲元件的结构示意图。缓冲元件(Buffer Sheet)10适于一倒装芯片软膜(Chip on Film)工艺。请搭配图2A阅览的。从图2A可以看见缓冲元件10卷绕于倒装芯片软膜工艺中的滚筒52a,52b，滚筒52a,52b各别配置于热压头(Head)30两侧的卡匣(Buffer SheetCassette)50a,50b内。此热压头30亦可称为本压头。
倒装芯片软膜22配置于一基板20上，基板20可以是液晶面板或其它欲与倒装芯片软膜22接合的基板。倒装芯片软膜22上具有一芯片24，于倒装芯片软膜22及基板之间，具有导电胶材，导电胶材可以是但不限于异方性导电胶(ACF,Anisotropic Conductive Film)及各种热固化型胶材。当倒装芯片软膜22接合于基板20后，芯片24的外引线即对应地电性连接于基板20上的走线，关于此接合过程，容后详述。
缓冲元件10包含第一膜层12、热阻层14及第二膜层16。热阻层14包含第一表面140及第二表面142。热阻层14的热传导系数小于或等于0.13W/m-k。热阻层14可为玻纤层，热阻层14的材质可以是但不限于玻纤布及任何具有高热阻的材料，此处的高热阻材料可以是热传导系数小于0.13W/m-k的任何材料，此玻纤布的热传导系数约为0.13W/m-k。热阻层14的厚度可介于0.06毫米(mm)至0.1毫米之间。
第一膜层12配置于第一表面140，且第一膜层12的热传导系数为0.4W/m-k。第一膜层12可以是硅材层。第一膜层12可以为无掺杂导热粉的硅膜，此硅膜的热传导系数约为0.4W/m-k。第一膜层12的厚度可介于0.01毫米至0.05毫米之间。
第二膜层16配置于第二表面142，且第二膜层16的热传导系数大于第一膜层12的热传导系数。第二膜层16可以是硅材层。此第二膜层16可以是但不限于硅膜，此硅膜也可添加了导热粉。此添加了导热粉的硅膜的热传导系数约为0.3W/m-k。导热粉可采用混合、掺杂或涂布方式结合于硅膜。第二膜层16的厚度可介于0.06毫米至0.1毫米之间。热阻层14的热传导系数小于第二膜层16的热传导系数。
在第二膜层16相对于第二表面的另一面160(朝向倒装芯片软膜22的面上)具有离形结构。此离形结构可以是多点图样的凸点或凹点，或在此表面160上具有离形材质，以在工艺中，易于使缓冲元件10与倒装芯片软膜22(异方性导电胶)脱离。
接着，请搭配图2A、图2B及图2C阅览的。其为本揭露一实施例的应用缓冲元件的倒装芯片软膜接合作业示意图。
图2A中，倒装芯片软膜22已于前一工艺中(预压工艺)预压于基板20上之后方才移至图2A的工艺(也可称为本压工艺)，从图中可以看见，缓冲元件10二端卷绕于滚筒52a,52b并横跨于热压头30与倒装芯片软膜22之间，其中，缓冲元件10的第一膜层12朝向热压头30。在此状态时，由于热阻层14及第一膜层12的热传导系数均小于第二膜层16的热传导系数，故热压头30的热量将被相当程度地隔离于缓冲元件10的上方(即热压头30处)，使热量不致被热传导或热对流至倒装芯片软膜22处，并维持倒装芯片软膜22、导电胶材及基板20在预定温度内，此预定温度低于导电胶材的熔接温度。
接着，在图2B中，热压头30已朝倒装芯片软膜22移动并将缓冲元件10抵压于倒装芯片软膜22上方，此时，由于热压头30已抵压于缓冲元件10及倒装芯片软膜22，因此，热压头30的热量即热传导至倒装芯片软膜22、导电胶材及基板20，故导电胶材即会在预定时间内即达到熔接温度并将倒装芯片软膜22与基板20接合。此预定时间可视缓冲元件10的结构而变化，例如，当热阻层14的厚度愈厚、热阻层14的导热系数愈低、或第一膜层12的导热系数愈低，则预定时间的则愈长，意即，此预定时间可视缓冲元件10的设计而变化。
其次，待导电胶材达到熔接温度后，热压头30即可朝远离倒装芯片软膜22的方向移动(即朝图2B的上方移动)，移动后，即形成如图2C所示，在此图式中，即完成倒装芯片软膜22接合于基板20的作业，其后，即可将接合好的基板20移出，再移入新的一片基板20，并再进行倒装芯片软膜22接合工艺。
再者，关于接合时的预定温度及前述预定时间对接合效果的影响，请续参阅图3A、图3B、图3C及图3D，其为倒装芯片软膜接合结果的结构示意图。该些图式为图2A底视图，即从图2A下方朝上向的视角所绘制的示意图。
在图2A的状态下，芯片24的外引线(也可称为外引脚)23a,23b及基板20的走线21a,21b的相对位置即如图所示，其中，外引线即可为倒装芯片软膜22上的导电布线，用以将芯片24的接脚外引。而基板20若为液晶面板时，基板20的走线21a,21b可为透明导膜(ITO,indium tin oxide)。在此图2A时，外引线23a,23b与走线21a,21b之间的导电胶材因未达熔接温度，故外引线23a,23b与走线21a,21b之间尚未完成接合，且相邻外引线23a,23b的间距(pitch)小于走线21a,21b的间距(pitch)。
当前述预定温度或预定时间不适当时，外引线23a,23b与走线21a,21b之间的接合即可能不适当，意即，若预定温度过低或预定时间太短，则外引线23a,23b所在的倒装芯片软膜20则可能会受热不够，致倒装芯片软膜20的膨胀量未达预期，使外引线23a,23b的间距仍小于走线21a,21b的间距，但导电胶材已产生接合，故产生如图3B所示的接合状态。从图3B中可以看出，外引线23a,23b正好位于走线21a,21b的间隙上，致使外引线23a,23b将相邻的走线21a,21b形成电性连接，而短路。
其次，若预定温度及预定时间适当时，外引线23a,23b正好以一对一对应的方式与走线21a,21b电性连接，如图3C所示，完成将芯片24的接脚电性连接至基板20的目的。
再者，当预定温度过高或预定时间过长，则倒装芯片软膜20的膨胀量超过预期，并使得外引线23a,23b的间距大于走线21a,21b的间距，即如图3D所示，此时，外引线23a,23b与走线21a,21b间的接合可能即不适当，虽然在图3D中的接合仍属于一对一对应方式接合，但接合后的间隙变小，除提高了短路的可能性，两者间接合面积亦相对较小，电性连接效果亦较差。
关于本揭露缓冲元件10应用于倒装芯片软膜22接合的效果，兹进行几组实验，实验中的第一膜层的材质为硅(未掺杂导热粉)，厚度为0.05毫米；第二膜层的材质为硅并掺杂导热粉，厚度为0.1毫米；倒装芯片软膜22与基板20(本实验采用液晶面板)间的导电胶材采用异方性导电胶，而热阻层则采用玻纤布，厚度分别为0.06、0.08、及0.1毫米。在相同工艺下，完成接合时，倒装芯片软膜的膨胀量即如图4所示，分别为22、15、及10微米(um)。前述膨胀量指倒装芯片软膜22在导电胶材固化(或达熔接温度)时在水平面上的膨胀量，此水平面指的是与缓冲元件的第二表面实质上平行的面。从图4可以得知此膨胀量在10至22微米之间。而膨胀比例则在0.3%至0.8%之间，例如在最外侧的两个外引线23a,23b间的宽度为4.2毫米(mm)时，平面上的膨胀量在12.6到33.6微米之间。当然，前述膨胀量可视设计而有所不同。
最后，请参阅图5，其为本揭露一实施例的应用缓冲元件的倒装芯片软膜接合方法流程示意图。从图中可以知悉应用缓冲元件10的倒装芯片软膜(Chipon Film)接合方法包含：
步骤S90：以热压头30抵压缓冲元件10于迭置有一倒装芯片软膜22的基板20上，倒装芯片软膜22与基板20间具有导电胶材，热压头的温度为380℃；以及
步骤S92：持续抵压该基板一预定时间后，退回该热压头。
其中，步骤S90中热压头的温度可以高于导电胶材的熔接温度或上述的预定温度，亦可以是导电胶材的固化温度。步骤S90可以是指热压头30以一预定速度先接触到缓冲元件10后，再将缓冲元件10抵压于基板20。此预定速度可以是一等速度，且其速度值约为1～10mm/s。
而步骤S92中的预定时间可以是热压头30抵压缓冲元件10于基板20后到导电胶材达到熔接温度时的时间，或是热压头30抵压于缓冲元件10于基板20后到导电胶材固化时的时间。而热压头30的退回则是指热压头30朝远离倒装芯片软膜22的方向移动。
综上所述，在热压头30尚未压下(即图2A所示或是未接触到缓冲元件)时，缓冲元件10可以将热压头30的热量隔离于缓冲元件10的上方，而不致预热倒装芯片软膜22，当热压头30抵压缓元件10于倒装芯片软膜22时，热量可以迅速地传导至导电胶材，而待热压头30退回后，热量亦被缓冲元件10隔离于热压头30周围，而不致于持续对倒装芯片软膜22加热，因而能更有效地控制倒装芯片软膜22的接合温度，并提高电性连接的良率。
关于缓冲材的设计，实施者可根据热压头30温度与热压头30下降速度，选择适当材料做为热阻层14，即适当选择一种高热传导系数的材料，以满足热压头30压于倒装芯片软膜22前的时间内温度阻隔的效果，此温度阻隔效果亦可依据倒装芯片软膜22的膨胀量进行设计。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。
Claims (9)
1.一种缓冲元件，适于一倒装芯片软膜工艺，其特征在于，该缓冲元件包含：
一热阻层，具有一第一表面及一第二表面，该热阻层的热传导系数小于或等于0.13W/m-k；
一第一膜层，配置于该第一表面，该第一膜层的热传导系数为0.4W/m-k；以及
一第二膜层，配置于该第二表面，该第二膜层的热传导系数大于该第一膜层的热传导系数，该热阻层的热传导系数小于该第二膜层的热传导系数，
该热阻层的厚度介于0.06毫米至0.1毫米之间，该第一膜层的厚度介于0.01毫米至0.05毫米之间，该第二膜层的厚度介于0.06毫米至0.1毫米之间。
2.根据权利要求1所述的缓冲元件，其特征在于，该第二膜层包含导热粉。
3.根据权利要求1所述的缓冲元件，其特征在于，该第二膜层相对于该第二表面的另一面具有离形结构。
4.根据权利要求1所述的缓冲元件，其特征在于，该热阻层的材质为玻纤布，该第一膜层的材质为硅膜，该第二膜层的材质为硅膜。
5.一种倒装芯片软膜接合方法，其特征在于，包含：
以一热压头抵压一缓冲元件于迭置有一倒装芯片软膜的一基板上，该倒装芯片软膜与该基板间具有一导电胶材，该热压头的温度为380℃；以及
持续抵压该基板一预定时间后，退回该热压头，所述预定时间是热压头抵压缓冲元件于基板后到导电胶材达到熔接温度时的时间，或是热压头抵压于缓冲元件于基板后到导电胶材固化时的时间，
其中，该缓冲元件包含：
一热阻层，具有一第一表面及一第二表面，该热阻层的热传导系数小于或等于0.13W/m-k；
一第一膜层，配置于该第一表面，该第一膜层的热传导系数为0.4W/m-k；以及
一第二膜层，配置于该第二表面，该第二膜层的热传导系数大于该第一膜层的热传导系数，该热阻层的热传导系数小于该第二膜层的热传导系数，该热阻层的厚度介于0.06毫米至0.1毫米之间，该第一膜层的厚度介于0.01毫米至0.05毫米之间，该第二膜层的厚度介于0.06毫米至0.1毫米之间。
6.根据权利要求5的倒装芯片软膜接合方法，其特征在于，该倒装芯片软膜在该导电胶材固化时与常温时的膨胀比例在0.3％至0.8％之间。
7.根据权利要求5的倒装芯片软膜接合方法，其特征在于，该倒装芯片软膜在该导电胶材固化时在水平面上的膨胀量在10微米至22微米之间。
8.根据权利要求5的倒装芯片软膜接合方法，其特征在于，该以该热压头抵压该缓冲元件的步骤为该热压头以一预定速度先接触该缓冲元件后再将该缓冲元件抵压于该基板，该预定速度为一等速度。
9.根据权利要求8的倒装芯片软膜接合方法，其特征在于，该等速度为1～10mm/s。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100122932 | 2011-06-29 | ||
| TW100122932A TWI441293B (zh) | 2011-06-29 | 2011-06-29 | 緩衝元件及應用此緩衝元件之覆晶軟膜接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102610587A CN102610587A (zh) | 2012-07-25 |
| CN102610587B true CN102610587B (zh) | 2015-02-04 |
Family
ID=46527867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110271364.XA Expired - Fee Related CN102610587B (zh) | 2011-06-29 | 2011-09-06 | 缓冲元件及应用此缓冲元件的倒装芯片软膜接合方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102610587B (zh) |
| TW (1) | TWI441293B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104166255B (zh) * | 2014-09-02 | 2017-03-22 | 南昌欧菲显示科技有限公司 | 液晶显示模组的驱动芯片的组装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1374830A (zh) * | 2001-02-01 | 2002-10-16 | 芝浦机械电子装置股份有限公司 | 电子元件压力粘合机和压力粘合方法 |
| CN101570074A (zh) * | 2008-04-30 | 2009-11-04 | 中兴化成工业株式会社 | 复合片材 |
| CN102054807A (zh) * | 2009-10-30 | 2011-05-11 | 美格纳半导体有限会社 | 膜上芯片型半导体封装 |
-
2011
- 2011-06-29 TW TW100122932A patent/TWI441293B/zh not_active IP Right Cessation
- 2011-09-06 CN CN201110271364.XA patent/CN102610587B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1374830A (zh) * | 2001-02-01 | 2002-10-16 | 芝浦机械电子装置股份有限公司 | 电子元件压力粘合机和压力粘合方法 |
| CN101570074A (zh) * | 2008-04-30 | 2009-11-04 | 中兴化成工业株式会社 | 复合片材 |
| CN102054807A (zh) * | 2009-10-30 | 2011-05-11 | 美格纳半导体有限会社 | 膜上芯片型半导体封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201301456A (zh) | 2013-01-01 |
| CN102610587A (zh) | 2012-07-25 |
| TWI441293B (zh) | 2014-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208367362U (zh) | 一种绑定装置 | |
| WO2013170463A1 (zh) | 一种柔性电路板、覆晶薄膜及制作方法 | |
| CN107749239A (zh) | 显示面板、显示装置及显示面板的制作方法 | |
| CN107357058A (zh) | 一种液晶显示屏和fpc的压合方法 | |
| CN109144320A (zh) | 显示面板和显示装置 | |
| CN104144576A (zh) | 结合fpcb的方法、面板-fpcb组件及包括其的显示装置 | |
| CN106842647A (zh) | 一种显示装置、绑定结构及其制备方法 | |
| CN103928415A (zh) | 一种引脚区域的结构 | |
| CN102610587B (zh) | 缓冲元件及应用此缓冲元件的倒装芯片软膜接合方法 | |
| CN103715106B (zh) | 一种智能功率模块的制造方法及智能功率模块 | |
| CN102087431A (zh) | 一种接合结构及其方法 | |
| CN102342189A (zh) | 芯片部件安装结构、芯片部件安装方法以及液晶显示装置 | |
| JP2009069705A (ja) | 液晶表示装置の製造方法 | |
| CN207068372U (zh) | 下压平台及邦定组件 | |
| US20010037855A1 (en) | Apparatus and method for mounting electrical parts | |
| KR20100106669A (ko) | 양면 ｆｐｃ를 이용하여 터치패널의 상판과 하판을 동시 접합한 터치 스크린 및 그 제조 방법 | |
| US11910533B2 (en) | Profiled thermode | |
| TWI725689B (zh) | 具有導電凝膠光學膠層的觸控螢幕 | |
| JP4045945B2 (ja) | 実装方法 | |
| CN113690149A (zh) | 一种芯片键合结构、方法及设备 | |
| TWI699682B (zh) | 觸控面板 | |
| TW202237781A (zh) | 異方性導電膠及貼合方法 | |
| CN203117940U (zh) | 触控面板装置及透明导电基板 | |
| JP2004200230A6 (ja) | 実装方法 | |
| JP4767518B2 (ja) | 実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150204 Termination date: 20200906 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |