CN102610271A - 有字线段访问的存储器 - Google Patents

有字线段访问的存储器 Download PDF

Info

Publication number
CN102610271A
CN102610271A CN2012100166775A CN201210016677A CN102610271A CN 102610271 A CN102610271 A CN 102610271A CN 2012100166775 A CN2012100166775 A CN 2012100166775A CN 201210016677 A CN201210016677 A CN 201210016677A CN 102610271 A CN102610271 A CN 102610271A
Authority
CN
China
Prior art keywords
word line
line segments
bit
bit location
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100166775A
Other languages
English (en)
Other versions
CN102610271B (zh
Inventor
郑基廷
彭秀芬
郭明璋
邹宗成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102610271A publication Critical patent/CN102610271A/zh
Application granted granted Critical
Publication of CN102610271B publication Critical patent/CN102610271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器，包括：一行位单元，包括多个第一位单元和多个第二位单元；第一字线段驱动器和第二字线段驱动器，第一字线段驱动器连接到多个第一位单元，第二字线段驱动器连接到多个第二位单元，第一字线段驱动器和第二字线段驱动器选择性地可操作用于在一个时刻激活多个第一位单元和多个第二位单元中的一种，而不激活多个第一位单元和多个第二位单元中的另一种；以及共享读放大器，连接到多个第一位单元中的至少一个和多个第二位单元中的至少一个，从而使得共享读放大器被配置为接收信号，信号来自在给定时刻通过相应的字线段驱动器激活的一个第一位单元或者一个第二位单元。

Description

有字线段访问的存储器
技术领域
本发明总体上涉及存储器器件，更具体地来说，涉及具有字线段访问功能的存储器。
背景技术
静态随机存储器(SRAM)是一种不需要进行周期性刷新(DRAM需要进行周期性刷新)，而只需其电源保持连通，就能够保存其数据的存储器。
SRAM中的每一位都存储在四个晶体管上，这四个晶体管形成两个交叉耦合反相器。通过控制两个访问晶体管(access transistor)的字线，启动对单元的访问。这些访问晶体管控制了该单元是否要连接到位线：BL和BL_bar。如果单元中存储了1，则通过将两个位线都预充电到逻辑1来启动读取周期，进而使字线WL生效(assert)，启动访问晶体管。接着，通过将BL保持在其预充电的值，并且将BL_bar通过访问晶体管放电到0，从而将存储的值传输到位线。访问晶体管将BL拉到VDD，即逻辑1。如果单元包含0，则将BL_bar拉到1，将BL拉到0。然后，读放大器将会感测BL和BL_bar之间的较小区别，依此确定哪条线具有较高电压。因此，读放大器确定将1还是0存储到SRAM中。
在上述读取访问周期中，连接到生效字线WL的所有单元都是“展开的(developed)”，并且开始通过高于100毫伏的电压将其相应的位线从VDD拉到地电位。这些“虚拟读取”并没有将连接到字线的每个位单元读出，但是它们都会造成有源功率损耗。而且，所有位线(BL和BL_bar)中的这种预充电都产生出较大电流，并且导致了电压降和噪声。
发明内容
为解决上述问题，本发明提出了一种存储器，包括：一行位单元，包括多个第一位单元和多个第二位单元；第一字线段驱动器和第二字线段驱动器，第一字线段驱动器连接到多个第一位单元，第二字线段驱动器连接到多个第二位单元，第一字线段驱动器和第二字线段驱动器选择性地可操作用于在一个时刻激活多个第一位单元和多个第二位单元中的一种，而不激活多个第一位单元和多个第二位单元中的另一种；以及共享读放大器，连接到多个第一位单元中的至少一个和多个第二位单元中的至少一个，从而使得共享读放大器被配置为接收信号，信号来自在给定时刻通过相应的字线段驱动器激活的一个第一位单元或者一个第二位单元。
其中：字线具有多个字线段集合，每个集合都具有N个字线段，其中，N是大于1的整数，每个子线段集合都包括多个第一位单元中的至少一个和多个第二位单元中的至少一个；以及每个集合都具有相应的共享读放大器，共享读放大器选择性地可连接至集合中的每个子线段中的位单元，并且配置为接收信号，信号来自在给定时刻通过相应的字线段驱动器激活的集合中的任意一个位单元。
其中：每个字线段都包括多个第一位单元中的至少两个以及多个第二位单元中的至少两个。
其中：第一字线段驱动器和第二字线段驱动器的配置互不相同。
其中：第一字线段驱动器和第二字线段驱动器都被连接成接收共享激活信号，用于在一个时刻只激活多个第一位单元和多个第二位单元中的一种，而不激活多个第一位单元和多个第二位单元中的另一种。
其中：第一字线段驱动器和第二字线段驱动器中的一个包括AND门，第一字线段驱动器和第二字线段驱动器中的另一个包括AND门和反相器。
其中：第一字线段驱动器和第二字线段驱动器中的一个包括NAND门，第一字线段驱动器和第二字线段驱动器中的另一个包括NAND门和反相器。
该存储器进一步包括：模块选择器，用于从多个第一位单元和多个第二位单元中选择出将要访问的一个，模块选择器连接到第一字线段驱动器和第二字线段驱动器。
其中，模块选择器是开关。
该存储器进一步包括：多路复用器，被连接成接收第一数据和第二数据，第一数据来自多个第一位单元中的至少一个，第二数据来自多个第二位单元中的至少一个，多路复用器的输出端连接到读放大器，用来选择性地输出包括第一数据和第二数据的组中的一个。
此外，本发明还提供了一种存储器，包括：第一行位单元，包括：多个第一位单元和多个第二位单元，多个第一位单元分到多个第一子集中，多个第二位单元分到多个第二子集中；第一行位单元排列在多个集合中，每个集合都包括第一子集中相应的一个以及第二子集中相应的一个，多个集合排列为使得第一子集中没有子集彼此相邻，第二子集中没有子集彼此相邻；第一字线段驱动器和第二字线段驱动器，第一字线段驱动器连接到多个第一位单元，第二字线段驱动器连接到多个第二位单元，第一字线段驱动器和第二字线段驱动器选择性地可操作用于在一个时刻激活多个第一位单元和多个第二位单元中的一种，而不激活多个第一位单元和多个第二位单元中的另一种；以及多个共享读放大器，每个位单元集合都连接到相应的共享读放大器，每个共享读放大器都被配置为接收信号，信号来自在给定时刻通过相应的字线段驱动器激活的多个第一位单元或者多个第二位单元。
该存储器进一步包括：多个多路复用器，每个多路复用器都被连接成接收第一数据和第二数据，第一数据来自第一子集中相应的一个，第二数据来自第二子集中相应的一个，每个多路复用器的输出端都连接到相应的读放大器，用来选择性地输出包括第一数据和第二数据的组中的一个。
其中：第一行位单元包括在多行位单元中，每行都具有多个第一位单元中相应的一个和多个第二位单元中相应的一个，多个第一位单元分到多个第一子集中，多个第二位单元分到多个第二子集中；每个位单元的集合在每行中都包括第一子集中相应的一个和第二子集中相应的一个；以及每行中相应的第一字线段驱动器连接到该行中的多个第一位单元，每行中相应的第二字线段驱动器连接到该行中的多个第二位单元，第一字线段驱动器和第二字线段驱动器选择性地可操作用于在一个时刻激活该行中的多个第一位单元和多个第二位单元中的一种，而不激活该行中的多个第一位单元和多个第二位单元中的另一种。
其中，第一字线段驱动器中的每一个和第二子线段驱动器中的每一个都被连接成接收相同的模块选择信号，以激活多个第一位单元和多个第二位单元中的一种，并且去激活多个第一位单元和多个第二位单元中的另一种。
此外，本发明还提供了一种方法，包括：提供多个第一位单元和多个第二位单元，多个第一位单元连接到第一字线段驱动器，多个第二位单元连接到第二子线段驱动器，多个第一位单元和多个第二位单元都沿着存储器的相同字线进行排列；选择性地操作第一字线段驱动器和第二字线段驱动器，用于在给定时刻激活多个第一位单元和多个第二位单元中的一种，而不激活多个第一位单元和多个第二位单元中的另一种；从集合中的位单元输出数据，集合包括连接到共享读放大器的多个第一位单元中的至少一个和多个第二位单元中的至少一个，从而使得共享读放大器配置为接收信号，信号来自在给定时刻通过相应的字线段驱动器激活的一个第一位单元或者一个第二位单元。
该方法进一步包括：将单个模块选择信号传输到第一字线段驱动器和第二字线段驱动器，从而使得第一字线段驱动器和第二字线段驱动器中的一个激活其至少一个位单元，并使得第一字线段驱动器和第二字线段驱动器中的另一个去激活其至少一个位单元。
其中，多个第一位单元和多个第二位单元排列在交替的第一字线段和第二字线段中，每个第一字线段都具有多个第一位单元的子集，每个第二字线段都具有多个第二位单元的子集。
其中，将相邻的第一字线段和第二字线段分配到相应的对中，方法进一步包括：将数据从每个字线段对输出到相应的多路复用器，多路复用器被连接成将单个对的位线电压输出到共享读放大器。
其中，将相邻的第一字线段和第二字线段分配到相应的对中，方法进一步包括：在访问存储器期间，激活每对中第一字线段和第二字线段中的一个，并且去激活每对中第一字线段和第二字线段中的另一个。
该方法进一步包括：通过导线和通孔互连层，将信号在第一字线段驱动器和多个第一位之间传输，并且通过导线和通孔互连层，将信号在第二字线段驱动器和多个第二位之间传输。
附图说明
图1是为子字线访问配置的存储器阵列的示意图。
图2是图1中所示的存储器中的一个位单元的放大示意图。
图3是存储器阵列的布局示意图。
图4是带有可选字线段驱动器的存储器阵列的示意图。
图5是带有附加字线段驱动器的存储器阵列的示意图。
图6是图1中所示的存储器的运行方法的流程图。
具体实施方式
通过阅读附图描述了示例性实施例，这些附图可以看作是整个所作出的描述的一部分。
图1是能够进行子字线(sub word-line)访问的存储器100的结构图。在一些实施例中，存储器100是带有位单元200(如图2中所示)的阵列的SRAM，该位单元200排列在行110-行113以及列中。在非限制性实例中，存储器100具有1024行，每行都具有32个位单元。为了方便和简明，尽管本文所描述的实例包括上述尺寸的存储器，但是还可以使用具有任何其他行尺寸和列尺寸的存储器。
可以依据各种设计来制造位单元200，比如，6T、8T、或者10T。每列位单元200都连接到相应的一对位线BL和BL_bar。在每行位单元200中，每个位单元都连接到WL_even(偶)字线110、112或者WL_odd(奇)字线111、113中的一个(但是并不连接到二者)。尽管图2仅仅示出了一种典型的位线，但是本领域普通技术人员可以理解，位单元的相应整个列排列在每对位线BL和BL_bar之间。每行单元200都具有相应的一对字线WL_even和WL_odd。WL_even线110、112都连接到位单元的一半，WL_odd线111、113都连接到位单元的另一半。例如，存储器100具有1024行的位单元，就会有1024个WL_even线和1024个WL_odd线。
线段120和线段122代表了位单元与WL_even线110、112的连接，线段121和线段123代表了位单元与WL_even线111、113的连接。在一些实施例中，这些连接120-123利用导线和通孔层中的导电互连形成。在一些实施例中，可以在生产线后道工序(BEOL)互连结构中增加附加的导线和通孔层，用于为子字线段180a-180d，181a-181d提供任意附加连接。
在位单元200的给定行中，单元划分为多个第一位单元和多个第二位单元，该多个第一位单元在多个第一子集(或者子字线段)180a、180b、180c、180d中划分，该多个第二位单元在多个第二子集(子字线段)181a、181b、181c、181d中划分。在存储器100的实例中，有16个集合190-193(只示出了其中的四个)，16个第一子集180a-180d(只示出了其中的四个)以及16个第二子集181a-181d(只示出了其中的四个)。
位单元的第一行还排列在多个集合190、191、192、193中。每个集合190、191、192、193都包括第一子集(子字线段)中相应的一个以及第二子集中相应的一个。例如，集合190包括第一子集180a和第二子集181a；集合191包括第一子集180b和第二子集181b；集合192包括第一子集180c和第二子集181c；集合193包括第一子集180d和第二子集181d。按照上述方式排列多个集合190-193，使得第一子集180a-180d中没有一个子集相互邻接，并且第二子集181a-181d中没有一个子集相互邻接。
第一字线段驱动器130、140连接到多个第一位单元180a-180d，第二字线段驱动器141连接到多个第二位单元181a-181d。为了在某一时刻只激活多个第一位单元180a-180d和多个第二位单元181a-181d中的一种，而不激活多个第一位单元和第二位单元中的另一种，第一字线段驱动器130、140和第二字线段驱动器141能够选择性地运行。有源的(active)位线和字线单元负载的数量减半。因为在读取访问期间的任意给定时刻，只激活了多个第一位单元180a-180d和多个第二位单元181a-181d中的一种，所以节约了大量能源。经发明人估算，相比于带有相同数量和相同类型位单元，而不带有子字线寻址的存储器，在读取访问和写入访问期间所节省的总有源功率大约为32％。
为了在某一时刻只激活多个第一位单元180a-180d和多个第二位单元181a-181d中的一种，而不激活多个第一位单元和第二位单元中的另一种，第一字线段驱动器和第二字线段驱动器都通过连接而接收共享激活信号151。
在一些实施例中，第一字线段驱动器130、140和第二字线段驱动器141的配置互不相同。从而可以将单个模块选择信号151提供给第一字线段驱动器130、140和第二字线段驱动器141，通过响应相同的信号151，使得第一字线段驱动器和第二子线段驱动器中的一个激活其相应的位单元的子集，同时，第一字线段驱动器和第二子线段驱动器中的另一个去激活(de-activate)其相应的位单元的子集。
模块选择器150用来从多个第一位单元和多个第二位单元中选择出将要访问的一种。模块选择器150连接到第一字线段驱动器130、140以及第二字线段驱动器141。在一些实施例中，模块选择器150输出逻辑低信号，来访问集合190-193(第一字线段180a-180d)中的前16位中的任意一位，输出逻辑高信号，来访问集合(第二字线段181a-181d)的后16为中的任意一位。因此，模块选择器150基于将要访问的数据的实际位置确定信号151。
例如，如图1所示，第一字线段驱动器包括AND门140和反相器130。第二字线块驱动器包括AND门141。当模块选择器150所传输的选择信号151处于逻辑高状态时，AND门140接收到逻辑低信号，AND门141接收到逻辑高信号。当选择信号151处于逻辑低状态时，AND门140接收到逻辑高信号，AND门141接收到逻辑低信号。因此，在任意给定时刻，门140和门141中的一个在其顶部输入端接收到逻辑高信号，另一个在其顶部输入端接收到逻辑低信号。为了这个目的，在一些实施例中，模块选择器150是开关(例如，晶体管)，用于输出高信号或者低信号。
输入到两个AND门140、141的另一个输入端(底部输入端)是正常的(regular)字线激活信号，该字线激活信号用于在没有字线段访问的情况下，选择一个存储器字线。将这个相同的信号提供给AND门140、141。这使得所提供的字线段访问对于外部应用程序来说是透明的(外部应用程序可以控制所提供的字线段访问)。因此，将从外部提供的字线信号用于施加到AND门140、141的底部输入，从而从WL_even、WL_odd对中选择出一个，AND门140、141的顶部输入确定了要访问这两条线中的哪一个。
存储器100具有多个共享读放大器170-173。每个位单元集合190-193都连接到相应的共享读放大器170-173。因此，位单元集合190连接到共享读放大器170，位单元集合191连接到读放大器171，位单元集合192连接到读放大器172，位单元集合193连接到读放大器173。每个读放大器170-173都配置为在给定时刻从通过相应字线段驱动器激活的多个第一位单元或者多个第二位单元中的任何一个接收信号。例如，读放大器170从通过驱动器130、140或者驱动器141激活的多个第一单元180a或者多个第二单元181a中的任意一个接收信号。读放大器171从单元180b或者单元181b接收信号。读放大器172从单元180c或者单元181c接收信号。读放大器172从单元180d或者181d接收信号。
因此，每个相应集合190-193都具有其各自相应的读放大器170-173。给定集合190中的所有字线段180a、181a共享同一公共读放大器170。具有给定尺寸的存储器的读放大器170-173的总数量可以与相同尺寸(行数相同，列数相同)而不带有字线段寻址的存储器的读放大器的总数量相同。同样，读放大器170-173可以与输出位的数量相同，从而在从存储器100输出数据之前，不需要多路复用器来减少来自读放大器的输出信号的数量。然而，在图1所示的存储器100中，在某一时刻，位线对中只能有一半是展开的并且是预充电的(要么对应于子集180a-180d，要么对应于子集181a-181d，但是不能对应于两者)。
存储器100进一步包括多个多路复用器160-163。每个多路复用器160-163都通过连接而从第一子集180a-180d中相应的一个中接收第一数据，并且从第二子集181a-180d中相应的一个中接收第二数据。每个多路复用器160-163的输出都连接到相应的读放大器170-173，从而选择性地输出包括第一数据和第二数据的组中的一个。
一个实施例使用了具有512个单元列的存储器，包括16个位单元集合(例如，190)。每个集合都具有32列位单元(以及32个位线对)。每个集合(例如190)还具有两个子集或者字线段(例如，180a、181a)。每个子集(例如，180)都具有16列位单元。在给定的读取操作期间，在每个集合190-193中，要么读取第一子集(180a-180d)，要么读取第二子集(181a-181d)。当激活第一子集180a-180d时，每个集合中的32个位线对中只有16个是展开的并且预充电。因此，在存储器中的512个位线中总共只有256个位线对是展开的并且预充电。16个多路复用器160-163中的每个都接收到控制信号(未示出)，该控制信号确定了多路复用器将32个位线对中的哪一个位线对的电压传送到读放大器。每个读放大器170-173都从其相应的多路复用器160-163中接收到一个位线对的电压。
因为在每个集合中，只激活了一半位线对(例如，32对中的16对)，所以预充电的线的总电容减小。这可以改进存储器的访问(读取和存储)速度。
图3是适合用于字线段访问的存储器位单元阵列300的布局示意图。存储器300具有16行存储器位单元(MCB)200，每行有8个位单元。在这个实例中，仅仅为了易于观察，存储器300的尺寸比存储器100的尺寸小。在存储器300中，位单元的一个集合390具有两个字线段(子集)380、381。每个段380、381都具有四个位单元。每行都具有一对字线，设计为WL_even和WL_odd(在图3中只示出了其中的一对)。每个子集380、381都包括位单元200的子阵列，该位单元200的子阵列被控制电路(例如，全局字线驱动器、字线段驱动器等等)的边缘单元302包围。尽管在图1中没有示出，但是存储器100包括类似的边缘单元，该边缘单元包围32个子阵列180a-180d、181a-181d中的每一个。
尽管图1示出了字线段驱动器的具体实例，但是还可以使用其他设计。例如，图4示出了利用基本元件来形成字线段驱动器的可选配置。图4中与图1相同的元件通过相似的参考标号表示。在图4中，字线段驱动器包括用于WL_even字线的反相器130、NAND门440和反相器442，以及用于WL_odd字线的NAND门441和反相器443。还可以替换为字线段驱动器的其他实现方式。
在每个集合中只有两个子集(例如，集合190中的子集180a、181a)的存储器中，第一子集180a-180d替换为第二子集181a-181d，每个集合190都提供有一个读放大器170。在每个集合中的子集多于两个(例如，4个或者8个)的其他实施例(未示出)中，子集顺次排列，并且每个集合都具有一个读放大器。例如，每个集合都可以具有一系列的四个位线对子集，该四个位线对子集都连接到公共读放大器。
例如，在更多普通实施例中，每个字线都具有多个字线段集合，每个集合都具有N个字线段，其中N是大于1的整数(例如，2、4、8、16等等)。每个字线段集合都包括多个第一位单元中的至少一个位单元以及多个第二位单元中的至少一个位单元。在一些实施例中，每个字线段集合都包括多个第一位单元中的多个位单元(例如，4个、8个、16个、或者32个)以及多个第二位单元中相同数量的多个位单元。每个集合都具有相应的共享读放大器，该共享读放大器能够选择性地连接到该集合中每个字线段中的位单元，并且配置为在给定时刻，从通过的相应字线段驱动器激活的集合中的任何位单元接收信号。提供字线段驱动电路，从而使得在读取访问期间，只有总数量的1/N的位线对是展开的并且预充电。
例如，图5示出了存储器阵列500，该存储器500的尺寸可以与阵列100的尺寸相同。在阵列500中，有16个集合590-591(只示出了其中的两个)，并且每个集合中的字线段的数量N为4。这样，集合590具有四个字线段180a、181a、182a、183a，集合591具有四个字线段180b、181b、182b、183b。每个字线段180a-180b、181a-181b、182a-182b、183a-183b都具有八个位线对。换言之，相比于图1，每个集合中的字线段的数量增加为图1中的两倍，每个字线段中的位线对的数量都减小为图1中的一半。可以提供四进一出多路复用器540来代替字线段驱动器，从而使得在访问期间，只有四分之一的位线段是展开的并且预充电。还修改了模块选择器550，从而通过传输两位信号来控制多路复用器540。在其他实施例中，可以替换逻辑，从而实现多路复用器的功能。
尽管在图5所示的实例中，每个字线段中使用了较少的位单元200，而字线段的数量加倍，但是这仅仅是基于实例存储器的尺寸(512×1024)。每个字线段的位单元的数量、每个集合的段的数量、以及集合的数量都可以变化，从而包含任意字长以及任意数量的输出位。在图1和图5中所示的实例中，读放大器170-173的数量与输出位的数量相同；不需要为了匹配输出位的数量而将读放大器的输出端复用，从而减小了芯片面积。在其他实施例中，读放大器的数量可以大于(例如，2x、4x等等)输出位的数量，在这种情况下，使用多路复用器来选择读放大器输出信号的子集，从而从存储器中输出。
在N大于2的实施例中，可以在BEOL互连结构中增加附加的导线和通孔层，从而为字线段180a-180b、181a-181b、182a-182b、183a-183b提供附加连接。
图6是运行存储器100的方法的流程图。
在步骤600中，提供具有多个第一位单元和多个第二位单元的存储器，该多个第一位单元连接到第一字线段驱动器，该多个第二位单元连接到第二字线段驱动器。多个第一位单元和多个第二位单元都沿着存储器的相同字线排列。多个第一位单元和多个第二位单元都排列在可选的第一字线段和第二字线段中。每个第一字线段都具有多个第一位单元的子集，每个第二字线段都具有多个第二位单元的子集。
在步骤602中，将单个模块选择信号传输到第一字线段驱动器和第二字线段驱动器，从而使得第一字线段驱动器和第二字线段驱动器中的一个将其至少一个位单元激活，并且还使得第一字线段驱动器和第二字线段驱动器中的另一个将其至少一个位单元去激活。
在步骤604中，通过导线和通孔互连层，在第一字线段驱动器和多个第一位之间传输信号，并且通过导线和通孔互连层，在第二字线段驱动器和多个第二位之间传输信号。
在步骤606中，选择性地运行第一字线段驱动器和第二字线段驱动器，从而在给定时刻，激活多个第一位单元和多个第二位单元中一个，而不激活该多个第一位单元和多个第二位单元中的另一个。在一些实施例中，在存储器访问期间，将每对中的第一字线段和第二字线段中的一个激活，而将每对中的第一字线段和第二字线段中的另一个去激活。
在步骤608中，将数据从每个字线段对输出到相应多路复用器，其中，将邻接的第一字线段和第二字线段分配到相应对。多路复用器通过连接而将单个位线对的电压输出到共享读放大器。
在步骤610中，多路复用器将数据从集合中的位单元输出，该集合包括连接到共享读放大器的多个第一位单元中的至少一个位单元和多个第二位单元中的至少一个位单元。因此，读放大器接收到信号，该信号来自在给定时刻通过相应字线段驱动器激活的一个第一位单元或者一个第二位单元的任意一个。
在一些实施例中，一种存储器，包括：一行位单元，包括多个第一位单元和多个第二位单元；第一字线段驱动器和第二字线段驱动器，第一字线段驱动器连接到多个第一位单元，第二字线段驱动器连接到多个第二位单元，第一字线段驱动器和第二字线段驱动器选择性地可操作用于在一个时刻激活多个第一位单元和多个第二位单元中的一种，而不激活多个第一位单元和多个第二位单元中的另一种；以及共享读放大器，连接到多个第一位单元中的至少一个和多个第二位单元中的至少一个，从而使得共享读放大器被配置为接收信号，该信号来自在给定时刻通过相应的字线段驱动器激活的一个第一位单元或者一个第二位单元。
在一些实施例中，一种存储器，包括：第一行位单元，该第一位单元行包括：多个第一位单元和多个第二位单元，多个第一位单元分到多个第一子集中，多个第二位单元分到多个第二子集中；第一位单元行排列在多个集合中，每个集合都包括相应的一个第一子集和相应的一个第二子集，多个集合排列为使得第一子集都不相互邻接，第二子集都不相互邻接；第一字线段驱动器和第二字线段驱动器，第一字线段驱动器连接到多个第一位单元，第二字线段连接到多个第二位单元，为了在某一时刻激活多个第一位单元和多个第二位单元中的一种，而不激活多个第一位单元和多个第二位单元中的另一种，第一字线段驱动器能够选择性地运行；以及多个共享读放大器，每个位单元集合都连接到相应的共享读放大器，每个共享读放大器都配置为接收信号，信号来自在给定时刻通过相应的字线段驱动器激活的多个第一位单元或者多个第二位单元。
在一些实施例中，一种方法，包括：提供多个第一位单元和多个第二位单元，多个第一位单元连接到第一字线段驱动器，多个第二位单元连接到第二子线段驱动器，多个第一位单元和多个第二位单元都沿着存储器相同字线排列；为了在某一时刻激活多个第一位单元和多个第二位单元中的一种，而不激活多个第一位单元和多个第二位单元中的另一种，选择性地运行第一字线段驱动器和第二字线段驱动器；从集合中的位单元输出数据，集合包括多个第一位单元中的至少一个和多个第二位单元中的至少一个，多个第一位单元中的至少一个和多个第二位单元中的至少一个连接到共享读放大器，从而使得共享读放大器配置为接收信号，信号来自在给定时刻通过相应的字线段驱动器激活的一个第一位单元或者一个第二位单元。
尽管根据示例性实施例描述了本发明的主旨，但是并不限于此。相反，附加的权利要求应该进行广义理解，从而包括本领域技术人员可能作出的其他变型和实施例。

Claims (10)

1.一种存储器，包括：
一行位单元，包括多个第一位单元和多个第二位单元；
第一字线段驱动器和第二字线段驱动器，所述第一字线段驱动器连接到所述多个第一位单元，所述第二字线段驱动器连接到所述多个第二位单元，所述第一字线段驱动器和所述第二字线段驱动器选择性地可操作用于在一个时刻激活所述多个第一位单元和所述多个第二位单元中的一种，而不激活所述多个第一位单元和所述多个第二位单元中的另一种；以及
共享读放大器，连接到所述多个第一位单元中的至少一个和所述多个第二位单元中的至少一个，从而使得所述共享读放大器被配置为接收信号，所述信号来自在给定时刻通过相应的字线段驱动器激活的一个第一位单元或者一个第二位单元。
2.根据权利要求1所述的存储器，其中：
所述字线具有多个字线段集合，每个所述集合都具有N个字线段，其中，N是大于1的整数，每个子线段集合都包括所述多个第一位单元中的至少一个和所述多个第二位单元中的至少一个；以及
每个所述集合都具有相应的共享读放大器，所述共享读放大器选择性地可连接至所述集合中的每个子线段中的位单元，并且配置为接收信号，所述信号来自在给定时刻通过相应的字线段驱动器激活的所述集合中的任意一个位单元。
3.根据权利要求2所述的存储器，其中：
每个字线段都包括所述多个第一位单元中的至少两个以及所述多个第二位单元中的至少两个。
4.根据权利要求1所述的存储器，其中：
所述第一字线段驱动器和所述第二字线段驱动器的配置互不相同。
5.根据权利要求4所述的存储器，其中：所述第一字线段驱动器和所述第二字线段驱动器都被连接成接收共享激活信号，用于在一个时刻只激活所述多个第一位单元和所述多个第二位单元中的一种，而不激活所述多个第一位单元和所述多个第二位单元中的另一种。
6.根据权利要求5所述的存储器，其中：
所述第一字线段驱动器和所述第二字线段驱动器中的一个包括AND门，所述第一字线段驱动器和所述第二字线段驱动器中的另一个包括AND门和反相器。
7.根据权利要求5所述的存储器，其中：
所述第一字线段驱动器和所述第二字线段驱动器中的一个包括NAND门，所述第一字线段驱动器和所述第二字线段驱动器中的另一个包括NAND门和反相器。
8.根据权利要求1所述的存储器，进一步包括：
模块选择器，用于从所述多个第一位单元和所述多个第二位单元中选择出将要访问的一个，所述模块选择器连接到所述第一字线段驱动器和所述第二字线段驱动器。
9.一种存储器，包括：
第一行位单元，包括：多个第一位单元和多个第二位单元，所述多个第一位单元分到多个第一子集中，所述多个第二位单元分到多个第二子集中；
所述第一行位单元排列在多个集合中，每个集合都包括所述第一子集中相应的一个以及所述第二子集中相应的一个，所述多个集合排列为使得所述第一子集中没有子集彼此相邻，所述第二子集中没有子集彼此相邻；
第一字线段驱动器和第二字线段驱动器，所述第一字线段驱动器连接到所述多个第一位单元，所述第二字线段驱动器连接到所述多个第二位单元，所述第一字线段驱动器和所述第二字线段驱动器选择性地可操作用于在一个时刻激活所述多个第一位单元和所述多个第二位单元中的一种，而不激活所述多个第一位单元和所述多个第二位单元中的另一种；以及
多个共享读放大器，每个所述位单元集合都连接到相应的共享读放大器，每个共享读放大器都被配置为接收信号，所述信号来自在给定时刻通过相应的字线段驱动器激活的所述多个第一位单元或者所述多个第二位单元。
10.一种方法，包括：
提供多个第一位单元和多个第二位单元，所述多个第一位单元连接到第一字线段驱动器，所述多个第二位单元连接到第二子线段驱动器，所述多个第一位单元和所述多个第二位单元都沿着存储器的相同字线进行排列；
选择性地操作所述第一字线段驱动器和所述第二字线段驱动器，用于在给定时刻激活所述多个第一位单元和所述多个第二位单元中的一种，而不激活所述多个第一位单元和所述多个第二位单元中的另一种；
从集合中的位单元输出数据，所述集合包括连接到共享读放大器的所述多个第一位单元中的至少一个和所述多个第二位单元中的至少一个，从而使得所述共享读放大器配置为接收信号，所述信号来自在给定时刻通过相应的字线段驱动器激活的一个第一位单元或者一个第二位单元。
CN201210016677.5A 2011-01-20 2012-01-18 有字线段访问的存储器 Active CN102610271B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/010,039 2011-01-20
US13/010,039 US8437215B2 (en) 2011-01-20 2011-01-20 Memory with word-line segment access

Publications (2)

Publication Number Publication Date
CN102610271A true CN102610271A (zh) 2012-07-25
CN102610271B CN102610271B (zh) 2015-04-29

Family

ID=46527584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210016677.5A Active CN102610271B (zh) 2011-01-20 2012-01-18 有字线段访问的存储器

Country Status (3)

Country Link
US (1) US8437215B2 (zh)
CN (1) CN102610271B (zh)
TW (1) TWI476769B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928049A (zh) * 2013-01-14 2014-07-16 飞思卡尔半导体公司 带有匹配地址控制的多端口存储器
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8462577B2 (en) * 2011-03-18 2013-06-11 Intel Corporation Single transistor driver for address lines in a phase change memory and switch (PCMS) array
US8477555B2 (en) * 2011-06-30 2013-07-02 Intel Corporation Deselect drivers for a memory array
US8773923B2 (en) 2012-07-30 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for writing therefor
US9190144B2 (en) * 2012-10-12 2015-11-17 Micron Technology, Inc. Memory device architecture
US9747960B2 (en) * 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US9455000B2 (en) * 2015-02-18 2016-09-27 Apple Inc. Shared gate fed sense amplifier
US9646681B1 (en) * 2016-04-25 2017-05-09 Qualcomm Incorporated Memory cell with improved write margin
US10418079B1 (en) * 2018-03-26 2019-09-17 Oracle International Corporation Register file bit cells with integrated multiplexer
US11676657B2 (en) * 2020-04-16 2023-06-13 Mediatek Inc. Time-interleaving sensing scheme for pseudo dual-port memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195863A (zh) * 1997-04-07 1998-10-14 日本电气株式会社 一种能有效复位子字线的半导体器件
CN1627443A (zh) * 2003-09-26 2005-06-15 三星电子株式会社 激活由行地址启动的字线段的方法和半导体存储器件
CN1811983A (zh) * 2005-01-28 2006-08-02 三星电子株式会社 半导体存储器件和控制其子字线驱动器的方法
US20060203547A1 (en) * 2005-03-09 2006-09-14 Kabushiki Kaisha Toshiba Semiconductor memory device
US20070153584A1 (en) * 2006-01-04 2007-07-05 Baker Mohammad System and method for low power wordline logic for a memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406526A (en) 1992-10-01 1995-04-11 Nec Corporation Dynamic random access memory device having sense amplifier arrays selectively activated when associated memory cell sub-arrays are accessed
KR100372249B1 (ko) 2000-11-09 2003-02-19 삼성전자주식회사 분할 워드라인 액티베이션을 갖는 리프레쉬 타입 반도체메모리 장치
US6714467B2 (en) * 2002-03-19 2004-03-30 Broadcom Corporation Block redundancy implementation in heirarchical RAM's
US6879505B2 (en) * 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
JP5194302B2 (ja) * 2008-02-20 2013-05-08 ルネサスエレクトロニクス株式会社 半導体信号処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195863A (zh) * 1997-04-07 1998-10-14 日本电气株式会社 一种能有效复位子字线的半导体器件
CN1627443A (zh) * 2003-09-26 2005-06-15 三星电子株式会社 激活由行地址启动的字线段的方法和半导体存储器件
CN1811983A (zh) * 2005-01-28 2006-08-02 三星电子株式会社 半导体存储器件和控制其子字线驱动器的方法
US20060203547A1 (en) * 2005-03-09 2006-09-14 Kabushiki Kaisha Toshiba Semiconductor memory device
US7426141B2 (en) * 2005-03-09 2008-09-16 Kabushiki Kaisha Toshiba Semiconductor memory device
US20070153584A1 (en) * 2006-01-04 2007-07-05 Baker Mohammad System and method for low power wordline logic for a memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
CN103928049A (zh) * 2013-01-14 2014-07-16 飞思卡尔半导体公司 带有匹配地址控制的多端口存储器
CN103928049B (zh) * 2013-01-14 2018-07-03 恩智浦美国有限公司 带有匹配地址控制的多端口存储器

Also Published As

Publication number Publication date
TW201232540A (en) 2012-08-01
CN102610271B (zh) 2015-04-29
US8437215B2 (en) 2013-05-07
TWI476769B (zh) 2015-03-11
US20120188838A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
CN102610271B (zh) 有字线段访问的存储器
EP2788986B1 (en) Systems and methods of sectioned bit line memory arrays, some including hierarchical and/or other features
US8243493B2 (en) Resistance change memory device
US20210287725A1 (en) Multiple sense amplifier and data path-based pseudo dual port sram
US6735135B2 (en) Compact analog-multiplexed global sense amplifier for RAMs
US11854608B2 (en) SRAM architecture
US5535172A (en) Dual-port random access memory having reduced architecture
CN104599700B (zh) 高密度存储器结构
US6667896B2 (en) Grouped plate line drive architecture and method
US20190103155A1 (en) Multiple data rate memory
US8953388B2 (en) Memory cell assembly including an avoid disturb cell
US20080278993A1 (en) Static random acess memory device
KR20080083796A (ko) 반도체 메모리 시스템
US9997224B2 (en) Memory architecture with multi-bank memory cell array accessed by local drive circuit within memory bank
US6160751A (en) Semiconductor memory device allowing efficient column selection
US6909663B1 (en) Multiport memory with twisted bitlines
US6721221B2 (en) Sense amplifier and architecture for open digit arrays
US20030117878A1 (en) Semiconductor memory and method for bit and/or byte write operation
JP5289469B2 (ja) ワード線デコーダ・レイアウトのための方法と装置
US7567481B2 (en) Semiconductor memory device adapted to communicate decoding signals in a word line direction
JP2003203483A (ja) 集積回路装置
KR100487005B1 (ko) 하이스피드비디오프레임버퍼
CN111814418A (zh) 一种fpga配置存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant