CN102577287B - 高速对内去偏斜电路 - Google Patents
高速对内去偏斜电路 Download PDFInfo
- Publication number
- CN102577287B CN102577287B CN201080046683.4A CN201080046683A CN102577287B CN 102577287 B CN102577287 B CN 102577287B CN 201080046683 A CN201080046683 A CN 201080046683A CN 102577287 B CN102577287 B CN 102577287B
- Authority
- CN
- China
- Prior art keywords
- coupled
- resistor
- amplifier
- bipolar transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/26—Time-delay networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00045—Dc voltage control of a capacitor or of the coupling of a capacitor as a load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Networks Using Active Elements (AREA)
Abstract
对于差分信号传输,特别是高速应用中,携带差分信号互补部分的路径之间的对内偏斜可显著影响性能。传统去偏斜电路采用简单滤波器,即低通滤波器,为延迟元件来操作,从而解决偏斜;然而,这些滤波器可使差分信号失真,其也可不利影响性能。本发明提供了全通、可调延迟元件和去偏斜电路,从而允许补偿偏斜而不像传统电路那样降低差分信号的质量,且因此具有更好性能特征。
Description
技术领域
本发明一般涉及差分信号传输,且更具体地,涉及去偏斜差分信号。
背景技术
在许多应用中,差分信号是通过不同路径(即,缆线)传输的,其具有不同特征(即,长度)。信号路径中的这些差可形成差分信号互补部分之间的偏斜(已知的对内偏差),且可不利地影响性能(特别是高速应用中)。传统上,模拟去偏斜电路通常采用滤波器作为延迟元件(如,图1中低通滤波器100,其使用电阻器R1和电容器C2)。虽然这些滤波器延迟部分差分信号,但这些滤波器可具有显著的频率衰减,其不利地影响该部分差分信号的上升和下降时间,如图2所示。因此,需要具有更好性能特征的延迟元件和去偏斜电路。
某些其他传统电路是:美国专利No.7493509;美国专利No.4210882;美国专利No.7085337;美国专利申请公开No.2007/0164802;以及PCT公开No.WO2004/039023。
发明内容
因此本发明的优选实施例提供设备。该设备包括具有第一增益的第一放大器,其中所述第一放大器接收输入信号;具有第二增益的第二放大器,其中第二放大器接收输入信号;耦合到第二放大器的电阻器;耦合到第二放大器的可变电容器;以及具有第三增益的第三放大器,其中第三放大器耦合到电阻器、可变电容器、第二放大器、以及第一放大器,且其中第二增益、电阻器的电阻、和第三增益的积约等于第一增益的两倍,且其中输入信号通过设备的传播延迟与可变电容器的电容成比例。
根据本发明的优选方面,电阻器进一步包括第一电阻器,第一放大器进一步包括:在基极接收输入信号的第一双极晶体管;耦合到第一双极晶体管发射极的第二电阻器;耦合到第一双极晶体管的发射极的第一电流源;在其基极接收偏置电压并在其发射极耦合到第二电阻器的第二双极晶体管;以及耦合到第二双极晶体管发射极的第二电流源。
根据本发明优选实施例,第一和第二双极晶体管是NPN晶体管。
根据本发明优选实施例,第二和第三放大器进一步包括第三双极晶体管,其在基极接收输入信号;在发射极耦合到第三双极晶体管的第三电阻器,其中第二电阻器的电阻约为第三电阻器电阻的两倍;耦合到第三双极晶体管发射极的第三电流源;以及在基极接收偏置电压,并在发射极耦合到第三电阻器和可变电容器,且在集电极耦合到第一晶体管的集电极的第四双极晶体管。
根据本发明优选实施例,第三和第四晶体管是NPN晶体管。
根据本发明优选实施例,可变电容器是变容二极管。
根据本发明优选实施例,提供的设备包括偏斜检测器,其耦合到携带第一部分输入信号的第一路径和携带第二部分输入信号的第二路径,其中所述偏斜检测器测量第一和第二部分输入信号之间的偏斜;耦合到偏斜检测器的电荷泵;位于第一路径中的第一可调全通延迟元件;以及位于第二路径中的第二可调全通延迟元件,其中第一和第二可调延迟元件中的每个都包括:具有第一增益的第一放大器,其中第一放大器接收第一和第二部分输入信号的至少一个;具有第二增益的第二放大器,其中第二放大器接收第一和第二部分输入信号中至少一个;耦合到第二放大器的电阻器;耦合到第二放大器和电荷泵的可变电容器;以及具有第三增益的第三放大器,其中第三放大器耦合到电阻器、可变电容器、第二放大器、和第一放大器,其中第二第二增益、电阻器电容、以及第三增益的积约等于第一增益的两倍,且其中第一和第二部分的输入信号中至少一个通过设备的传播延迟与可变电容器的电容成比例。
根据本发明优选实施例,第一可调全通延迟元件进一步包括多个彼此串联的第一可调全通延迟元件,且其中第二可调全通延迟元件进一步包括多个彼此串联的第二可调全通延迟元件。
根据本发明优选实施例,设备进一步包括耦合每个第一和第二路径的缓冲器。
根据本发明优选实施例提供了设备。该设备包括偏斜检测器,其耦合到携带差分输入信号正部分的第一路径和携带差分输入信号负部分的第二路径,其中偏斜检测器测量差分输入信号的正部分和负部分之间的偏斜;耦合到偏斜检测器的电荷泵;多个位于第一路径中的第一可调全通延迟元件,其中所述多个第一可调全通延迟元件彼此串联;和多个位于第二路径内的第二可调全通延迟元件,其中所述多个第二可调全通延迟元件彼此串联,且其中每个第一和第二可调延迟元件包括:电压轨(voltage rail);耦合到电压轨并具有第一电阻的第一电阻器;耦合到电压轨并具有第一电阻的第二电阻器;和耦合到电压轨并具有第一电阻的第三电阻器;在集电极耦合到第一电阻器并在其基极至少接收差分输入信号的正部分和负部分之一的第一NPN晶体管;耦合到第一NPN晶体管发射极的第一电流源;具有第二电阻并耦合到第一NPN晶体管发射极的第四晶体管,其中第一电阻约为第二电阻的两倍;在基极耦合到第二电阻器,在发射极耦合到第四电阻器并在基极接收偏置电压的第二NPN晶体管;耦合到第二NPN晶体管的发射极的第二电流源;耦合在电荷泵和第二NPN晶体管的发射极之间的变容二极管;在集电极耦合到第二晶体管并在基极至少接收差分输入信号的正部分和负部分之一的NPN晶体管;耦合到第三NPN晶体管发射极的第三电流源;具有第一电阻并耦合到第三NPN晶体管发射极的第五电阻器;在集电极耦合到第三电阻器,在发射极耦合到第五电阻器,并在基极接收偏置电压的第四NPN晶体管;以及耦合到第四NPN晶体管的发射极的第四电流源。
根据本发明的优选实施例,该设备进一步包括耦合每个第一和第二路径的缓冲器。
上面的说明已经相当宽泛地概况了本发明的特征和技术优点,以便可更好地理解本发明下面的详细描述。本发明的额外特征和优点将在下面描述,其构成本发明要求的对象。本领域技术人员应该理解,公开的概念和具体实施例可易于用作修改或设计执行本发明相同目的的其他结构。本领域技术人员应认识到这类等效构造不偏离权利要求中给出的本发明的精神和范畴。
附图说明
为了更完整理解本发明,其中的优点,结合附图参考下面的说明,其中:
图1是用作传统去偏斜电路中延迟电路的滤波器的示例;
图2是具有频率衰减的传统去偏斜电路操作的曲线图;
图3是根据本发明优选实施例的去偏斜电路示例的方框图;
图4是来自图3中去偏斜电路的可调全通延迟元件示例的方框图;
图5是图4中可调全通延迟元件的电路图的示例;以及
图6是图3中去偏斜电路操作的曲线图。
具体实施方式
现在参考附图,为了清楚起见,其中示出的元件不必按比例,且其中相同或相似的元件由几个图中相同标识号表示。
参考图3,标识号300通常表示根据本发明优选实施例的去偏斜电路。电路300通常包括携带差分输入信号正部分INP的正信号路径302和携带差分输入信号负部分INM的负信号路径304。每个部分INP和INM都由传输介质306和308携带到电路300中,其每个都包括具有AC耦合电容器CL的缆线。每个传输介质306和308也在接收共模电压VCM的节点的电阻器RT终止(其通常具有约50Ω的电阻)从而消除信号反射。此外,每个路径302和304的输出被提供给缓冲器316。
一旦接收INP和INM部分,电路300就能够测量和补偿其间的偏斜。为了实现这一点,偏斜检测器314耦合到每个路径302和302以便测量偏斜。基于这些测量,偏斜检测器314可为电荷泵312提供滞后电压VLAG和引导电压VLEAD,其指示INM和INP部分的偏斜。电荷泵312可提供适当调节电压VADJ1和VADJ2给路径302和304的可调全通延迟元件310。优选电荷泵312提供调节电压VADJ1和VADJ2给具有“引导”信号的路径302和304,以便增加“引导”信号的延迟从而补偿偏斜。
下面参考图4,其示出可调全通延迟元件310的示例的方框图。元件310通常包括放大器318、320、和322(其通常为跨导放大器)、电阻器R2和R3、寄生电容器CP3(其在图3中示为电容器CP1和CP2)、以及可变电容器CVAR,其全部设置成使元件310具有单位增益或增益约为1。如这里看出,放大器318、320、和322(具有增益g1、g2、和g3)被分成两个路径。上路径是“快路径”(其包括放大器318),而下路径是“慢路径”(其包括放大器322和320、电阻器R3、以及可变电容器CVAR)。在该配置中,“慢路径”的整体增益(电阻器R3的电阻乘以放大器320和322的增益)是“快路径”增益(放大器318的增益)的两倍或加倍,其中“快路径”和“慢路径”的增益符号被忽视。优选,“快路径”的增益是-1,且“慢路径”的增益是2。此外,元件310的整体频率响应是:
其中表达式的第一和第二部分相应于低通频率响应和全通响应。显然,减小电阻器R2和寄生电容器CP3(R2·CP3)的积从而增加元件310的带宽并减小输入信号VIN的失真是理想的。
为了改变元件310的特征,以便获得传播延迟,调节可变电容器CVAR。通常,这是在可变电容器CVAR实施为变容二极管时通过施加调节电压(如电压VADJ1和VADJ2)实现的。当可变电容器CVAR的值改变时,频率大小和带宽(由等式(1)的表达式第一部分确定)保持相同,而元件310的组延迟D(ω)改变。组延迟D(ω)可表示为:
因此,元件310不降低信号的完整性并提供延迟。此外,可变电容器CVAR的值和经元件310的输入信号VIN的传播延迟之间有粗略比例性。
下面参考图5,其示出图3和4中元件310的电路图示例。这里,电阻器R2和R3、NPN晶体管Q3和Q4、电流源328和330、电阻器R6操作为图3中“快路径”,而电阻器R2、R4、和R3、NPN晶体管Q1和Q2、电流源324和326、以及可变电容器CVAR(其实施为变容二极管)操作为图3的“慢路径”。每个电阻器R2、R4、R5、和R6具有近似相同的电阻(约1kΩ),而电阻器R3的电阻约为每个电阻器R2、R4、R5、和R6的两倍(约500Ω),从而确保元件310具有总体定位增益。此外,可变电容器CVAR通常值可在约0fF和约200fF之间调节(例如),以便当电容器CVAR的值小(例如约0fF)时,延迟约为50ps,且当可变电容器CVAR的值大(例如约200fF)时,延迟的量级为几百皮秒。也可采用其他值的可变电容器CVAR和延迟长度。可替换地,也可使用采用PNP晶体管的配置。
下面参考图6,其示出元件310的操作。当输入信号VIN传播通过“快路径”时,晶体管Q3和Q4与电阻器R2、R5和R6(或放大器318)操作反转输入信号(例如施加的增益为-1),以便“快路径”的输出信号基本为负的。此外,当输入信号传播通过“慢路径”时,晶体管Q1到Q3,电阻器R2到R4,和可变电容器CVAR(或放大器320和322、电阻器R2和R3、以及可变电容器CVAR)施加正增益(例如,增益为2)到输入信号VIN,以便(当与“快路径”的输出结合时)补偿“快路径”的输出,并确保输出信号VOUT的幅值和上升时间基本与输入信号VIN相同。当“快路径”和“慢路径”的信号组合时的时间由可变电容器CVAR的值改变。如图6所示,当可变电容器CVAR的值小(例如量级为0fF),来自每个“快路径”和“慢路径”的输出几乎同时组合,然而当可变电容器CVAR的值大(例如200fF的量级),延迟的量级为几百皮秒。因此,元件310提供比传统拓扑结构具有更好性能特征的紧凑的全通延迟元件。
至此参考某些优选实施例描述了本发明,应该指出公开的实施例是示例性的而非限制性的,且上述公开考虑了宽范围的变化、修改、改变、和替换,在某些情形中,可采用本发明的某些特征,而不使用相应的其他特征。因此,宽泛并以与本发明保护范围一致的方式解读权利要求是适当的。
Claims (16)
1.一种处理信号的设备,其包括:
第一放大器,其具有第一增益,其中所述第一放大器接收输入信号;
第二放大器,其具有第二增益,其中所述第二放大器接收所述输入信号;
电阻器,其耦合到所述第二放大器;
可变电容器,其耦合到所述第二放大器;以及
第三放大器,其具有第三增益,其中所述第三放大器耦合到所述电阻器、所述可变电容器、所述第二放大器和所述第一放大器,且其中所述第二增益、所述电阻器的电阻以及所述第三增益的积近似等于所述第一增益的两倍,且其中所述输入信号通过所述设备的传播延迟与所述可变电容器的电容成比例。
2.根据权利要求1所述的设备,其中所述电阻器进一步包括第一电阻器,且所述第一放大器进一步包括:
第一双极晶体管,其在其基极接收所述输入信号;
第二电阻器,其耦合到所述第一双极晶体管的发射极;
第一电流源,其耦合到所述第一双极晶体管的发射极;
第二双极晶体管,其在其基极接收偏置电压并在其发射极耦合到所述第二电阻器;以及
第二电流源,其耦合到所述第二双极晶体管的发射极。
3.根据权利要求2所述的设备,其中所述第一双极晶体管和所述第二双极晶体管是NPN晶体管。
4.根据权利要求2所述的设备,其中所述第二放大器和所述第三放大器进一步包括:
第三双极晶体管,其在其基极接收所述输入信号;
第三电阻器,其耦合到所述第三双极晶体管的发射极,其中所述第二电阻器的电阻约为所述第三电阻器的电阻的两倍;
第三电流源,其耦合到所述第三双极晶体管的发射极;以及
第四双极晶体管,其在其基极接收偏置电压,其在其发射极耦合到所述第三电阻器和所述可变电容器,且其在其集电极耦合到所述第一双极晶体管的集电极。
5.根据权利要求4所述的设备,其中所述第三双极晶体管和所述第四双极晶体管是NPN晶体管。
6.根据权利要求4所述的设备,其中所述可变电容器是变容二极管。
7.一种处理信号的设备,其包括:
偏斜检测器,其耦合到携带输入信号第一部分的第一路径和携带输入信号第二部分的第二路径,其中所述偏斜检测器测量所述输入信号的所述第一部分和所述第二部分之间的偏斜;
电荷泵,其耦合到所述偏斜检测器;
第一可调全通延迟元件,其位于所述第一路径中;以及
第二可调全通延迟元件,其位于所述第二路径中,其中每个所述第一和第二可调全通延迟元件都包括:
第一放大器,其具有第一增益,其中所述第一放大器接收所述输入信号的所述第一部分和所述第二部分中的至少一个;
第二放大器,其具有第二增益,其中所述第二放大器接收所述输入信号的所述第一部分和所述第二部分中的至少一个;
电阻器,其耦合到所述第二放大器;
可变电容器,其耦合到所述第二放大器和所述电荷泵;以及
第三放大器,其具有第三增益,其中所述第三放大器耦合到所述电阻器、所述可变电容器、所述第二放大器以及所述第一放大器、且其中所述第二增益、所述电阻器的电阻和第三增益的积约等于所述第一增益的两倍,且其中通过所述设备的所述输入信号的所述第一部分和所述第二部分中至少一个的传播延迟与所述可变电容器的电容成比例。
8.根据权利要求7所述的设备,其中所述电阻器进一步包括第一电阻器,且所述第一放大器进一步包括:
第一双极晶体管,其在其基极接收所述输入信号的第一部分和第二部分中至少一个;
第二电阻器,其耦合到所述第一双极晶体管的发射极;
第一电流源,其耦合到所述第一双极晶体管的发射极;
第二双极晶体管,其在其基极接收偏置电压并在其发射极耦合到所述第二电阻器;以及
第二电流源,其耦合到所述第二双极晶体管的发射极。
9.根据权利要求8所述的设备,其中所述第一双极晶体管和所述第二双极晶体管是NPN晶体管。
10.根据权利要求8所述的设备,其中所述第二放大器和所述第三放大器进一步包括:
第三双极晶体管,其在其基极接收所述输入信号的所述第一部分和所述第二部分中至少一个;
第三电阻器,其耦合到所述第三双极晶体管的发射极,其中所述第二电阻器的电阻约为第三电阻器的电阻的两倍;
第三电流源,其耦合到所述第三双极晶体管的发射极;以及
第四双极晶体管,其在其基极接收所述偏置电压,并在其发射极耦合到所述第三电阻器和所述可变电容器,且在其集电极耦合到所述第一双极晶体管的集电极。
11.根据权利要求10所述的设备,其中所述第三双极晶体管和所述第四双极晶体管是NPN晶体管。
12.根据权利要求10所述的设备,其中所述可变电容器是变容二极管。
13.根据权利要求8所述的设备,其中所述第一可调全通延迟元件进一步包括多个彼此串联耦合的第一可调全通延迟元件,且其中所述第二可调全通延迟元件进一步包括多个彼此串联耦合的第二可调全通延迟元件。
14.根据权利要求8所述的设备,其中所述设备进一步包括耦合所述第一路径和所述第二路径中每个的缓冲器。
15.一种处理信号的设备,其包括:
偏斜检测器,其耦合到携带差分输入信号的正部分的第一路径和携带所述差分输入信号的负部分的第二路径,其中所述偏斜检测器测量所述差分输入信号的正部分和负部分之间的偏斜;
电荷泵,其耦合到所述偏斜检测器;
多个第一可调全通延迟元件,其位于所述第一路径中,其中所述多个第一可调全通延迟元件彼此串联耦合;以及
多个第二可调全通延迟元件,其位于所述第二路径中,其中所述多个第二可调全通延迟元件彼此串联耦合,且其中所述第一可调全通延迟元件和所述第二可调全通延迟元件的每个包括:
电压轨;
具有第一电阻的第一电阻器,其耦合到所述电压轨;
具有所述第一电阻的第二电阻器,其耦合到所述电压轨;
具有所述第一电阻的第三电阻器,其耦合到所述电压轨;
第一NPN晶体管,其在其集电极耦合到第一电阻器并在其基极接收所述差分输入信号的正部分和所述差分输入信号的负部分中至少一个;
第一电流源,其耦合到所述第一NPN晶体管的发射极;
具有第二电阻的第四电阻器,其耦合到所述第一NPN晶体管的发射极,其中所述第一电阻约为第二电阻的两倍;
第二NPN晶体管,其在其集电极耦合到第二电阻器,并在其发射极耦合到所述第四电阻器,且在其基极接收偏置电压;
第二电流源,其耦合到所述第二NPN晶体管的发射极;
变容二极管,其耦合在所述电荷泵和所述第二NPN晶体管的发射极之间;
第三NPN晶体管,其在其集电极耦合到所述第二电阻器并在其基极接收所述差分输入信号的正部分和所述差分输入信号的负部分中至少一个;
第三电流源,其耦合到所述第三NPN晶体管的发射极;
具有所述第一电阻的第五电阻器,其耦合到所述第三NPN晶体管的发射极;
第四NPN晶体管,其在其集电极耦合到所述第三电阻器;并在其发射极耦合到所述第五电阻器,且在其基极接收偏置电压;以及
第四电流源,其耦合到所述第四NPN晶体管的发射极。
16.根据权利要求15所述的设备,其中所述设备进一步包括耦合所述第一路径和所述第二路径中每个的缓冲器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/578,895 US7893746B1 (en) | 2009-10-14 | 2009-10-14 | High speed intra-pair de-skew circuit |
US12/578,895 | 2009-10-14 | ||
PCT/US2010/052680 WO2011047159A1 (en) | 2009-10-14 | 2010-10-14 | High speed intra-pair de-skew circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102577287A CN102577287A (zh) | 2012-07-11 |
CN102577287B true CN102577287B (zh) | 2014-12-03 |
Family
ID=43597112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080046683.4A Active CN102577287B (zh) | 2009-10-14 | 2010-10-14 | 高速对内去偏斜电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7893746B1 (zh) |
CN (1) | CN102577287B (zh) |
WO (1) | WO2011047159A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101156032B1 (ko) * | 2009-12-29 | 2012-06-18 | 에스케이하이닉스 주식회사 | 반도체 집적회로의 인터페이스 장치 및 그 인터페이스 방법 |
US8798127B2 (en) * | 2012-11-15 | 2014-08-05 | Altera Corporation | Apparatus and methods for adaptive receiver delay equalization |
US9264263B2 (en) * | 2014-04-21 | 2016-02-16 | Qualcomm Incorporated | Serdes voltage-mode driver with skew correction |
US10145822B2 (en) * | 2014-07-29 | 2018-12-04 | Tektronix, Inc. | Tri-mode probe with automatic skew adjustment |
CN113764024B (zh) * | 2020-06-02 | 2023-07-07 | 长鑫存储技术有限公司 | 差分信号偏移校准电路及半导体存储器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1274991A (zh) * | 1999-05-25 | 2000-11-29 | 国际商业机器公司 | 具有增益控制的射频放大器 |
CN1523752A (zh) * | 2003-02-18 | 2004-08-25 | 美国凹凸微系有限公司 | 多级放大器的级间耦合 |
CN1820323A (zh) * | 2003-05-09 | 2006-08-16 | 微米技术有限公司 | 用于可变电阻存储器感测的偏斜感测放大器 |
CN1848671A (zh) * | 2005-04-15 | 2006-10-18 | 圣微电子股份有限公司 | 可变增益差分放大器 |
CN101150547A (zh) * | 2005-09-13 | 2008-03-26 | 华为技术有限公司 | 消除差分传输时延差的实现方法及装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7709663A (nl) | 1977-09-02 | 1979-03-06 | Philips Nv | Vertragingsnetwerk met een keten van all-pass secties. |
US5696951A (en) * | 1996-01-03 | 1997-12-09 | Credence Systems Corporation | Signal deskewing system for synchronous logic circuit |
US7065162B1 (en) * | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
KR100938958B1 (ko) * | 2001-05-24 | 2010-01-26 | 에트링크스 유에스에이, 인크. | 협대역 카오스 주파수 시프트 키잉 |
US7236518B2 (en) | 2002-10-24 | 2007-06-26 | Intel Corporation | Deskewing differential repeater |
US7085337B2 (en) | 2003-09-30 | 2006-08-01 | Keyeye Communications | Adaptive per-pair skew compensation method for extended reach differential transmission |
JP2005203945A (ja) * | 2004-01-14 | 2005-07-28 | Mitsubishi Electric Corp | ディジタル信号のバッファ回路 |
US7493509B2 (en) | 2004-12-10 | 2009-02-17 | Ati Technologies Ulc | Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems |
US7937605B2 (en) | 2006-01-19 | 2011-05-03 | Redmere Technology Ltd. | Method of deskewing a differential signal and a system and circuit therefor |
US7536579B2 (en) * | 2006-08-03 | 2009-05-19 | Avalon Microelectronics, Inc. | Skew-correcting apparatus using iterative approach |
-
2009
- 2009-10-14 US US12/578,895 patent/US7893746B1/en active Active
-
2010
- 2010-10-14 CN CN201080046683.4A patent/CN102577287B/zh active Active
- 2010-10-14 WO PCT/US2010/052680 patent/WO2011047159A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1274991A (zh) * | 1999-05-25 | 2000-11-29 | 国际商业机器公司 | 具有增益控制的射频放大器 |
CN1523752A (zh) * | 2003-02-18 | 2004-08-25 | 美国凹凸微系有限公司 | 多级放大器的级间耦合 |
CN1820323A (zh) * | 2003-05-09 | 2006-08-16 | 微米技术有限公司 | 用于可变电阻存储器感测的偏斜感测放大器 |
CN1848671A (zh) * | 2005-04-15 | 2006-10-18 | 圣微电子股份有限公司 | 可变增益差分放大器 |
CN101150547A (zh) * | 2005-09-13 | 2008-03-26 | 华为技术有限公司 | 消除差分传输时延差的实现方法及装置 |
Non-Patent Citations (2)
Title |
---|
《通讯用400MHz~950MHz锁相环设计及数学建模》;杨展;《中国优秀硕士学位论文全文数据库信息科技辑》;20090415(第4期);全文 * |
杨展.《通讯用400MHz~950MHz锁相环设计及数学建模》.《中国优秀硕士学位论文全文数据库信息科技辑》.2009,(第4期), * |
Also Published As
Publication number | Publication date |
---|---|
US7893746B1 (en) | 2011-02-22 |
CN102577287A (zh) | 2012-07-11 |
WO2011047159A1 (en) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102577287B (zh) | 高速对内去偏斜电路 | |
CN1715933B (zh) | 用于测量探头的宽带宽衰减器输入电路 | |
EP0288303A2 (en) | Improved differential single-ended converter | |
EP0295221A2 (en) | CMOS power operational amplifier | |
AU2007202687B2 (en) | Ultra-wide band differential input/output, high frequency active splitter in an integrated circuit | |
US6313704B1 (en) | Multi-stage signal amplifying circuit | |
US9525402B1 (en) | Voltage mode transmitter | |
Prokopenko et al. | The method of speeding of the operational amplifiers based on the folded cascode | |
EP1116324A1 (en) | Differential amplifier with gain linearization through transconductance compensation | |
US20090058522A1 (en) | Differential amplifier | |
US9825602B2 (en) | Amplifier | |
AU2007202692B2 (en) | Ultra-wide band differential input/output, high frequency amplifier in an integrated circuit | |
CN104821795A (zh) | 放大电路 | |
JP2010220195A (ja) | カレントコンベアベースの計器増幅器 | |
JP5759644B1 (ja) | 差動増幅回路 | |
KR100321660B1 (ko) | 가변레벨시프터및멀티플라이어 | |
CN1154183A (zh) | 偏移补偿线性rf检测器 | |
CN103595361A (zh) | 放大器 | |
US6963244B1 (en) | Common mode linearized input stage and amplifier topology | |
CN109075754B (zh) | 单端仪表折叠式栅-阴放大器 | |
US8269557B2 (en) | Electronic amplifier | |
EP0329793A1 (en) | High-speed electronic circuit having a cascode configuration | |
Knochenhauer et al. | Fully integrated auto-zero feedback with lower cutoff frequency below 50 kHz in a 40 GBit/s transimpedance amplifier | |
KR19990006954A (ko) | 차동 증폭기 단을 포함하는 회로배열 | |
Wu et al. | Design of amplifiers with high gain accuracy and high linearity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |