CN102569547A - 垂直发光二极管晶粒及其制造方法 - Google Patents

垂直发光二极管晶粒及其制造方法 Download PDF

Info

Publication number
CN102569547A
CN102569547A CN2011100724527A CN201110072452A CN102569547A CN 102569547 A CN102569547 A CN 102569547A CN 2011100724527 A CN2011100724527 A CN 2011100724527A CN 201110072452 A CN201110072452 A CN 201110072452A CN 102569547 A CN102569547 A CN 102569547A
Authority
CN
China
Prior art keywords
metal
type semiconductor
crystal grain
semiconductor layer
vertical led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100724527A
Other languages
English (en)
Inventor
朱俊宜
朱振甫
郑兆祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XUMING PHOTOELECTRICITY Inc
Original Assignee
XUMING PHOTOELECTRICITY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XUMING PHOTOELECTRICITY Inc filed Critical XUMING PHOTOELECTRICITY Inc
Publication of CN102569547A publication Critical patent/CN102569547A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种垂直发光二极管(VLED，vertical light emitting diode)晶粒，包括：一第一金属，具有一第一表面以及一相对的第二表面；一第二金属，位于该第一金属的第二表面上；一p-型半导体层，位于该第一金属的第一表面上；一多重量子阱(MQW，multiplequantum well)层，位于该p-型半导体层上并用以发光；以及一n-型半导体层，位于该多重量子阱(MQW)层上。

Description

垂直发光二极管晶粒及其制造方法
技术领域
本发明揭露内容是关于光电元件，尤其是关于一种垂直发光二极管(VLED，verticallight emitting diode)晶粒(die)及其制造方法。
背景技术
例如发光二极管(LED)的光电系统可包括一或多个安装于衬底的发光二极管(LED)晶粒。一种发光二极管(LED)晶粒，称为垂直发光二极管(VLED)晶粒，其包括由例如GaN的化合物半导体材料所制造的多层半导体衬底。此半导体衬底可包括：p-型限制层，具有p-型掺杂物；n-型限制层，具有n-型掺杂物；以及多重量子阱(MQW，multiple quantum well)层，位于这些限制层之间并用以发光。
发明内容
本发明揭露内容是针对垂直发光二极管(VLED)晶粒以及此垂直发光二极管(VLED)晶粒的制造方法。此垂直发光二极管(VLED)晶粒可用以构成具有改善的热与电特性的发光二极管(LED)。
一种垂直发光二极管(VLED)晶粒，包括：第一金属，具有第一表面以及相对的第二表面；第二金属，位于第一金属的第二表面上；以及外延堆叠体，位于第一金属上。第一金属与第二金属可形成用以保护外延堆叠体的阶状结构。此外延堆叠体包括：第一型半导体层，位于第一金属的第一表面上；多重量子阱(MQW)层，位于第一型半导体层上并用以发光；以及第二型半导体层，位于多重量子阱(MQW)层上。在一例示实施例中，第一型半导体层包括例如p-GaN的p-型层，而第二型半导体层包括例如n-GaN的n-型层。
一种垂直发光二极管(VLED)晶粒的制造方法，包括下列步骤：设置载体衬底；将外延堆叠体形成在载体衬底上；以交叉图案且穿过外延堆叠体以及载体衬底而形成多个第一沟渠，以在载体衬底上界定多个晶粒；将反射体层形成在外延堆叠体上；将晶种层形成在反射体层上以及第一沟渠中；将第一金属形成在晶种层上，第一金属具有第一面积；将第二金属形成在第一金属上，第二金属具有小于第一面积的第二面积；移除载体衬底；形成穿过外延堆叠体而到达晶种层的多个第二沟渠；以及将晶粒分成多个分离的垂直发光二极管(VLED)晶粒。
利用本发明提供的技术方案，可用以构成具有改善的热与电特性的发光二极管。
附图说明
示范实施例显示于附图的参考图中。此意指将在此所揭露的实施例与图视为示例而非限制。
图1A是垂直发光二极管(VLED)晶粒的概略横剖面图；
图1B是垂直发光二极管(VLED)晶粒的概略平面图；
图1C是垂直发光二极管(VLED)晶粒的概略底视图；
图2是结合垂直发光二极管(VLED)晶粒的发光二极管系统的概略横剖面图；及
图3A-图3K是说明垂直发光二极管(VLED)晶粒的制造方法的步骤的概略横剖面图。
附图标号
10垂直发光二极管晶粒
12第一金属
14第二金属
16p-型半导体层
18多重量子阱层
20n-型半导体层
22晶种层
24反射体层
26第一表面
28第二表面
30外延堆叠体
32倾斜侧壁
34发光二极管
36衬底
38配线接合线
40钝化层
42n-电极
44p-电极
46凹穴
48背侧
50载体衬底
52外延堆叠体
52A外延结构
54n-型层
56量子阱层
58p-型层
60晶粒
62沟渠
66反射体层
72晶种层
74第一金属层
76第二金属层
78硬遮罩
80沟渠
具体实施方式
参考图1A-图1C，垂直发光二极管(VLED)晶粒10(图1A)包括：第一金属12；第二金属14；p-型半导体层16，位于第一金属12上；多重量子阱(MQW)层18，位于p-型半导体层16上；以及n-型半导体层20，位于多重量子阱(MQW)层18上。垂直发光二极管(VLED)晶粒10亦包括：晶种层22(图1A)，位于第一金属12上；以及反射体层24(图1A)，位于晶种层22上。
用于p-型半导体层16的较佳材料包括p-GaN。用于此p-型层的其他合适材料包括AlGaN、InGaN以及AlInGaN。用于n-型半导体层20的较佳材料包括n-GaN。用于此n-型层的其他合适材料包括AlGaN、InGaN以及AlInGaN。多重量子阱(MQW)层18可包括夹设在具有较宽能隙的两层半导体材料(例如AlAs)间的半导体材料，例如GaAs。
第一金属12(图1A)包括第一表面26(图1A)以及相对的第二表面28(图1A)。反射体层24(图1A)是形成在第一表面26(图1A)上，而第二金属14(图1A)形成在第二表面28(图1A)上。如图1B所示，第一金属12(图1A)具有约略呈正方形的周边轮廓，其具有四个等边。或者，第一金属12(图1A)可具有任何合适的多边形周边轮廓(例如矩形、三角形)，或圆形轮廓。此外，第一金属12(图1A)具有厚度(d1)(图1A)，并且在其每一边具有宽度(W1)(图1B)。第一金属12的厚度(d1)的代表范围可从1μm到500μm。第一金属12的宽度(W1)的代表范围可从1μm到10000μm。在具有圆形轮廓的情况下，宽度(W1)可等同于此圆的直径(D)。第一金属12(图1A)的面积的代表值可从1μm2到108μm2。
第一金属12(图1A)可包括单一金属层或两层以上金属层的堆叠体，其是使用合适的沉积工艺所形成。此外，可选择用于第一金属12的材料，以提供高导电性与高导热性。用于第一金属12的合适材料包括Cu、Ni、Ag、Au、Co、Cu-Co、Ni-Co、Cu-Mo、Ni/Cu、Ni/Cu-Mo以及这些金属的合金。用于形成第一金属12的合适沉积工艺包括电沉积、无电沉积、化学汽相沉积(CVD，chemical vapor deposition)、等离子增强化学汽相沉积(PECVD，plasma enhanced chemical vapor deposition)、物理汽相沉积(PVD，physical vapor deposition)、蒸发(evaporation)、以及等离子喷涂(plasma spray)。
第二金属14(图1A)具有约略呈正方形的周边轮廓，其具有对称地对准第一金属12的中心的四个等边。或者，第二金属14(图1A)可具有任何合适的周边轮廓(例如矩形、三角形)，并且可偏移第一金属。例如另一替代方式，第二金属14(图1A)以及第一金属12(图1A)可具有圆形周边轮廓，并且可同心对正。此外，第二金属14(图1A)具有厚度(d2)(图1A)，并且在其每一边具有宽度(W2)(图1C)。厚度(d2)的代表范围可从1μm到500μm；宽度(W2)的代表范围可从0.5μm到9999μm。第二金属14(图1A)的最大宽度(W2)与面积取决于几何形状，但其小于第一金属12(图1A)的最大宽度(W1)与面积。换言之，第一金属12(图1A)的最大宽度(W1)与面积大于第二金属14(图1A)的最大宽度(W2)与面积。就其本身而言，第一金属12(图1A)与第二金属14(图1A)可形成阶状的保护结构。在以下请求项中，将第一金属12的面积称为“第一面积”，并且将第二金属14的面积称为“第二面积”。
第二金属14(图1A)可包括单一金属层或两层以上金属层的堆叠体，其是使用合适的沉积工艺所形成。此外，可选择用于第二金属14的材料，以提供高导电性与高导热性。用于第二金属14的合适材料包括Cu、Ni、Ag、Au、Co、Cu-Co、Ni-Co、Cu-Mo、Ni/Cu、Ni/Cu-Mo以及这些金属的合金。用于第二金属14的合适沉积工艺包括电沉积、无电沉积、化学汽相沉积(CVD)、等离子增强化学汽相沉积(PECVD)、物理汽相沉积(PVD)、蒸发、以及等离子喷涂。
晶种层22(图1A)可包括披覆(blanket)沉积金属层，其是使用合适的沉积工艺所形成，例如电沉积或无电沉积。如同更进一步解释者，晶种层22可用以促进使用合适沉积工艺(例如电镀或无电电镀)的第一金属12与第二金属14的形成。此外，晶种层22可包括单一金属层或金属堆叠体。用于晶种层22的合适材料包括Ta/Cu、Ta/TaN/Cu/TaN/Cu、Ti/TaN/Cu/Ta/TiN/Cu、Ti/Cu、Ti/Tn/Cu/TiN/Cu、Cr/Au、Cr/Au/Ni/Au、Cr/Au/Ti/Ni/Au、Ti/Au以及Ti/Ni/Au。反射体层24亦可包括单一金属层或金属堆叠体。用于反射体层24的合适材料包括Ag/Ti/Au、Ag/TiN/Cu、Ag/Ta/Au、Ag/W/Au、Ag/TaN/Cu、Ag/Ni/Au、Al/Ta/Au、Al/TaN/Cu、Ni/Ag、Ni/Al以及Ni/Ag/Ni/Au。
p-型半导体层16(图1A)、多重量子阱(MQW)层18(图1A)以及n-型半导体层20(图1A)可在晶种层22上形成具有厚度(d)的外延堆叠体30(图1A)。在外延堆叠体30中，p-型半导体层16(图1A)以及n-型半导体层20(图1A)作为限制层，而多重量子阱(MQW)层18(图1A)作为发光层。
可使用合适的沉积工艺，例如汽相外延(VPE，vapor phase epitaxy)、分子束外延(MBE，molecular beam epitaxy)或液相外延(LPE，liquid phase epitaxy)，将外延堆叠体30(图1A)形成在反射体层24上。外延堆叠体30的厚度(d)的代表范围可从1μm到50μm。此外，外延堆叠体30(图1A)具有四个倾斜侧壁32(图1A)，此倾斜侧壁与晶种层22(图1A)的表面呈一角度(A)，其中晶种层22(图1A)的表面是平行于第一金属12(图1A)的第一表面26(图1A)。角度(A)大于90度，而角度(A)的代表范围是从100度到145度。此外，外延堆叠体30(图1A)在形状上约略呈锥形，并具有平坦顶部(而非如真实角锥体般尖锐)。又，反射体层24的面积与最大宽度可小于p-型半导体层16的面积与最大宽度。
外延堆叠体30(图1A)具有：四边形基座部分，由具有宽度(W3)的p-型半导体层16所形成；以及四边形顶端部分，由具有宽度(W4)的n-型半导体层20所形成。n-型半导体层20的最大宽度(W4)小于p-型半导体层16的最大宽度(W3)。此外，由n-型层的上表面所形成的外延堆叠体30(图1A)的顶端部分的面积，小于由p-型半导体层16(图1A)的下表面所形成的外延堆叠体30(图1A)的基座部分的面积。换言之，外延堆叠体30(图1A)的横剖面积会从基座部分到顶端部分逐渐减少。外延堆叠体30(图1A)在形状上可约略呈圆锥形而非呈锥形，并具有圆形基座以及平坦、圆形的顶端部分。例如另一替代方式，外延堆叠体30(图1A)可具有呈细长矩形的基座部分、以及细长的锥形形状。
参考图2，发光二极管(LED)34包括：衬底36；垂直发光二极管(VLED)晶粒10，安装于衬底36；以及电绝缘、透光钝化层40，包覆垂直发光二极管(VLED)晶粒10。为例示的目的，在图2中，显示发光二极管(LED)34仅具有一个安装于衬底36的垂直发光二极管(VLED)晶粒10。然而，在实际实施时，发光二极管(LED)34可包括多个安装于衬底36并排列成期望阵列的垂直发光二极管(VLED)晶粒10，以形成例如LED显示器的光电装置。衬底36可包括半导体材料，例如硅(Si)，或者包括另一材料，例如GaAs、SiC、AlN、Al2O3、或蓝宝石。衬底36包括凹穴46以及背侧48，其中是将垂直发光二极管(VLED)晶粒10安装于此凹穴中。导电性晶粒附接层(未图示)可用以将垂直发光二极管(VLED)晶粒10附接于衬底36。
如图2所示，配线接合线38使n-型半导体层20电性连接至位在衬底36上的n-电极42。此外，第一金属12与第二金属14使p-型半导体层16电性连接至位在衬底36上的p-电极44，第一金属12与第二金属14亦提供从垂直发光二极管(VLED)晶粒10到衬底36的热传递路径。通过第一金属12与第二金属14所提供的阶状结构来增强此热传递路径。此外，较大的第一金属12可提供一保护结构或“悬伸部”，其可防止例如Ag浆或焊料的晶粒附接材料溢流并接触外延堆叠体30。
参考图3A-图3K，说明垂直发光二极管(VLED)晶粒10的制造方法的步骤。最初，如图3A所示，设置一载体衬底50。载体衬底50可为呈现由合适的材料所构成的晶圆的形式，合适的材料是例如蓝宝石、碳化硅(SiC)、硅、锗、氧化锌(ZnO)、或砷化镓(GaAs)。在以下范例中，载体衬底50包括蓝宝石。
又如图3A所示，使用合适的沉积工艺，例如汽相外延(VPE)、分子束外延(MBE)或液相外延(LPE)，将多层外延结构52A形成在载体衬底50上。多层外延结构52A包括n-型层54、一或多层量子阱层56、以及p-型层58。在此例示实施例中，n-型层54包括n-GaN，而p-型层58包括p-GaN。n-型层54与p-型层58可包括非GaN的各种其他化合物半导体材料，例如AlGaN、InGaN、以及AlInGaN。量子阱层56可由夹设在具有较宽能隙的两层材料(例如AlAs)间的合适材料所形成，例如GaAs层。
接着如图3B所示，可使用合适的工艺来形成穿过外延结构52A(图3A)的沟渠62，此沟渠可如图所示以衬底50为终点，或者可延伸一短距离到衬底50内。在习知半导体制造程序中，沟渠62可以类似于晶粒间的街道的交叉图案加以形成，如此可形成多个已界定的晶粒60以及分离的外延堆叠体52。用于形成沟渠62的合适工艺包括通过硬遮罩的干式刻蚀。其他合适的工艺包括激光切割、锯切割(saw cutting)、钻石切割、湿式刻蚀、以及冲水法(water jetting)。在进行沟渠形成工艺之后，可在液体或溶剂中清洗晶粒60，以移除刻蚀遮罩或其他保护涂层。沟渠62的宽度(w)可具有从约0.1μm到约300μm的范围。
又如图3B所示，可使用合适的工艺，将反射体层66形成在p-型层58上，此反射体层可在垂直发光二极管(VLED)晶粒10中作为用于光子(photons)的反射体或镜面体。举例而言，反射体层66可包括多重层，例如Ni/Ag/Ni/Au、Ag/Ni/Au、Ti/Ag/Ni/Au、Ag/Pt或Ag/Pd或Ag/Cr，其是通过沉积含有Ag、Au、Cr、Pt、Pd、Ti、Ni、或Al的合金而形成。反射体层66(镜面体)的厚度可小于约1.0μm。反射体层66的高温回火或合金化可用以改善反射体层66对p-型层58的接触电阻以及附着性。举例来说，可在惰性环境(例如含有微量氧(或不含氧)、氢的大气，或不含氧与氢两者的大气)下，以至少150℃的温度来执行此回火或合金化工艺。
接着，如图3C所示，使用电镀或无电电镀工艺，将晶种层72形成在反射体层66上以及沟渠62的侧壁上。晶种层72可包括单一层或堆叠体，例如Ta/Cu、Ta/TaN/Cu、TaN/Cu、Ti/TaN/Cu、Ta/TiN/Cu、Ti/Cu、Ti/Tn/Cu、TiN/Cu、Cr/Au、Cr/Au/Ni/Au、Cr/Au/Ti/Ni/Au、Ti/Au、Ti/Ni/Au、Ni/Au或Ni/Cu。反射体层66亦可形成如披覆层，其亦可作为晶种层。在此种情况下，反射体层66可包括单一层或堆叠层，例如Ag/Ti/Au、Ag/TiN/Cu、Ag/Ta/Au、Ag/W/Au、Ag/TaN/Cu、Al/Ta/Au、Al/TaN/Cu、Ni/Ag、Ni/Al或Ni/Ag/Ni/Au。
接着，如图3D与3E所示，将第一金属层74沉积在晶种层72上而使其达到厚度d1，以及将第二金属层76沉积在第一金属层74上而使其达到厚度d2。对垂直发光二极管(VLED)晶粒10(图1A)而言，第一金属层74可形成第一金属12(图1A)，而第二金属层76可形成第二金属14(图1A)。可使用合适的沉积工艺，例如电沉积工艺或无电沉积工艺，将第一金属层74形成达到期望的厚度d1。第一金属层74的厚度d1的代表范围可从1μm到500μm。同样地，可使用合适的沉积工艺，例如电沉积工艺或无电沉积工艺，将第二金属层76形成达到期望的厚度d2。第二金属层76的厚度d2的代表范围可从1μm到500μm。第一金属层74与第二金属层76可包括单一层金属，例如Cu、Ni、Ag、Au或Co；金属合金，例如Cu-Co或Cu-Mo；或金属堆叠体，例如Ni/Cu或Ni/Cu-Mo。用于第一金属层74与第二金属层76的其他合适沉积工艺包括：化学汽相沉积(CVD)、等离子增强化学汽相沉积(PECVD)、物理汽相沉积(PVD)、蒸发、以及等离子喷涂。
又如图3E所示，可使用合适的工艺，例如刻蚀最初沉积层(例如消去工艺)或通过遮罩的图案化沉积(例如添加工艺)，将第二金属层76图案化，以界定第二金属14的形状。将第二金属层76图案化，以使第二金属14(图1A)的面积与宽度W2(图1C)小于第一金属12(图1A)的面积与宽度W1(图1C)。此外，为了氧化与腐蚀防护，可将例如Cr/Au、Ni或Ni/Au的一或多层额外金属层(未图示)形成在第二金属层76上以及第一金属层74的曝露表面上。
接着，如图3F所示，可使用合适的工艺，例如脉冲激光照射工艺、刻蚀、或化学机械平坦化(CMP，chemical mechanical planarization)，从n-型层54移除载体衬底50。
接着，如图3G所示，可将硬遮罩78形成在已移除载体衬底50的n-型层54的表面上。硬遮罩78可包括成长或沉积的材料，例如SiO2或Si3N4。或者，硬遮罩78可包括有机高分子材料，例如环氧树脂、聚酰亚胺、热塑性塑料或溶-凝胶。亦可使用感光有机材料，例如SU-8、NR-7、AZ5214E。例如另一替代方式，硬遮罩78可包括无机材料，例如SiO2、ZnO、Ta2O5、TiO2、HfO、或MgO。
接着，如图3H所示，可使用硬遮罩78，刻蚀出穿过外延堆叠体52而到达晶种层72的沟渠80。刻蚀可包括干式刻蚀(ICP RIE)、湿式化学刻蚀或光增强化学刻蚀。又如图3H所示，靠近n-型层54的表面的区域中的沟渠80的尺寸可大于靠近p-型层58的表面的区域中者。换言之，沟渠80的尺寸会随着深度的增加而减少。沟渠80的斜度加上90度即可形成已完成的垂直发光二极管(VLED)晶粒10(图1A)中的外延堆叠体30(图1A)的角度A。
接着，如图3I所示，可使用合适的溶剂或使用合适的湿式或干式刻蚀工艺来移除硬遮罩78。
接着，如图3J所示，可执行分离(或切割)工艺，以将晶粒60分成分离的垂直发光二极管(VLED)晶粒10(图1A)。可使用合适的工艺来执行此分离工艺，例如激光切割、切锯、断开(breaking)、空气切割或冲水法。此外，可使用合适的工艺，例如使用冲水法溶液的电镀，将一或多层抗氧化层(未图示)涂布至所选择的表面，例如边缘。
如图3K所示，每一垂直发光二极管(VLED)晶粒10包括：第一金属12，由一部分的第一金属层74(图3J)所形成；第二金属14，由一部分的第二金属层76(图3J)所形成；p-型半导体层16，由一部分的p-型层58(图3J)所形成；多重量子阱(MQW)层18，由一部分的多重量子阱(MQW)层56(图3J)所形成；以及n-型半导体层20，由一部分的n-型层54(图3J)所形成。每一垂直发光二极管(VLED)晶粒10亦包括：晶种层22，由一部分的晶种层72(图3J)所形成；以及反射体层24，由一部分的反射体层66(图3J)所形成。
于是，本发明揭露内容是描述一种改善垂直发光二极管(VLED)晶粒及其制造方法。虽然以上已说明若干示范实施样态与实施例，但本领域的技术人员可认知其某些修改、置换、添加以及次组合。因此，此意指将所随附的权利要求以及之后所引用的权利要求解释为包括所有此种落入其真实精神与范围内的修改、置换、添加以及次组合。

Claims (20)

1.一种垂直发光二极管晶粒，其特征在于，所述的垂直发光二极管晶粒包括：
一第一金属，具有一第一表面、一相对的第二表面以及一第一面积；
一第二金属，位于所述第一金属的第二表面上，并具有一第二面积，其中所述第一金属的第一面积大于所述第二金属的第二面积而形成一阶状结构；
一外延堆叠体，位于所述第一金属上，所述外延堆叠体包括：
一第一型半导体层，位于所述第一金属的第一表面上；
一多重量子阱层，位于所述第一型半导体层上并用以发光；及
一第二型半导体层，位于所述多重量子阱层上。
2.如权利要求1所述的垂直发光二极管晶粒，其特征在于，所述第一型半导体层包括一p-型半导体层，而所述第二型半导体层包括一n-型半导体层。
3.如权利要求1所述的垂直发光二极管晶粒，其特征在于，所述垂直发光二极管晶粒更包括一反射体层，所述反射体层位于所述第一金属的第一表面上。
4.如权利要求1所述的垂直发光二极管晶粒，其特征在于，所述外延堆叠体在形状上约略呈锥形，其中所述第一型半导体层形成一基座部分，而所述第二型半导体层形成一顶端部分。
5.如权利要求1所述的垂直发光二极管晶粒，其特征在于，所述第一金属包括一选自于由Cu、Ni、Ag、Au、Co、Cu-Co、Ni-Co、Cu-Mo、Ni/Cu、Ni/Cu-Mo以及所述这些金属的合金所组成的群组的材料。
6.如权利要求1所述的垂直发光二极管晶粒，其特征在于，所述第二金属包括一选自于由Cu、Ni、Ag、Au、Co、Cu-Co、Ni-Co、Cu-Mo、Ni/Cu、Ni/Cu-Mo以及所述这些金属的合金所组成的群组的材料。
7.如权利要求1所述的垂直发光二极管晶粒，其特征在于，所述第一型半导体层包括一p-型半导体层，所述p-型半导体层包括一选自于由GaN、AlGaN、InGaN以及AlInGaN所组成的群组的材料。
8.如权利要求1所述的垂直发光二极管晶粒，其特征在于，所述第二型半导体层包括一n-型半导体层，所述n-型半导体层包括一选自于由GaN、AlGaN、InGaN以及AlInGaN所组成的群组的材料。
9.如权利要求1所述的垂直发光二极管晶粒，其特征在于，所述第一型半导体层包括p-GaN，而所述第二型半导体层包括n-GaN。
10.一种垂直发光二极管晶粒，其特征在于，所述垂直发光二极管晶粒包括：
一第一金属，具有一第一表面、一相对的第二表面以及一第一面积；
一第二金属，位于所述第一金属的第二表面上，并具有一第二面积，其中所述第一金属的第一面积大于所述第二金属的第二面积；
一外延堆叠体，位于所述第一金属的第一表面上，所述外延堆叠体包括：
一p-型半导体层，位于所述第一金属的第一表面上；
一多重量子阱层，位于所述p-型半导体层上并用以发光；及
一n-型半导体层，位于所述多重量子阱层上，
所述第一金属与所述第二金属形成用以保护所述外延堆叠体的一阶状保护结构，
所述外延堆叠体具有倾斜侧壁，其中所述侧壁与所述第一金属之间的角度大于90°。
11.如权利要求10所述的垂直发光二极管晶粒，其特征在于，所述垂直发光二极管晶粒更包括一反射体层，所述反射体层位于所述第一金属的第一表面上。
12.如权利要求10所述的垂直发光二极管晶粒，其特征在于，所述外延堆叠体在形状上约略呈锥形，其中所述p-型半导体层形成一基座部分，而所述n-型半导体层形成一顶端部分。
13.如权利要求10所述的垂直发光二极管晶粒，其特征在于，所述第一金属与所述第二金属包括一选自于由Cu、Ni、Ag、Au、Co、Cu-Co、Ni-Co、Cu-Mo、Ni/Cu、Ni/Cu-Mo以及所述这些金属的合金所组成的群组的材料。
14.如权利要求10所述的垂直发光二极管晶粒，其特征在于，所述p-型半导体层与所述n-型半导体层包括一选自于由GaN、AlGaN、InGaN以及AlInGaN所组成的群组的材料。
15.如权利要求10所述的垂直发光二极管晶粒，其特征在于，所述n-型半导体层的面积与最大宽度小于所述p-型半导体层的面积与最大宽度。
16.一种垂直发光二极管晶粒的制造方法，其特征在于，所述垂直发光二极管晶粒的制造方法包括下列步骤：
设置一载体衬底；
将一外延堆叠体形成在所述载体衬底上；
以交叉图案且穿过所述外延堆叠体以及所述载体衬底而形成多个第一沟渠，以在所述载体衬底上界定多个晶粒；
将一反射体层形成在所述外延堆叠体上；
将一晶种层形成在所述反射体层上以及所述第一沟渠中；
将一第一金属形成在所述晶种层上，所述第一金属具有一第一面积；
将一第二金属形成在所述第一金属上，所述第二金属具有小于所述第一面积的一第二面积；
移除所述载体衬底；
形成穿过所述外延堆叠体而到达所述晶种层的多个第二沟渠；及
将所述晶粒分成多个分离的垂直发光二极管晶粒。
17.如权利要求16所述的垂直发光二极管晶粒的制造方法，其特征在于，每一外延堆叠体包括：一p-型半导体层，位于所述第一金属的第一表面上；一多重量子阱层，位于所述p-型半导体层上并用以发光；以及一n-型半导体层，位于所述多重量子阱层上。
18.如权利要求16所述的垂直发光二极管晶粒的制造方法，其特征在于，所述外延堆叠体的侧壁与所述第一金属之间的角度大于90°。
19.如权利要求16所述的垂直发光二极管晶粒的制造方法，其特征在于，所述第一金属与所述第二金属包括一选自于由Cu、Ni、Ag、Au、Co、Cu-Co、Ni-Co、Cu-Mo、Ni/Cu、Ni/Cu-Mo以及所述这些金属的合金所组成的群组的材料。
20.如权利要求16所述的垂直发光二极管晶粒的制造方法，其特征在于，形成所述第二沟渠的所述步骤包括通过一遮罩进行刻蚀。
CN2011100724527A 2011-01-03 2011-03-24 垂直发光二极管晶粒及其制造方法 Pending CN102569547A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/983,436 2011-01-03
US12/983,436 US20120168714A1 (en) 2011-01-03 2011-01-03 Vertical light emitting diode (vled) die and method of fabrication

Publications (1)

Publication Number Publication Date
CN102569547A true CN102569547A (zh) 2012-07-11

Family

ID=45440321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100724527A Pending CN102569547A (zh) 2011-01-03 2011-03-24 垂直发光二极管晶粒及其制造方法

Country Status (4)

Country Link
US (1) US20120168714A1 (zh)
EP (1) EP2472602A2 (zh)
CN (1) CN102569547A (zh)
TW (1) TWI606614B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086781A1 (en) * 2011-12-14 2013-06-20 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode(led)die having stepped substrates and method of fabrication
WO2015035736A1 (zh) * 2013-09-12 2015-03-19 易美芯光（北京）科技有限公司 一种半导体发光器件的制备方法
CN111640832A (zh) * 2020-06-18 2020-09-08 佛山紫熙慧众科技有限公司 紫外光led芯片结构

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933467B2 (en) 2009-08-13 2015-01-13 SemiLEDs Optoelectronics Co., Ltd. Smart integrated semiconductor light emitting system including nitride based light emitting diodes (LED) and application specific integrated circuits (ASIC)
US9214456B2 (en) 2009-08-13 2015-12-15 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) system having lighting device and wireless control system
US20130075840A1 (en) * 2011-02-09 2013-03-28 Avalanche Technology, Inc. Method for fabrication of a magnetic random access memory (mram) using a high selectivity hard mask
US9368404B2 (en) * 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal
DE102012111245A1 (de) 2012-11-21 2014-05-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9029880B2 (en) * 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US20160329173A1 (en) 2013-06-12 2016-11-10 Rohinni, LLC Keyboard backlighting with deposited light-generating sources
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US20160013363A1 (en) 2014-07-08 2016-01-14 Epistar Corporation Light-emitting element and the manufacturing method thereof
JP6959697B2 (ja) 2016-01-15 2021-11-05 ロヒンニ リミテッド ライアビリティ カンパニー 装置上のカバーを介してバックライトで照らす装置及び方法
CN109314164B (zh) * 2016-05-25 2022-04-15 朱振甫 半导体连续阵列层
US10468552B2 (en) * 2018-03-30 2019-11-05 Facebook Technologies, Llc High-efficiency micro-LEDs
US10622519B2 (en) 2018-03-30 2020-04-14 Facebook Technologies, Llc Reduction of surface recombination losses in micro-LEDs
US11309464B2 (en) 2019-10-14 2022-04-19 Facebook Technologies, Llc Micro-LED design for chief ray walk-off compensation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290967A (zh) * 1999-07-01 2001-04-11 住友电气工业株式会社 发光二极管及其制作方法
CN1577904A (zh) * 2003-07-25 2005-02-09 夏普株式会社 氮化物基化合物半导体发光器件及其制造方法
CN100358163C (zh) * 2002-08-01 2007-12-26 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
TW200903850A (en) * 2007-07-10 2009-01-16 Delta Electronics Inc Light emitting diode apparatus and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096079A (ja) * 2005-09-29 2007-04-12 Stanley Electric Co Ltd 半導体発光装置
US8049230B2 (en) * 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
KR101039904B1 (ko) * 2010-01-15 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP5174064B2 (ja) * 2010-03-09 2013-04-03 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
JP5356292B2 (ja) * 2010-03-19 2013-12-04 株式会社東芝 半導体発光素子及び半導体発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290967A (zh) * 1999-07-01 2001-04-11 住友电气工业株式会社 发光二极管及其制作方法
CN100358163C (zh) * 2002-08-01 2007-12-26 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
CN1577904A (zh) * 2003-07-25 2005-02-09 夏普株式会社 氮化物基化合物半导体发光器件及其制造方法
TW200903850A (en) * 2007-07-10 2009-01-16 Delta Electronics Inc Light emitting diode apparatus and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086781A1 (en) * 2011-12-14 2013-06-20 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode(led)die having stepped substrates and method of fabrication
WO2015035736A1 (zh) * 2013-09-12 2015-03-19 易美芯光（北京）科技有限公司 一种半导体发光器件的制备方法
CN111640832A (zh) * 2020-06-18 2020-09-08 佛山紫熙慧众科技有限公司 紫外光led芯片结构

Also Published As

Publication number Publication date
EP2472602A2 (en) 2012-07-04
TWI606614B (zh) 2017-11-21
TW201230403A (en) 2012-07-16
US20120168714A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
CN102569547A (zh) 垂直发光二极管晶粒及其制造方法
US8686461B2 (en) Light emitting diode (LED) die having stepped substrates and method of fabrication
US8759128B2 (en) Light emitting diode (LED) die having recessed electrode and light extraction structures and method of fabrication
KR101254539B1 (ko) 수직 구조 반도체 장치
US7829440B2 (en) Method of separating semiconductor dies
CN101099223B (zh) 具有导电性金属衬底的发光二极管
US8507302B1 (en) Wall structures for a semiconductor wafer
KR101396121B1 (ko) 반도체 웨이퍼 조립체의 취급 방법
US9437794B2 (en) Method of fabricating a flip chip light emitting diode (FCLED) die having N-conductor layer
CN101667615B (zh) 形成发光二极管装置的方法
KR20110006652A (ko) 양면 패시베이션을 갖는 반도체 발광 소자
CN102779911A (zh) 一种垂直结构氮化镓基发光元件的制作方法
US20140014999A1 (en) Solid state lighting devices with low contact resistance and methods of manufacturing
US8778780B1 (en) Method for defining semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120711