CN102565669A - 数字信号处理器件的结构分析方法 - Google Patents
数字信号处理器件的结构分析方法 Download PDFInfo
- Publication number
- CN102565669A CN102565669A CN2011104098518A CN201110409851A CN102565669A CN 102565669 A CN102565669 A CN 102565669A CN 2011104098518 A CN2011104098518 A CN 2011104098518A CN 201110409851 A CN201110409851 A CN 201110409851A CN 102565669 A CN102565669 A CN 102565669A
- Authority
- CN
- China
- Prior art keywords
- textural element
- digital signal
- signal processor
- technology
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- General Factory Administration (AREA)
Abstract
本发明提供一种数字信号处理器件的结构分析方法,包括:将数字信号处理器件分解成各个结构单元;对于各个结构单元的结构要素进行评价。本发明能够克服现有的基于试验项目的结构分析方法在分析覆盖性和深度方面的不足。
Description
技术领域
本发明涉及一种元器件结构分析方法,尤其涉及一种宇航数字信号处理器件的结构分析方法。
背景技术
元器件的固有可靠性是由元器件的结构设计和生产控制所决定的,因此元器件的结构中包含着许多重要的可靠性信息。如果结构设计不合理,就会导致元器件固有可靠性不高,如果由于元器件固有可靠性不高造成的问题在使用阶段发生,就会给项目进程造成影响,严重时会造成经济或进度上的重大损失。历史上,国内外的宇航项目在研制和在轨飞行过程中,均出现过由于元器件的设计、结构或工艺不合理而导致的失效,其中一些给项目进程造成了巨大影响。因此,必须在元器件的设计、选择、评价等阶段先期介入对其设计、结构、工艺和材料的可靠性进行评价,挖掘潜在的可靠性隐患,分析潜在的失效模式和机理,这项工作称之为元器件结构分析(Constructional Analysis:CA)
宇航元器件结构分析是对应用于宇航领域的元器件进行可靠性评价的重要技术之一,其目的是获得元器件的设计、工艺和材料等满足评价要求和相关项目运行要求的能力的信息,避免不适当结构的元器件用于宇航。
国外的结构分析工作最早是在90年代初开展的,并且早期较多的是针对半导体器件开展,大多为一些元器件工程服务机构针对具体器件进行的结构分析工作,如美国ICE(Integrated Circuit Engineering)公司曾在1995年针对Actel公司的A1440型FPGA进行了结构分析工作;美国NASA的JPL曾经对Intel DA28F016SV型塑封16Mb Flash存储器开展了宇航应用适应性的结构分析工作,结合分析结果给出了应用的建议;德国TESAT公司对其空间项目选用的元器件也规定要进行包括结构分析在内的评价工作。
对于数字信号处理器件来说,大部分的结构分析是以试验项目为主线,根据预设的试验流程和试验项目所能获取的设计、工艺和材料信息进行结构分析。但是现有的基于试验项目的结构分析方法在分析覆盖性和深度方面存在不足。
发明内容
因此,本发明的目的在于克服现有的基于试验项目的结构分析方法在分析覆盖性和深度方面的不足,提供了一种针对性强、覆盖性全面的数字信号处理器件的结构分析方法,包括:
1)将数字信号处理器件分解成各个结构单元;
2)对于各个结构单元的结构要素进行评价。
根据本发明提供的方法,其中采用树状图的方式逐层分解数字信号处理器件的结构单元。
根据本发明提供的方法,其中把数字信号处理器件分解成下列结构单元:标识、管壳、外引线、芯片粘结、互联键合、平面结构、隔离结构、单管结构、金属互联、层间介质、顶层钝化。
根据本发明提供的方法,其中如果各个结构要素均符合要求,则判定该数字信号处理器件符合要求,否则判定该数字信号处理器件不符合要求。
根据本发明提供的方法,其中标识的结构要素包括标识的方式方法、标识材料适用性、信息完整性及标识牢固度,管壳的结构要素包括盖板与底座的基材与涂覆、盖板与底座的尺寸、盖板与底座的机械强度、管壳内部金属化布线、底座基材及内外涂覆、管壳内部金属化布线、密封工艺和密封材料,外引线的结构要素包括外引线基材和涂覆、外引线尺寸和引线牢固性、外引线粘接工艺和材料、焊球工艺和材料以及焊球牢固度和平整度。
根据本发明提供的方法,其中芯片粘结的结构要素包括芯片尺寸和划片质量、芯片安装位置及方向、芯片粘接材料及工艺。
根据本发明提供的方法,其中互联键合的结构要素包括内引线材料和尺寸、内引线布局、内引线弧度、键合强度、内引线材料和内电极结构的匹配性。
根据本发明提供的方法,其中平面结构的结构要素包括压焊点分布、电源和地线分布、功能区分布、功能单元结构形式和适应性、输入保护网络结构形式和适应性。
根据本发明提供的方法,其中隔离结构的结构要素包括隔离工艺及结构、隔离结构适应性,单管结构的结构要素包括特征尺寸、单管工艺和材料及结构、单管结构适应性。
根据本发明提供的方法,其中金属互联的结构要素包括互联层数、接触孔和通孔工艺和质量、互联金属材料结构和尺寸,层间介质的结构要素包括层间介质制作工艺、层间介质材料和尺寸,顶层钝化的结构要素包括顶层钝化工艺和材料、钝化层厚度和完整性。
本发明从对元器件的结构进行单元分解和划分入手,确定结构单元所包含的结构要素以及识别结构要素的试验项目、流程,基于结构单元和结构要素进行结构分析,使分析评价过程能够全面覆盖元器件的各方面设计、工艺和材料可靠性信息,避免了现有技术以试验项目为基础进行结构分析评价的局限性。
本发明以最小界限和界面为原则的结构单元分解方法,以及通过一系列破坏性和非破坏性试验项目进行的结构要素识别过程,用最基础的技术手段系统解决了现有技术在分析深度方面的不足。
附图说明
以下参照附图对本发明实施例作进一步说明,其中:
图1为根据本发明的实施例的数字信号处理器件结构单元分解图;
图2为数字信号处理器件结构分析试验流程图。
具体实施方式
下面对本发明中的术语进行具体解释:
结构单元:指元器件结构或功能可区分的最小单元,结构单元分解是对元器件的整体结构按照结构或功能进行多层次分解,一般应当分解到元器件的最小物理和功能单元以及工艺、材料的最小界限,但对于公认的典型结构单元一般不需要再分解到该部分的最小结构单元。
结构要素:指影响元器件可靠性的结构单元的特征,每个结构单元都包含多方面的结构要素,各结构要素反映出其所对应的结构单元的可靠性因素,结构要素的确定主要结合该部分结构单元的具体功能、性能进行。
下面结合本发明的一个实施例,具体说明数字信号处理器件的结构分析方法,包括:
1)将数字信号处理器件分解成各个结构单元,如图1所示,可采用树状图的方式逐层分解数字信号处理器件的结构单元,把数字信号处理器件最终分解成下列结构单元:标识、管壳、外引线、芯片粘结、互联键合、平面结构、隔离结构、单管结构、金属互联、层间介质、顶层钝化;
2)对于各个结构单元的结构要素进行评价,其中各个结构单元所对应的结构要素如表1所示,如果各个结构要素均符合要求,则判定该数字信号处理器件符合要求,否则判定该数字信号处理器件不符合要求,不予使用。
表1
根据本发明的一个实施例,其中标识的结构要素包括标识的方式方法、标识材料适用性、信息完整性及标识牢固度,管壳的结构要素包括盖板与底座的基材与涂覆、盖板与底座的尺寸、盖板与底座的机械强度、管壳内部金属化布线、底座基材及内外涂覆、管壳内部金属化布线、密封工艺和密封材料,外引线的结构要素包括外引线基材和涂覆、外引线尺寸和引线牢固性、外引线粘接工艺和材料、焊球工艺和材料以及焊球牢固度和平整度。
根据本发明的一个实施例,其中芯片粘结的结构要素包括芯片尺寸和划片质量、芯片安装位置及方向、芯片粘接材料及工艺。
根据本发明的一个实施例,其中互联键合的结构要素包括内引线材料和尺寸、内引线布局、内引线弧度、键合强度、内引线材料和内电极结构的匹配性。
根据本发明的一个实施例,其中平面结构的结构要素包括压焊点分布、电源和地线分布、功能区分布、功能单元结构形式和适应性、输入保护网络结构形式和适应性。
根据本发明的一个实施例,其中隔离结构的结构要素包括隔离工艺及结构、隔离结构适应性,单管结构的结构要素包括特征尺寸、单管工艺和材料及结构、单管结构适应性。
根据本发明的一个实施例,其中金属互联的结构要素包括互联层数、接触孔和通孔工艺和质量、互联金属材料结构和尺寸,层间介质的结构要素包括层间介质制作工艺、层间介质材料和尺寸,顶层钝化的结构要素包括顶层钝化工艺和材料、钝化层厚度和完整性。
其中各个结构要素的评价方式和评价手段、评价指标可参照本领域技术人员公知的国家标准、军用标准等,本领域技术人员可根据器件的实际应用的需要选用不同的标准来评价。
根据本发明的一个实施例,各个结构要素的评价顺序例如可按照图2所示的顺序进行,按照先进行非破坏性分析试验、再进行破坏性分析试验的顺序原则,例如,依次进行外部目检、X光检查、开帽、内部目检、SEM检查、材料分析、键合拉力、剪切力,也可以本着上述顺序原则,按照本领域技术人员公知的其他顺序进行。
最后所应说明的是,以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,对本发明的技术方案进行修改或者等同替换,都不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种数字信号处理器件的结构分析方法,包括:
1)将数字信号处理器件分解成各个结构单元;
2)对于各个结构单元的结构要素进行评价。
2.根据权利要求1所述的方法,其中采用树状图的方式逐层分解数字信号处理器件的结构单元。
3.根据权利要求1所述的方法,其中把数字信号处理器件分解成下列结构单元:标识、管壳、外引线、芯片粘结、互联键合、平面结构、隔离结构、单管结构、金属互联、层间介质、顶层钝化。
4.根据权利要求1所述的方法,其中如果各个结构要素均符合要求,则判定该数字信号处理器件符合要求,否则判定该数字信号处理器件不符合要求。
5.根据权利要求1所述的方法,其中标识的结构要素包括标识的方式方法、标识材料适用性、信息完整性及标识牢固度,管壳的结构要素包括盖板与底座的基材与涂覆、盖板与底座的尺寸、盖板与底座的机械强度、管壳内部金属化布线、底座基材及内外涂覆、管壳内部金属化布线、密封工艺和密封材料,外引线的结构要素包括外引线基材和涂覆、外引线尺寸和引线牢固性、外引线粘接工艺和材料、焊球工艺和材料以及焊球牢固度和平整度。
6.根据权利要求1所述的方法,其中芯片粘结的结构要素包括芯片尺寸和划片质量、芯片安装位置及方向、芯片粘接材料及工艺。
7.根据权利要求1所述的方法,其中互联键合的结构要素包括内引线材料和尺寸、内引线布局、内引线弧度、键合强度、内引线材料和内电极结构的匹配性。
8.根据权利要求1所述的方法,其中平面结构的结构要素包括压焊点分布、电源和地线分布、功能区分布、功能单元结构形式和适应性、输入保护网络结构形式和适应性。
9.根据权利要求1所述的方法,其中隔离结构的结构要素包括隔离工艺及结构、隔离结构适应性,单管结构的结构要素包括特征尺寸、单管工艺和材料及结构、单管结构适应性。
10.根据权利要求1所述的方法,其中金属互联的结构要素包括互联层数、接触孔和通孔工艺和质量、互联金属材料结构和尺寸,层间介质的结构要素包括层间介质制作工艺、层间介质材料和尺寸,顶层钝化的结构要素包括顶层钝化工艺和材料、钝化层厚度和完整性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110409851.8A CN102565669B (zh) | 2011-12-09 | 2011-12-09 | 数字信号处理器件的结构分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110409851.8A CN102565669B (zh) | 2011-12-09 | 2011-12-09 | 数字信号处理器件的结构分析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102565669A true CN102565669A (zh) | 2012-07-11 |
CN102565669B CN102565669B (zh) | 2014-05-21 |
Family
ID=46411575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110409851.8A Expired - Fee Related CN102565669B (zh) | 2011-12-09 | 2011-12-09 | 数字信号处理器件的结构分析方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102565669B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105158417A (zh) * | 2015-08-18 | 2015-12-16 | 中国空间技术研究院 | 一种系统级封装器件的结构分析方法 |
CN106932706A (zh) * | 2015-12-31 | 2017-07-07 | 中国运载火箭技术研究院 | 一种陶瓷封装单片集成电路结构分析方法 |
CN108460209A (zh) * | 2018-02-28 | 2018-08-28 | 中国空间技术研究院 | 一种宇航用SiP器件的FMEA分析方法和系统 |
-
2011
- 2011-12-09 CN CN201110409851.8A patent/CN102565669B/zh not_active Expired - Fee Related
Non-Patent Citations (4)
Title |
---|
《电子产品可靠性与环境试验》 20031031 张延伟 等 一种新的元器件可靠性评估方法-结构分析(CA) 1-3 1-10 , 第5期 * |
刘平 等: "结构分析(CA)在电子组装领域的应用", 《电子工艺技术》 * |
张延伟 等: "一种新的元器件可靠性评估方法—结构分析(CA)", 《电子产品可靠性与环境试验》 * |
龚欣: "航天用DC/DC电源模块结构分析研究", 《电子元器件与可靠性》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105158417A (zh) * | 2015-08-18 | 2015-12-16 | 中国空间技术研究院 | 一种系统级封装器件的结构分析方法 |
CN105158417B (zh) * | 2015-08-18 | 2017-03-15 | 中国空间技术研究院 | 一种系统级封装器件的结构分析方法 |
CN106932706A (zh) * | 2015-12-31 | 2017-07-07 | 中国运载火箭技术研究院 | 一种陶瓷封装单片集成电路结构分析方法 |
CN106932706B (zh) * | 2015-12-31 | 2019-11-22 | 中国运载火箭技术研究院 | 一种陶瓷封装单片集成电路结构分析方法 |
CN108460209A (zh) * | 2018-02-28 | 2018-08-28 | 中国空间技术研究院 | 一种宇航用SiP器件的FMEA分析方法和系统 |
CN108460209B (zh) * | 2018-02-28 | 2022-03-04 | 中国空间技术研究院 | 一种宇航用SiP器件的FMEA分析方法和系统 |
Also Published As
Publication number | Publication date |
---|---|
CN102565669B (zh) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Pecht | Integrated circuit, hybrid, and multichip module package design guidelines: a focus on reliability | |
US9741667B2 (en) | Integrated circuit with die edge assurance structure | |
CN108562842B (zh) | 具有绝缘沟槽的ic及相关的方法 | |
US10553503B2 (en) | Method and structure for flip-chip package reliability monitoring using capacitive sensors groups | |
CN102565669B (zh) | 数字信号处理器件的结构分析方法 | |
CN103221834A (zh) | 用于晶粒对晶粒接合的积体电路以及测试晶粒对晶粒接合的方法 | |
Dudek et al. | Combined experimental-and FE-studies on sinter-Ag behaviour and effects on IGBT-module reliability | |
US20080079452A1 (en) | Probe card | |
CN103376402B (zh) | 多层电路板钻孔深度测试方法 | |
CN102937695A (zh) | 一种硅通孔超薄晶圆测试结构及测试方法 | |
JP4509901B2 (ja) | 半導体部品製造システム、制御装置、およびコンピュータプログラム | |
van Gils et al. | Analysis of Cu/low-k bond pad delamination by using a novel failure index | |
Uder et al. | Failure analysis in subsystem design for space missions | |
KR102408711B1 (ko) | 군집분석에 기초한 웨이퍼 불량 유형 예측 장치 및 방법 | |
CN105158417A (zh) | 一种系统级封装器件的结构分析方法 | |
CN103376050A (zh) | 多层电路板钻孔深度测试方法 | |
CN106706386A (zh) | 透射电镜样品的制备方法及观测方法 | |
CN107529289B (zh) | 一种半截金属化半截非金属化槽的设计方法 | |
CN101644641B (zh) | 在聚焦离子束显微镜中进行快速样品制备的方法和装置 | |
Wong et al. | Process optimization approach in fine pitch Cu wire bonding | |
CN112541321B (zh) | 一种宇航密封集成电路早期筛查与风险预示方法及装置 | |
CN103091625A (zh) | 一种微小卫星用芯片的筛选方法 | |
CN106932706B (zh) | 一种陶瓷封装单片集成电路结构分析方法 | |
CN102097393A (zh) | 半导体装置 | |
CN105430869A (zh) | Ic测试板高孔位精度加工方法及制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140521 Termination date: 20181209 |