CN102520754A - 一种面向动态电压调节系统的片上监测电路 - Google Patents

Abstract

本发明公开了一种面向动态电压调节系统的片上监测电路，其特征在于，包括主寄存器电路(1)，从寄存器电路(2)，影子寄存器电路(3)，错误信号产生电路(4)，原地错误纠正选择器(5)，亚稳态监测电路(6)，错误信号整合电路(7)，恢复方式选择电路(8)，原地错误恢复控制信号产生电路(9)。本发明可以有效地将工艺、电压、温度噪声等因素对主电路的影响都归结为关键单元和特殊路径延时特性的变化，反映芯片内部各部分的实际情况，大大改善了动态电压调节的效果。

Description

一种面向动态电压调节系统的片上监测电路

技术领域

本发明涉及一种片上监测电路，具体涉及一种面向动态电压调节系统的错误恢复方式可切换的片上监测电路，属于集成电路技术领域。

背景技术

随着集成电路工艺尺寸向着超深亚微米级甚至纳米级进一步缩小，芯片单位面积上的功耗也成指数上升，这使功耗成为集成电路设计中除了性能、面积等因素外必须考虑的重要问题。尤其是近年来，随着各类电池供电的手持式设备、无线传感器网络节点芯片应用的日益广泛，各类系统芯片对低功耗要求越来越高，如何最大限度地降低芯片功耗已成为集成电路设计领域亟待解决的关键问题。多年来，低功耗一直是学术界和工业界研究的热点问题。动态电压调节(DynamicVoltage Scaling，DVS)，因其能够有效的降低功耗而受到学术界和工业界的广泛重视。

动态电压调节依赖于对主电路工作状态和性能的监测。系统级监测手段主要是传感器，这种方法能一定程度地反映系统当前工作情况，但是片外监测往往依赖于传感器的精度，且很难选择可靠的监测点，因而难以真实反映芯片内部各部分的实际情况。在芯片内部插入关键单元和复制关键路径的方法可以较真实地反映芯片内部全局参数的变化，但由于这些副本与关键单元和路径所处的片内环境并不完全相同，对局部参数，如局部噪声、工艺波动的变化并不敏感，因而它们反映出的也不是电路的真实情况，大大影响了电压调节的效果。

片上监测方法通过在系统芯片主电路关键路径的末端插入片上监测电路，实时监测电路的工作情况，将工艺偏差、电源电压波动、温度变化、噪声等因素的影响归结为关键路径上的片上监测电路延时特性的变化。当电压降低到电路会出现错误的临界电压以下时，片内逻辑就会出现时序违规，这些时序违规被片上监测电路监测，就会产生相应的错误信号，作为工作电压调节模块的调节依据。片上监测的方法可以实时监测主电路在工作时的出错水平，反映全局和局部扰动对电路的真实影响，同时通过引入错误纠正机制，可进一步释放主电路设计阶段为克服工艺偏差、工作电压波动、温度变化、环境噪声等不利影响预留的电压余量，对工作电压进行动态的调节，从而使功耗达到最优。

发明内容

发明目的：本发明的目的在于针对现有技术的不足，提供一种结构精简、工作功耗低、错误监测范围广、具有两种可选纠错方式且纠错及时有效的面向动态电压调节系统的错误恢复方式可切换的片上监测电路。

技术方案：本发明所述的面向动态电压调节系统的片上监测电路，包括主寄存器电路，从寄存器电路，影子寄存器电路，错误信号产生电路，原地错误纠正选择器，亚稳态监测电路，错误信号整合电路，恢复方式选择电路，原地错误恢复控制信号产生电路；所述主寄存器电路的输入端与输入数据相连，时钟低相位时读入输入数据，时钟高相位时锁存输入数据；所述从寄存器电路的输入端与主寄存器电路的输出端和原地错误纠正选择器的输出端相连，根据原地错误恢复控制信号产生电路的输出来选择输入，在时钟低相位时读入输入端数据，时钟高相位时将读入的数据锁存；所述影子寄存器电路的输入端与输入数据相连，在原地错误恢复控制信号产生电路输出的原地错误恢复控制信号的控制下，在时钟高相位时读入输入数据，在时钟低相位时锁存结果并输出；所述错误信号产生电路的输入数据分别是从寄存器电路的锁存输出数据和影子寄存器电路的锁存输出数据，输入控制信号为原地错误恢复控制信号产生电路输出的原地错误恢复控制信号，输出为经运算得到的时序监测错误信号；若恢复方式选择电路选择原地错误恢复方式，所述原地错误纠正选择器的输入为影子寄存器电路的锁存输出数据，在原地错误恢复控制信号产生电路输出的原地错误恢复控制信号的控制下，输出经过原地错误纠正后的正确数据；否则选择上层错误恢复方式，所述原地错误纠正选择器的输入为主寄存器电路的锁存输出数据，此时监测单元没有原地错误恢复功能，只有错误监测功能；所述亚稳态监测电路监测从寄存器电路的锁存输出数据是否处在亚稳态，若处于亚稳态，则输出相应的亚稳态监测错误信号；所述错误信号整合电路，输入端连接多个片上监测电路监测的错误结果，经过“或”操作，输出一个总的错误信号；所述恢复方式选择电路，输入是经错误信号整合电路整合后的总的错误信号和恢复方式选择的配置参数，经运算后，选择将总的错误信号送到原地错误恢复控制信号产生电路或上层恢复模块，以实现错误恢复方式的选择功能，选择原地错误恢复方式或上层错误恢复方式；所述错误恢复控制信号产生电路，输入端为恢复方式选择电路的输出信号，经其内部电路运算，输出原地错误恢复控制信号，控制影子寄存器电路，错误信号产生电路和原地错误纠正选择器的工作。

所述主寄存器电路为受控的寄存器结构，包括采样电路和锁存电路两部分，其中采样电路是互补时钟信号控制的反相器，锁存电路是分别由时钟信号和原地错误恢复控制信号控制的两个首尾相连的三态门。

所述从寄存器电路为普通的寄存器结构，包括采样电路和锁存电路两部分。

所述影子寄存器电路包括采样电路和锁存电路两部分，其中采样电路由反相时钟信号和原地错误恢复控制信号控制的反相器组成，锁存电路由反相时钟信号控制的三态门和普通反相器首尾相连组成。

所述错误信号产生电路包括错误运算电路和错误输出电路两部分，错误运算电路是一个CMOS结构的异或门，其输入为从寄存器电路的输出信号和影子寄存器电路的输出信号，错误输出电路由受时钟信号控制的与门后接一个正常的与门组成，前一个受控与门的输入为异或后的信号和反相的原地恢复电路控制信号，后一个与门的输入为前一个与门的输出和错误运算电路的输出。

所述原地错误纠正选择器由一个受原地错误恢复控制信号控制的三态门和一个受反相的原地错误恢复控制信号控制的三态门组成，实现原地错误恢复时数据通路选择的功能。

所述亚稳态监测电路由三个反相器和一个二输入与门组成，其中一个标准反相器和“好的”NMOS反相器连接后与一个“好的”PMOS反相器组成与门的输入，以监测从寄存器电路输出点的工作情况，输出亚稳态错误信号。

所述错误信号整合电路是一个两输入或门和多输入或门组成的两级或门，先对监测的错误信号和亚稳态错误信号取或，然后通过对多个片上监测单元输出的错误信号取或，生成所有监测单元的总的错误信号，输出到恢复方式选择电路。

所述恢复方式选择电路由两个两输入与门和一个反相器组成，总的错误信号分别与互补的恢复方式选择信号取与后分别输出到上层恢复模块和原地错误恢复控制信号产生电路，完成错误恢复方式的选择，实现上层恢复或原地错误恢复两种错误恢复方式。

所述错误恢复控制信号产生电路由两个锁存器和四个标准反相器组成，产生满足整个片上监测电路工作时序的，用于原地错误恢复的错误恢复控制信号和原地恢复电路控制信号。

上述九个基本模块协同工作，相互配合，各个信号环环相扣，共同完成片上监测电路的错误监测和可切换的错误恢复功能。

有益效果：1、本发明利用九个子模块电路的协调工作实现了片上错误监测和错误恢复方式可切换的功能，并且可实现原地错误恢复功能，提供了一种结构精简、错误监测范围广、工作功耗低、错误恢复方式可切换且及时有效的面向动态电压调节系统的片上监测电路；2、本发明可以有效地将工艺、电压、温度噪声等因素对主电路的影响都归结为关键单元和特殊路径延时特性的变化，反映芯片内部各部分的实际情况，大大改善了动态电压调节的效果。

附图说明

图1为本发明的结构框图；

图2为本发明的整体晶体管结构电路图；

图3为本发明的互补时钟信号的产生电路、互补原地错误恢复控制信号的产生电路和互补原地恢复电路控制信号的产生电路的逻辑电路图；

图4为本发明主寄存器电路的晶体管结构电路图；

图5为本发明从寄存器电路的晶体管结构电路图；

图6为本发明影子寄存器电路的晶体管结构电路图；

图7为本发明错误信号产生电路的晶体管结构电路图；

图8为本发明原地错误纠正选择器的逻辑电路图；

图9为本发明亚稳态监测电路的逻辑电路图；

图10为本发明错误信号整合电路的逻辑电路图；

图11为本发明恢复方式选择电路的逻辑电路图；

图12为本发明原地错误恢复控制信号产生电路的逻辑电路图。

具体实施方式

下面对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。

实施例：参见图1和图2，本发明面向动态电压调节系统的片上监测电路，包括主寄存器电路1，从寄存器电路2，影子寄存器电路3，错误信号产生电路4，原地错误纠正选择器5，亚稳态监测电路6，错误信号整合电路7，恢复方式选择电路8和原地错误恢复控制信号产生电路9九个子模块电路。

本发明的工作过程如下：

图2为错误恢复方式可切换的片上监测电路的晶体管实现电路图。其中互补时钟信号(clk_n，clk_p)和互补原地错误恢复控制信号(restore_n，restore_p)以及互补原地恢复电路控制信号(ctrl_n，ctrl_p)分别由两个反相器产生，参见图3。由于图1中上层恢复模块不属于本发明的内容，所以下面对其结构和原理不作重点阐述。

下面说明电路各个子模块的具体工作过程：

如图4所示，主寄存器电路1的工作过程如下：

主寄存器为一个受控的寄存器结构。主寄存器的采样电路由晶体管M1，M2，M3，M4组成；clk_p控制的三态门TRI1和restore_n控制的三态门TRI2组成了主寄存器的锁存电路。当时钟为低相位时，主寄存器的采样电路读入输入信号D_in，时钟高相位且restore_n为高(restore_p为低)时，主寄存器锁存读入数据。

如图5所示，从寄存器电路2的工作过程如下：

从寄存器是一个普通的寄存器结构。从寄存器的采样电路由晶体管M5，M6，M7，M8组成；clk_n控制的三态门TRI6和INV5组成了从寄存器的锁存电路。当时钟为高相位时，从寄存器的采样电路读入数据。此时，当restore_n为低(restore_p为高)时，从寄存器读入影子寄存器的锁存值Q4；反之，从寄存器读入主寄存器的锁存值Q2。时钟低相位时，从寄存器锁存读入数据。

如图6所示，影子寄存器电路3的工作过程如下：

影子寄存器电路3由采样电路和锁存电路两部分组成。晶体管M9，M10，M11，M12，M13，M14组成采样电路；反相器INV3和由clk_n控制的三态门TRI4组成锁存电路。

时钟为高相位时，且原地错误恢复控制信号restore_n为高(restore_p为低)时，影子寄存器读入输入数据D_in，时钟为低相位时，影子寄存器锁存输出数据Q5。在通常情况下，片上监测电路没有监测到主电路出错时，原地错误恢复控制信号产生电路9产生的restore信号为低，restore_n为高，restore_p为低。当片上监测电路监测到主电路出错时，restore信号被拉高，此时影子寄存器数据采样输入通道被切断，采样电路不工作，锁存器电路保存之前采样得到的数据而不受时钟的影响。

如图7所示，错误信号产生电路4的工作过程如下：

错误信号产生电路4即为一个异或比较器，用于比较从寄存器电路2的锁存输出值Q3与影子寄存器电路3的锁存输出值Q5。当Q3与Q5相同时，输出error_out为低电平；当Q3与Q5不同时，输出error_out为高电平。由于错误信号的产生为整个片上监测的核心所在，是错误监测的结果和原地错误纠正的依据，因此错误信号的产生必须满足一定的时序以配合整个片上监测电路的工作，普通的异或比较器电路结构不能满足要求。错误信号产生电路需受到clk信号和原地错误恢复控制信号产生电路9产生的ctrl信号的控制。由于加入了控制端clk和ctrl，普通的CMOS异或结构已然不能满足需要，需对其进行改进。

异或电路由晶体管M15～M26组成，输入为从寄存器电路2的锁存输出Q3和影子寄存器电路3的锁存输出Q5，经异或运算后，输出xor信号。在clk的控制下，xor信号和原地错误恢复控制信号电路9产生的ctrl_n信号相“与”，得到error_pre信号。error_pre信号由于和xor信号进行了“与”操作，保证了error_out信号持续时间为半个时钟周期，且只在clk信号为低电平的时候产生，避免了Q3和Q5频繁地进行“异或”操作，输出不规则的error_out，而导致的整个片上监测电路进行原地错误恢复的时序紊乱。

该部分电路采用改进的CMOS异或结构，具有逻辑摆幅大，功耗低的特点，互补信号控制的CMOS运算单元保证电路半个周期工作，避免了普通CMOS结构不断运算的特点，既可以改进生成信号的状态，避免生成不需要的信号，又能够使得整个片上监测单元电路的功耗水平很低，进一步降低电路工作时的功耗。

如图8所示，原地错误纠正选择器5的工作过程如下：

原地错误纠正选择器5由一个受restore_p信号控制的三态门TRI7和一个restore_n信号控制的三态门TRI2组成，实现原地错误恢复时的数据选择功能。当没有错误产生或者恢复方式选择电路8的配置参数control信号为高时，restore信号为低，则restore_n为高，restore_p为低，将主寄存器电路1的采样电路采到的Q1的数据送入从寄存器电路2的采样电路；当有错误信号产生且恢复方式选择电路8的配置参数control信号为低时，restore信号为高，restore_n为低，restore_p为高，选择影子寄存器电路3中锁存的Q4的数据。该原地错误纠正选择器5受原地错误恢复控制信号产生电路9产生的restore信号控制，其功能类似于一个二选一的数据选择器。

如图9所示，亚稳态监测电路6的工作过程如下：

亚稳态监测电路6由三个反相器INV8，INV9，INV10和一个二输入与门AND1组成。其中，INV9为标准反相器，INV8，INV10为被调节过宽长比的反相器。二输入与门AND1的输入为两条并行分支，并行分支1由一个“好的”NMOS反相器INV8和一个标准反相器INV9组成，并行分支2由一个“好的”PMOS反相器INV10组成。“好的”NMOS是指，在标准反相器的基础上，保持PMOS管的参数不变，增大NMOS宽长比，使反相器的下拉能力增强；“好的”PMOS是指，在标准反相器的基础上，保持NMOS管的参数不变，增大PMOS宽长比，使反相器的上拉能力增强。

当从寄存器电路2的Q3输出处于稳态范围时，并行分支1与并行分支2输出逻辑不同，经过两输入与门AND1后得到亚稳态监测结果输出error_meta为逻辑0；当从寄存器电路2的Q3输出处于亚稳态危险带时，并行分支1与并行分支2都输出逻辑高电平，监测结果输出error_meta为逻辑1。亚稳态监测电路6的输出信号error_meta与错误信号产生电路4输出的由于采样信号不同而引起的错误信号error_out进行“或”操作，输出单个监测单元总的的错误信号为Error_i(参见图9)，为错误的纠正提供依据。

如图10所示，错误信号整合电路7的工作过程如下：

错误信号整合电路7是由多个两输入或门和一个多输入或门组成的两级或门，其中，两输入或门将错误信号产生电路4的输出error_out和亚稳态监测电路6的输出error_meta取或后产生Error_i，多个片上监测电路的输出Error_i输入到多输入或门的输入端，取“或”后输出整个系统所有监测单元的总的错误信号Error，输入到恢复方式选择电路8的输入端，来控制错误恢复方式的选择。为了将晶体管实现的具有错误监测和可切换错误恢复方式功能的片上监测单元的原理阐述的更明了，本发明中并没有赘述所有片上监测单元监测到错误信号的集合，只以一个片上监测单元为例，将一个监测单元中error_out和error_meta进行“或”操作后产生的信号Error_i作为该单元的输入。虽然没有赘述所有片上监测单元监测到错误信号，显然每一个片上监测单元作为本发明的一部分都在要求保护的范围内。

如图11所示，恢复方式选择电路8的工作过程如下：

恢复方式选择电路8由两个与门和一个反相器组成。错误信号整合电路7输出的总的错误信号Error分别与恢复方式选择配置参数control信号和control的互补信号取与运算后输出到上层恢复模块和原地错误恢复控制信号产生电路9，来实现上层错误恢复方式和原地错误恢复方式的选择。

恢复方式选择电路8提供了两种可切换的错误恢复方式，在不同的工作条件(如电压、频率等)下，可以根据具体的情况选用不同的恢复方式，能够进一步提高电路的工作效率，给监测单元提供了很大的灵活性。选用原地错误恢复方式，则本监测单元根据原地错误恢复控制信号产生电路9产生的控制信号实现原地错误恢复。选用上层错误恢复方式，则本监测单元关断原地错误恢复相关模块，只实现错误监测功能，输出错误信号，配合上层恢复模块的工作实现系统级的上层错误恢复。

如图12所示，原地错误恢复控制信号产生电路9的工作过程如下：

原地错误恢复控制信号产生电路9产生满足整个片上监测电路工作时序的，用于原地错误恢复的restore信号和ctrl信号。该电路的输入为恢复方式选择电路8的输出信号recovery_local，输出为restore信号以及原地恢复电路控制信号ctrl，用于控制原地错误恢复方式下的电路的错误恢复。恢复方式选择电路8的输出信号recovery_local被由clk_n控制的锁存器L1锁存后，经两级反相产生restore信号，与error_out信号相比，restore信号会持续一个完整的时钟周期。restore信号被由clk_p控制的锁存器L2锁存后，经两级反相产生ctrl信号。ctrl信号持续时间为一个时钟周期，并且比restore信号推后了半个时钟周期，作为错误信号产生电路4的控制信号。restore信号和ctrl信号共同作用，指导片上监测电路的错误监测和原地错误恢复方式下的错误恢复。

本发明通过主寄存器电路1，从寄存器电路2，影子寄存器电路3，错误信号产生电路4，原地错误纠正选择器5，亚稳态监测电路6，错误信号整合电路7，恢复方式选择电路8和原地错误恢复控制信号产生电路9九个子模块电路的协调工作实现了片上错误监测和错误恢复方式可切换的功能，并且可实现原地错误恢复功能，提供了一种结构精简、错误监测范围广、工作功耗低、错误恢复方式可切换且及时有效的面向动态电压调节系统的片上监测电路。

如上所述，尽管参照特定的优选实施例已经表示和表述了本发明，但其不得解释为对本发明自身的限制。在不脱离所附权利要求定义的本发明的精神和范围前提下，可对其在形式上和细节上作出各种变化。

Claims (10)

1.一种面向动态电压调节系统的片上监测电路，其特征在于，包括主寄存器电路(1)，从寄存器电路(2)，影子寄存器电路(3)，错误信号产生电路(4)，原地错误纠正选择器(5)，亚稳态监测电路(6)，错误信号整合电路(7)，恢复方式选择电路(8)，原地错误恢复控制信号产生电路(9)；

所述主寄存器电路(1)的输入端与输入数据相连，时钟低相位时读入输入数据，时钟高相位时锁存输入数据；

所述从寄存器电路(2)的输入端与主寄存器电路(1)的输出端和原地错误纠正选择器(5)的输出端相连，根据原地错误恢复控制信号产生电路(9)的输出来选择输入，在时钟低相位时读入输入端数据，时钟高相位时将读入的数据锁存；

所述影子寄存器电路(3)的输入端与输入数据相连，在原地错误恢复控制信号产生电路(9)输出的原地错误恢复控制信号的控制下，在时钟高相位时读入输入数据，在时钟低相位时锁存结果并输出；

所述错误信号产生电路(4)的输入数据分别是从寄存器电路(2)的锁存输出数据和影子寄存器电路(3)的锁存输出数据，输入控制信号为原地错误恢复控制信号产生电路(9)输出的原地错误恢复控制信号，输出为经运算得到的时序监测错误信号；

若恢复方式选择电路(8)选择原地错误恢复方式，所述原地错误纠正选择器(5)的输入为影子寄存器电路(3)的锁存输出数据，在原地错误恢复控制信号产生电路(9)输出的原地错误恢复控制信号的控制下，输出经过原地错误纠正后的正确数据；否则选择上层错误恢复方式，所述原地错误纠正选择器(5)的输入为主寄存器电路(1)的锁存输出数据，此时监测单元没有原地错误恢复功能，只有错误监测功能；

所述亚稳态监测电路(6)监测从寄存器电路(2)的锁存输出数据是否处在亚稳态，若处于亚稳态，则输出相应的亚稳态监测错误信号；

所述错误信号整合电路(7)，输入端连接多个片上监测电路监测的错误结果，经过“或”操作，输出一个总的错误信号；

所述恢复方式选择电路(8)，输入是经错误信号整合电路(7)整合后的总的错误信号和恢复方式选择的配置参数，经运算后，选择将总的错误信号送到原地错误恢复控制信号产生电路(9)或上层恢复模块，以实现错误恢复方式的选择功能，选择原地错误恢复方式或上层错误恢复方式；

所述错误恢复控制信号产生电路(9)，输入端为恢复方式选择电路(8)的输出信号，经其内部电路运算，输出原地错误恢复控制信号，控制影子寄存器电路(3)，错误信号产生电路(4)和原地错误纠正选择器(5)的工作。

2.根据权利要求1所述的面向动态电压调节系统的片上监测电路，其特征在于，所述主寄存器电路(1)为受控的寄存器结构，包括采样电路和锁存电路两部分，其中采样电路是互补时钟信号控制的反相器，锁存电路是分别由时钟信号和原地错误恢复控制信号控制的两个首尾相连的三态门。

3.根据权利要求1所述的面向动态电压调节系统的片上监测电路，其特征在于，所述从寄存器电路(2)为普通的寄存器结构，包括采样电路和锁存电路两部分。

4.根据权利要求1所述的面向动态电压调节系统的片上监测电路，其特征在于，所述影子寄存器电路(3)包括采样电路和锁存电路两部分，其中采样电路由反相时钟信号和原地错误恢复控制信号控制的反相器组成，锁存电路由反相时钟信号控制的三态门和普通反相器首尾相连组成。

5.根据权利要求1所述的面向动态电压调节系统的片上监测电路，其特征在于，所述错误信号产生电路(4)包括错误运算电路和错误输出电路两部分，错误运算电路是一个CMOS结构的异或门，其输入为从寄存器电路的输出信号和影子寄存器电路的输出信号，错误输出电路由受时钟信号控制的与门后接一个正常的与门组成，前一个受控与门的输入为异或后的信号和反相的原地恢复电路控制信号，后一个与门的输入为前一个与门的输出和错误运算电路的输出。

6.根据权利要求1所述的面向动态电压调节系统的片上监测电路，其特征在于，所述原地错误纠正选择器(5)由一个受原地错误恢复控制信号控制的三态门和一个受反相的原地错误恢复控制信号控制的三态门组成，实现原地错误恢复时数据通路选择的功能。

7.根据权利要求1所述的面向动态电压调节系统的片上监测电路，其特征在于，所述亚稳态监测电路(6)由三个反相器和一个二输入与门组成，其中一个标准反相器和“好的”NMOS反相器连接后与一个“好的”PMOS反相器组成与门的输入，以监测从寄存器电路输出点的工作情况，输出亚稳态错误信号。

8.根据权利要求1所述的面向动态电压调节系统的片上监测电路，其特征在于，所述错误信号整合电路(7)是一个两输入或门和多输入或门组成的两级或门，先对监测的错误信号和亚稳态错误信号取或，然后通过对多个片上监测单元输出的错误信号取或，生成所有监测单元的总的错误信号，输出到恢复方式选择电路。

9.根据权利要求1所述的面向动态电压调节系统的片上监测电路，其特征在于，所述恢复方式选择电路(8)由两个两输入与门和一个反相器组成，总的错误信号分别与互补的恢复方式选择信号取与后分别输出到上层恢复模块和原地错误恢复控制信号产生电路，完成错误恢复方式的选择，实现上层恢复或原地错误恢复两种错误恢复方式。

10.根据权利要求1所述的面向动态电压调节系统的片上监测电路，其特征在于，所述错误恢复控制信号产生电路(9)由两个锁存器和四个标准反相器组成，产生满足整个片上监测电路工作时序的，用于原地错误恢复的错误恢复控制信号和原地恢复电路控制信号。

Images