CN102509704B - 一种采用单次电子束曝光制备t型栅的方法 - Google Patents
一种采用单次电子束曝光制备t型栅的方法 Download PDFInfo
- Publication number
- CN102509704B CN102509704B CN201110441236.5A CN201110441236A CN102509704B CN 102509704 B CN102509704 B CN 102509704B CN 201110441236 A CN201110441236 A CN 201110441236A CN 102509704 B CN102509704 B CN 102509704B
- Authority
- CN
- China
- Prior art keywords
- electron beam
- grid
- zep
- adhesive
- beam adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种采用单次电子束曝光制备T型栅的方法,包括:对衬底上的叠层胶进行电子束曝光,进行栅脚版图形的写入;对叠层胶进行显影,利用各层胶的特性不同形成叠层胶的栅脚和栅帽图形;以及对带有叠层胶栅脚和栅帽图形的衬底进行金属镀膜和剥离,形成T型栅。本发明采用具有良好稳定度的4层结构的叠层胶,只需一次电子束写入栅脚图形,配合多次分层显影的方法,可以获得T型栅所需的空间图形,以制备T型栅,该方法有效的减小了电子束写入面积,相应减小了机时占用。
Description
技术领域
本发明涉及半导体器件工艺领域,尤其涉及一种采用单次电子束曝光制备T型栅的方法。
背景技术
场效应器件的栅制备是其最重要工艺环节之一。根据器件的尺寸效应,减小栅长是提高器件高频性能的重要手段。减小栅长需要更细的栅线条制作工艺,但是栅线条过细,其寄生电阻会增加,不利于高增益和高功率型应用,因此对于例如基于化合物半导体的HEMT器件等常用的高增益或高功率型器件来说,通常的做法是减小栅长的同时,为栅制作一个尺寸更大一些的顶部,达到小栅长和低寄生电阻、大功率容量同时实现的目的,如图1所示。
根据栅的形状,图1所示的这种栅被通常被称为T型栅,其底部较细部分称为栅脚,尺寸通常在30nm-200nm之间;顶部较宽部分称为栅帽,尺寸一般在300nm-1μm之间。
为实现T型栅的尺寸,通常采用电子束曝光工艺,本领域技术人员均了解,电子束曝光是对图形逐点写入,所耗费的时间和总的写入面积成正比例,且其单位时间成本较高。例如,由于栅帽尺寸通常是栅脚的数倍,如果分别对栅帽和栅脚图形进行电子束曝光,则所需时间和成本要高很多,且对栅帽和栅脚分别曝光还有可能出现两次曝光对准误差的问题,获得的栅形貌不佳。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的主要目的在于提供一种采用单次电子束曝光制备T型栅的方法,以减小电子束写入面积,减小机时占用成本,获得形貌较佳的T型栅。
(二)技术方案
为达到上述目的,本发明提供了一种采用单次电子束曝光制备T型栅的方法,包括:对衬底上的叠层胶进行电子束曝光,进行栅脚版图形的写入;对叠层胶进行显影,利用各层胶的特性不同形成叠层胶的栅脚和栅帽图形;以及对带有叠层胶栅脚和栅帽图形的衬底进行金属镀膜和剥离,形成T型栅。
上述方案中,所述叠层胶自下向上分为4层,分别为底层电子束胶ZEP、金属铝、电子束胶PMGI和顶层电子束胶ZEP。
上述方案中,所述叠层胶通过以下方式获得:在半导体衬底上旋涂底层电子束胶ZEP,并完成前烘工序;在底层电子束胶ZEP的表面采用蒸发或溅射的方式镀一层金属铝;在金属铝表面旋涂电子束胶PMGI,并完成前烘工序;以及在电子束胶PMGI表面旋涂顶层电子束胶ZEP,并完成前烘工序。
上述方案中,所述底层电子束胶ZEP的厚度为所需栅脚高度,所述金属铝的厚度为3nm-10nm,所述电子束胶PMGI的厚度应大于所需栅帽高度,所述顶层电子束胶ZEP的厚度为200-400nm。
上述方案中,所述对叠层胶进行显影,具体过程如下:a、使用与电子束胶ZEP对应的显影液,对顶层电子束胶ZEP进行显影,通过增加显影时间使线条扩宽,形成栅帽宽度对应开口图形;b、使用与电子束胶PMGI对应的显影液,对电子束胶PMGI进行显影,同时去除显影区域金属铝膜,形成栅帽空间;c、使用与电子束胶ZEP对应的显影液,对底层电子束胶ZEP进行显影,形成叠层胶的栅脚图形。
上述方案中,步骤a和c中所述与电子束胶ZEP对应的显影液,型号为ZEP-N50;步骤b中所述与电子束胶PMGI对应的显影液,型号为CD26。
上述方案中,所述在对衬底上的叠层胶进行电子束曝光的步骤中,曝光方式为电子束曝光,按照栅脚图形使用电子束曝光机对衬底上的叠层胶进行电子束曝光,实现栅脚版图形的写入;此时叠层胶中的各层胶均受到电子束曝光。
上述方案中,所述对带有叠层胶栅脚和栅帽图形的衬底进行金属镀膜和剥离形成T型栅的步骤中,金属镀膜采用蒸发或溅射工艺实现。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
本发明提供的采用单次电子束曝光制备T型栅的方法,采用具有良好稳定度的4层结构的叠层胶,只需一次电子束写入栅脚图形,配合所提出的多次分层显影的方法,可以获得T型栅所需的空间图形,以制备T型栅,该方法有效的减小了电子束写入面积,减小了机时占用成本。
附图说明
图1是T型栅的形状示意图;
图2是本发明采用的叠层胶的结构示意图;
图3是本发明提供的采用单次电子束曝光制备T型栅的工艺流程图;
图4是采用本发明所获得的显影后胶层结构断面的电子显微镜照片。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明提供的采用单次电子束曝光制备T型栅的方法,采用4层结构的叠层胶,只需一次对栅脚图形的曝光,通过多次的分层显影,即可形成栅帽和栅脚所需的图形。
本发明所采用的叠层胶结构如图2所示,自下向上分为4层,分别为底层电子束胶ZEP、金属铝(Al)、电子束胶PMGI和顶层电子束胶ZEP,其中:
底层电子束胶ZEP,形成于半导体衬底之上,其厚度选择为所需栅脚高度,其作用是在曝光显影后形成栅脚对应图形,其是使用微电子工艺中常见的旋涂并加以前烘工序获得的。本发明实施例中所选用的底层电子束胶ZEP的具体型号为ZEP-520A。
金属铝(Al),形成于底层电子束胶ZEP之上,其厚度选择为3nm-10nm,其作用是隔离其上的电子束胶PMGI和底层电子束胶ZEP,防止涂胶过程中电子束胶PMGI对底层电子束胶ZEP的溶解。由于底层电子束胶ZEP通常较薄,试验中我们发现电子束胶PMGI对于前烘后的底层电子束胶ZEP仍具有一定的溶解能力,尽管该能力较弱,但是仍会影响胶厚的可控性,因此使用该层Al进行隔离。该铝层是使用微电子工艺中常见的金属蒸发或者溅射镀膜工艺获得的。
电子束胶PMGI,形成于金属铝之上,其厚度选择应大于所需栅帽高度,优选为栅帽高度的1.5倍或更多,其作用是提供栅帽所需空间,其是使用微电子工艺中常见的旋涂并加以前烘工序获得的。
顶层电子束胶ZEP,形成于电子束胶PMGI之上,其厚度选择为200-400nm,其作用是形成栅帽宽度所需的开口图形,其是使用微电子工艺中常见的旋涂并加以前烘工序获得。本发明实施例中所选用的顶层电子束胶ZEP的具体型号与底层电子束胶ZEP的具体型号相同,均为ZEP-520A。
需要说明的是,试验中我们发现顶层电子束胶ZEP对已经经过前烘的电子束胶PMGI溶解能力非常弱,几乎不会影响中间层电子束胶PMGI胶层的参数。在要求更为严格的情况下,作为本发明的扩展,可以在中间层电子束胶PMGI和顶层电子束胶ZEP之间加入一层金属铝,以获得更为分明的胶层界限。
如图3所示,本发明提供的采用单次电子束曝光制备T型栅的方法,包括以下步骤:
步骤1:对衬底上的叠层胶进行电子束曝光,进行栅脚版图形的写入。
在本步骤中,衬底上的叠层胶自下向上分为4层,分别为底层电子束胶ZEP、金属铝(Al)、电子束胶PMGI和顶层电子束胶ZEP,该叠层胶通过以下方法获得:在半导体衬底上旋涂底层电子束胶ZEP,并完成前烘工序,其中底层电子束胶ZEP的厚度为所需栅脚高度;在底层电子束胶ZEP的表面采用蒸发或溅射的方式镀一层金属铝,金属铝的厚度为3nm-10nm;在金属铝表面旋涂电子束胶PMGI,并完成前烘工序,电子束胶PMGI的厚度应大于所需栅帽高度;在电子束胶PMGI表面旋涂顶层电子束胶ZEP,并完成前烘工序,顶层电子束胶ZEP的厚度为200-400nm。
在本步骤中,曝光方式为电子束曝光,使用栅脚版图形写入。按照栅脚图形,使用电子束曝光机对衬底上的叠层胶进行电子束曝光,实现栅脚版图形的写入。此时叠层胶中的各层胶均受到电子束曝光。
步骤2:对叠层胶进行显影;对叠层胶进行电子束曝光后,对叠层胶进行显影,利用各层胶的特性不同形成叠层胶的栅脚和栅帽图形,具体过程如下:
a、使用与电子束胶ZEP对应的显影液,对顶层电子束胶ZEP进行显影,通过增加显影时间使线条扩宽,形成栅帽宽度对应开口图形;本发明实施例中使用的与电子束胶ZEP对应的显影液,型号为ZEP-N50,通过加长显影时间,使其图形宽度满足栅帽宽度需求。
b、使用与电子束胶PMGI对应的显影液,对电子束胶PMGI进行显影,同时去除显影区域金属铝膜,形成栅帽空间;本发明实施例中使用的与电子束胶PMGI对应的显影液,型号为CD26,因电子束胶PMGI对显影时间敏感,溶解较快,因此易产生制作栅帽的空间。CD26显影液为碱性液,Al为双性金属,可以溶于CD26,因此Al层同时被去除。
c、使用与电子束胶ZEP对应的显影液,对底层电子束胶ZEP进行显影,形成叠层胶的栅脚图形;本发明实施例中使用的与电子束胶ZEP对应的显影液,型号为ZEP-N50,对底层电子束胶ZEP进行显影,形成叠层胶的栅脚图形。
步骤3:对带有叠层胶栅脚和栅帽图形的衬底进行金属镀膜和剥离,形成T型栅;
完成对叠层胶的显影后,对带有叠层胶栅脚和栅帽图形的衬底进行金属镀膜和剥离工艺,即可形成T型栅。金属镀膜可以采用蒸发或溅射等工艺实现。
本发明经实际试验验证,图4为采用本发明方案所获得的显影后胶层结构断面的电子显微镜照片,可以看出,叠层胶结构为栅帽和栅脚的形成均提供了合适的空间,对应T型栅的栅脚线宽为约100nm(图标106nm),栅帽线宽为350nm(图标362nm),取得了良好的效果。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种采用单次电子束曝光制备T型栅的方法,其特征在于,包括:
对衬底上的叠层胶进行电子束曝光,进行栅脚版图形的写入;
对叠层胶进行显影,利用各层胶的特性不同形成叠层胶的栅脚和栅帽图形;以及
对带有叠层胶栅脚和栅帽图形的衬底进行金属镀膜和剥离,形成T型栅;
其中,所述叠层胶自下向上分为4层,分别为底层电子束胶ZEP、金属铝、电子束胶PMGI和顶层电子束胶ZEP。
2.根据权利要求1所述的采用单次电子束曝光制备T型栅的方法,其特征在于,所述叠层胶通过以下方式获得:
在半导体衬底上旋涂底层电子束胶ZEP,并完成前烘工序;
在底层电子束胶ZEP的表面采用蒸发或溅射的方式镀一层金属铝;
在金属铝表面旋涂电子束胶PMGI,并完成前烘工序;以及
在电子束胶PMGI表面旋涂顶层电子束胶ZEP,并完成前烘工序。
3.根据权利要求2所述的采用单次电子束曝光制备T型栅的方法,其特征在于,所述底层电子束胶ZEP的厚度为所需栅脚高度,所述金属铝的厚度为3nm-10nm,所述电子束胶PMGI的厚度应大于所需栅帽高度,所述顶层电子束胶ZEP的厚度为200-400nm。
4.根据权利要求1所述的采用单次电子束曝光制备T型栅的方法,其特征在于,所述对叠层胶进行显影,具体过程如下:
a、使用与电子束胶ZEP对应的显影液,对顶层电子束胶ZEP进行显影,通过增加显影时间使线条扩宽,形成栅帽宽度对应开口图形;
b、使用与电子束胶PMGI对应的显影液,对电子束胶PMGI进行显影,同时去除显影区域金属铝膜,形成栅帽空间;
c、使用与电子束胶ZEP对应的显影液,对底层电子束胶ZEP进行显影,形成叠层胶的栅脚图形。
5.根据权利要求4所述的采用单次电子束曝光制备T型栅的方法,其特征在于,步骤a和c中所述与电子束胶ZEP对应的显影液,型号为 ZEP-N50;步骤b中所述与电子束胶PMGI对应的显影液,型号为CD26。
6.根据权利要求1所述的采用单次电子束曝光制备T型栅的方法,其特征在于,所述在对衬底上的叠层胶进行电子束曝光的步骤中,曝光方式为电子束曝光,按照栅脚图形使用电子束曝光机对衬底上的叠层胶进行电子束曝光,实现栅脚版图形的写入;此时叠层胶中的各层胶均受到电子束曝光。
7.根据权利要求1所述的采用单次电子束曝光制备T型栅的方法,其特征在于,所述对带有叠层胶栅脚和栅帽图形的衬底进行金属镀膜和剥离形成T型栅的步骤中,金属镀膜采用蒸发或溅射工艺实现。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110441236.5A CN102509704B (zh) | 2011-12-26 | 2011-12-26 | 一种采用单次电子束曝光制备t型栅的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110441236.5A CN102509704B (zh) | 2011-12-26 | 2011-12-26 | 一种采用单次电子束曝光制备t型栅的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102509704A CN102509704A (zh) | 2012-06-20 |
CN102509704B true CN102509704B (zh) | 2014-01-08 |
Family
ID=46221773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110441236.5A Active CN102509704B (zh) | 2011-12-26 | 2011-12-26 | 一种采用单次电子束曝光制备t型栅的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102509704B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103135367B (zh) * | 2013-03-11 | 2015-04-01 | 中国科学院苏州纳米技术与纳米仿生研究所 | 电子束曝光方法 |
CN104102784A (zh) * | 2014-07-22 | 2014-10-15 | 浪潮电子信息产业股份有限公司 | 一种微波功率器件栅极的版图设计方法 |
CN107863291B (zh) * | 2017-11-08 | 2020-06-26 | 西安电子科技大学 | 一种制作t型栅结构的电子束光刻方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001189283A (ja) * | 2000-01-05 | 2001-07-10 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
CN1392592A (zh) * | 2001-06-14 | 2003-01-22 | 中国科学院微电子中心 | 多层胶一次电子束曝光多次显影形成t型栅制作方法 |
KR100853166B1 (ko) * | 2007-01-30 | 2008-08-20 | 포항공과대학교 산학협력단 | 전계효과형 화합물 반도체 소자의 제조 방법 |
CN100511596C (zh) * | 2007-03-28 | 2009-07-08 | 中国科学院微电子研究所 | 采用一次电子束曝光制备晶体管t型纳米栅的方法 |
CN101424878A (zh) * | 2007-10-31 | 2009-05-06 | 中国科学院半导体研究所 | 一次电子束曝光形成高宽窄比t形栅的制作方法 |
-
2011
- 2011-12-26 CN CN201110441236.5A patent/CN102509704B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102509704A (zh) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103094096A (zh) | 一种用于形成半导体器件金属图形的剥离工艺方法 | |
CN103298267B (zh) | 局部电镀厚金表面处理的线路板制作方法 | |
CN102509704B (zh) | 一种采用单次电子束曝光制备t型栅的方法 | |
CN102637636A (zh) | 有机薄膜晶体管阵列基板及其制作方法和显示装置 | |
CN102638945B (zh) | 一种两次电镀制作金手指的方法 | |
CN105228359B (zh) | 印制线路板及其制作方法 | |
CN103589995A (zh) | 一种掩模板的制作方法 | |
US10067417B2 (en) | Mask plate, mask exposure device and mask exposure method | |
CN103205701A (zh) | 蒸镀掩模板及其制作方法 | |
CN104602464A (zh) | 一种线路板阶梯面覆铜的阶梯孔的制作方法及其应用 | |
WO2023071451A1 (zh) | 一种金属网格导电膜及其制备方法 | |
CN109742124A (zh) | 一种oled显示器件的制备方法及oled显示器件和显示装置 | |
CN103222350B (zh) | 用于特征镀敷的选择性晶种层处理 | |
CN102289015A (zh) | 一种制作大高宽比x射线衍射光栅的方法 | |
CN104164647A (zh) | 一种掩模板的制作工艺 | |
CN101452203A (zh) | 基于双层胶工艺制作x射线曝光掩膜的方法 | |
CN203569175U (zh) | 一种掩模板及掩膜组件 | |
CN103036022A (zh) | 便携式电子装置及其天线结构和天线制作方法 | |
EP3686905A1 (en) | Electrode substrate for transparent light-emitting device display, and manufacturing method therefor | |
CN103589993A (zh) | 一种蒸镀用掩模板的制作方法 | |
CN109545800A (zh) | 一种显示基板及其制作方法、显示装置 | |
CN108100990B (zh) | 一种三明治夹心型光刻胶牺牲层的制备方法 | |
CN103589996A (zh) | 一种掩模板 | |
TW202244616A (zh) | 化學增幅型正型感光性組成物、感光性乾膜、圖型化的阻劑膜的製造方法、附鑄模之基板的製造方法,及鍍敷造形物的製造方法 | |
CN205176821U (zh) | 一种ogs电容式触摸屏及触控显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |