CN102498672A - 包括门坎值产生电路的集成电路、电子装置以及方法 - Google Patents

包括门坎值产生电路的集成电路、电子装置以及方法 Download PDF

Info

Publication number
CN102498672A
CN102498672A CN2010800413926A CN201080041392A CN102498672A CN 102498672 A CN102498672 A CN 102498672A CN 2010800413926 A CN2010800413926 A CN 2010800413926A CN 201080041392 A CN201080041392 A CN 201080041392A CN 102498672 A CN102498672 A CN 102498672A
Authority
CN
China
Prior art keywords
signal
common mode
circuit
current signal
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800413926A
Other languages
English (en)
Other versions
CN102498672B (zh
Inventor
艾曼·夏柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN102498672A publication Critical patent/CN102498672A/zh
Application granted granted Critical
Publication of CN102498672B publication Critical patent/CN102498672B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种包括门坎值产生电路的集成电路，用于产生用于比较器电路内的至少一差动电压信号。该门坎值产生电路包括：共模电流产生电路，用于产生共模电流信号，共模电流信号与至少一输入电流信号组合以产生已组合电流信号；转换电路，用于接收已组合电流信号，将该已组合电流信号转换为至少一差动电压信号；以及反馈电路，接收该已组合信号共模成分的指示，并将该指示与参考值作比较，以及至少基于部分比较结果，由该共模电流产生电路调整该共模电流信号。

Description

包括门坎值产生电路的集成电路、电子装置以及方法
技术领域
本发明关于包括门坎值产生电路的集成电路、电子装置以及方法，更具体地，所述门坎值产生电路用于模数转换器。
背景技术
人们熟知的闪存(flash)模数转换器(Analogue to Digital Converter，下称ADC)作为直接转换ADC，使用线性电压梯(voltage ladder)，以将输入电压与连续参考电压作比较，其中，该线性电压梯的每个梯级(rung)具有一个比较器，该连续参考电压由电压梯的连续梯级所提供。该电压梯通常包括多个串联电阻，当然，电容分压也是可行的。
与很多其他类型ADC相比快闪式ADC的优点就是速度极快，其中，其他类型ADC典型地使用多级方式以精确调整“正确的”数字值。进一步说，快闪式ADC倾向于实现相对简单，而且除了在ADC中使用的模拟比较器，只需要从数字信号到二进制值的最后转换的逻辑。
图1为传统的2位快闪式ADC电路100的实施例。快闪式ADC电路100包括电压梯110，用于提供门坎电压。具体对于该实施例，电压梯110为电阻串的形式，电阻串包括电阻112、电阻114，所述电阻112以及电阻114在参考电压116(图中记作Vref)以及接地端118之间串联连接，这样参考电压116经由电阻112以及电阻114分压，以提供三个门坎电压值120、130以及140。
图1的快闪式ADC电路100进一步包括三个比较器122、132以及142。比较器122、132以及142的正输入端连接到输入电压150(图中记作Vin)，而比较器122、132以及142的负输入端分别连接到门坎电压值120、130以及140(图中分别记作Vth1、Vth2以及Vth3)。以此方式，比较器122将输入电压150与门坎值120作比较，然后输出一指示，是否输入电压150比门坎值120高或者低；比较器132将输入电压150与门坎值130作比较，然后输出一指示，是否输入电压150比门坎值130高或者低；以及比较器142将输入电压150与门坎值140作比较，然后输出一指示，是否输入电压150比门坎值140高或者低。比较器122、132以及142的输出操作上耦接到二进制转换逻辑160，基于自比较器122、132以及142接收的指示，二进制转换逻辑160输出一个2位值。
在积分系统中，例如快闪式ADC形成集成电路装置的一部分的情况下，电源以及接地线典型地流经大量噪声，其中，该噪声会大大影响电路的效能精确性。为了减少这样噪声的影响，期望使用差动信号，其中，差动信号在电源以及接地在线具有更大的噪声容限(tolerance)。
图2为适应地支持差动信号的已知的2位快闪式ADC电路200的实施例。以与图1的快闪式ADC电路100相同的方式，图2的快闪式ADC电路200包括电压梯210，电压梯210用于提供门坎电压。具体对于该实施例，电压梯210为电阻串的形式，包括电阻212以及电阻214，所述电阻212以及214在参考电压216以及接地端218之间串联连接，这样参考电压216经由电阻212以及电阻214分压，以提供三个门坎电压值220、230以及240。
图2的快闪式ADC电路200进一步包括三个比较器222、232以及242。比较器222、232以及242包括差动输入埠。比较器222、232以及242每一者的第一差动输入端连接到差动输入信号250(图中记作Diff_Vin)，而比较器222、232以及242的每一者的第二差动输入端连接到门坎电压值220、230以及240的其中两者，以提供差动门坎值信号。比较器222的第二差动输入端连接到第一门坎电压220(作为正差动输入信号)以及第三门坎电压240(作为负差动输入信号)。以此方式，比较器222将差动输入信号250与第一门坎电压220以及第三门坎电压240提供的差动门坎值信号作比较，然后输出一个指示，所述差动输入信号250是否比第一门坎电压220以及第三门坎电压240提供的差动门坎值信号大或者小。第二门坎电压230为第二比较器232提供正差动输入信号以及负差动输入信号。以此方式，比较器232将差动输入信号250与由第二门坎电压230所提供的差动门坎值信号作比较(在此情况下，由第二门坎电压230所提供的差动门坎值信号为共电压信号)，以及输出一个指示，是否差动输入信号250比由第二门坎电压230所提供的差动门坎值信号高或者低(即，在此情况下，有效地指示是否差动输入信号250为正或者负)。比较器242的第二差动输入端连接到第三门坎电压240(作为正差动输入信号)以及第一门坎电压220(作为负差动输入信号)。以此方式，比较器242将差动输入信号250与差动门坎值信号作比较，其中，该差动门坎值信号由第三门坎电压240以及第一门坎电压220所提供，然后输出一个指示，是否差动输入信号250比差动门坎值信号高或者低，其中，差动门坎值信号由第三门坎电压240以及第一门坎电压220所提供。比较器222、232、以及242的输出操作上耦接到二进制转换逻辑260，二进制转换逻辑260基于自比较器222、232以及242接收的指示而输出一个2位值。
由于至少两个差动对的使用，已知差动解决办法的问题就是会引起不理想的(suboptimal)比较器设定。每个差动对对比较器偏置都有所贡献，因此引起了偏置电压的净增长。此外，这样的设定或者呈现出受限的线性度效能，因此需要使用退化(degeneration)，反过来引起了偏置电压的增加，或者这样的设定呈现出在输入以及参考之间的共模电压情况下，对差动成分(difference)很敏感。
图3为已知的ADC的另一个替代实施例，具体为2004年7月出版在IEEE期刊(Journal)固态电路(Solid-State)，题为“具有15-MHZ带宽以及11位解决方案的70-mW 300-MHz CMOS连续时间∑ΔADC”提出的ADC电路300的简化例子。此处，输入信号先转换为电流。为了示例说明，输入信号包括模拟差动输入电压信号305(图中记作Diff_Vin)，模拟差动输入电压信号305经由跨导(transconductor)310(图中标记为Gm)转换为差动电流信号。跨导310输出的差动电流信号输出提供给差动电压梯320，差动电压梯320包括一对电阻串340以及电阻串350，电阻串340以及电阻串350用于将已接收电流信号转换为电压信号342、344、346、352、354以及356(图中分别记作Vth_1n、Vth_2n、Vth_3n、Vth_1p、Vth_2p以及Vth_3p)，电压信号342、344、346、352、354以及356提供给比较器362、364以及366作为输入。除了来自输入信号305的差动电流，跨导310产生共模电流，该共模电流也流经电阻。附加的共模电流成分经由晶体管330、335(图中分别记作Mpn、Mpp)提供给电阻串340、350的每一者。上述共模电流的组合在电压梯320的每个电阻上产生了直流电压降。上述直流电压降在电压信号342、344、346、352、354以及356中表现出来，其中，电压信号342、344、346、352、354以及356提供给比较器362、364以及366的输入，以及对于比较器作为必要的门坎值。使用迭加原理(superposition principal)，由比较器362、364以及366输入接收的信号包括差动输入信号以及门坎电压的组合。
图3提供的配置的优点在于，在输入信号以及门坎值应用到比较器之前合并，可以使用零门坎值比较器。上述零门坎值比较器与分开处理输入信号以及门坎值的比较器相比更坚固而且功率利用更为有效，其中，分开处理输入信号以及门坎值的比较器例如图1以及图2中的配置。
尽管如此，使用图3配置的问题就是，输入电压与门坎值组合，门坎值更容易受到电源电压改变、偏移电流改变、温度改变、制程改变以及跨导(或者用于数字输入的D/A转换器)的装置不匹配等情况的影响。作为结果，门坎电压更容易受到引起了快闪式转移(transfer)特性改变的变动的影响，转移特性即，输入以及输出之间的关系。此类快闪式转移特性的改变强烈地引起了增益改变。在快闪式转换器用作反馈电路一部分的应用中，例如，在∑Δ转换器内的例子中，上述改变使得环路增益发生变化，因此可以引起效能降低或者甚至导致了不稳定。这样的增益改变也可以引起失真，例如在管线或者循环转换器中。由于门坎值不再是理想值的事实，所以，可以引起低增益状态或者甚至在余数(residue)放大器中的饱和(saturation)。
因此，对于包括门坎值产生电路的改进的集成电路、ADC电路以及方法的需求因此可以解决已知门坎值或者ADC电路的前述问题中的一个或者多个。
发明内容
对应的，本发明需要消除或者减轻上述一个或多个技术缺陷。有鉴于此，本发明的实施例提供包括门坎值产生电路的集成电路、ADC以及方法。
本发明一实施例提供一种集成电路，该集成电路包括门坎值产生电路以产生至少一差动电压信号，该差动电压信号用于一比较器电路内。该门坎值产生电路包括：至少一共模电流产生电路，用于产生至少一共模电流信号，该至少一共模电流信号包括一共模电流成分，其中，该至少一共模电流信号与至少一输入电流信号组合以产生一已组合电流信号，该至少一输入电流信号包括一差动输入成分，该已组合电流信号包括一已组合信号共模成分以及一已组合信号差动成分；一转换电路，用于接收该已组合电流信号，以及将该已组合电流信号转换为该用于该比较器电路内的至少一差动电压信号；其中，该门坎值产生电路进一步包括一反馈电路，用于接收该已组合信号共模成分的一指示，并将该已组合信号共模成分的已接收指示与一参考值作比较，以及至少部分基于该已组合信号共模成分的已接收指示与该参考值的比较结果，调整该至少一共模电流信号。
由此，从已组合电流信号的共模成分导出用于比较器电路内部的至少一差动电压信号的门坎值信号，已组合电流信号的共模成分可以被调整，以考虑例如电源电压改变、偏移电流改变、温度改变、制程改变以及跨导中装置不匹配(或者数字输入的D/A转换器)等等。相应地，预期共模成分大致上保证在已组合电流信号范围内，与上述的有害影响(detrimental influences)无关。由此，可靠的门坎电压可以在差动电压信号内以提供至比较器电路，该比较器电路使得一致(consistent)且可靠的快闪式转移特性被提供给上述实现门坎值产生电路的快闪式ADC，即，快闪式ADC的输入以及输出之间的关系，因此保持了一致增益等。
作为可选实施例，该已组合电流信号包括一差动信号对，该差动信号对的每一者包括一差动成分以及一共模成分，该差动成分对应至少该输入电流信号的该差动输入成分，以及该共模成分对应至少该共模电流信号的该共模电流成分，以及经由将该差动信号融合入一单一共模已组合电流信号，提供该已组合信号共模成分的指示。进一步的，该单一共模已组合电流信号流经一共享电阻，以产生一提供给该已组合信号共模成分的指示的电压信号。例如，该反馈电路包括一放大器，其中流经该共享电阻的该单一共模已组合电流信号产生的该电压信号提供给该放大器，以作为该已组合电流信号的共模成分的指示。该放大器进一步用于接收一参考电压，该参考电压对应该参考值，以及该放大器将该单一共模已组合电流信号产生的电压信号与该参考电压作比较，以及以一共模电流调整信号的形式输出该比较结果。
作为可选实施例，该共享电阻包括一电阻串，该电阻串包括电阻值为R的n个电阻；以及该转换电路包括一差动电压梯架构，该差动电压梯架构包括一对电阻串，该对电阻串用于将该已接收已组合电流信号转换为电压信号，以提供该至少一差动电压信号。该梯架构的每一电阻串包括电阻值为R/x的x个电阻，以及该门坎值产生电路用于提供在该至少一差动电压信号内的一门坎值步阶，该差动电压信号用于该比较器电路内部，该门坎值步阶等于：
REF nR × 1 2 × 2 × R x = REF nx - - - ( 1 )
作为可选实施例，该反馈电路包括一放大器，该放大器用于接收电压信号形式的该已组合信号共模成分的指示，然后将该已接收的电压信号与一参考电压作比较，该参考电压对应该参考值。例如，经由将该放大器的一输入耦接到该转换电路的至少一输入节点而提供该电压信号。该已组合电流信号经由至少一电阻提供给该转换电路。
作为可选实施例，该共模电流产生电路包括一对晶体管，该对晶体管用于从漏极端提供该共模电流信号。进一步的，该共模电流产生电路的晶体管的至少两栅极端耦接在一起，以提供一共栅极端节点，经由该共栅极端节点，该晶体管提供的该共模电流信号被调整。
作为可选实施例，该门坎值产生电路进一步包括至少一跨导电路，用于接收一差动输入电压信号，然后将该差动输入电压信号转换为该至少一输入电流信号。
作为可选实施例，该门坎值产生电路进一步包括至少一数模转换器电路，该至少一数模转换器电路用于接收一数字输入信号，以及将该数字输入信号转换为该至少一输入电流信号。
作为可选实施例，该转换电路进一步包括一差动电压梯架构，该差动电压梯架构包括一对电阻串，该对电阻串包括一第一电阻串以及一第二电阻串，该对电阻串用于将该已组合电流信号转换为多个电压信号，用以提供用于该比较器电路内部的该至少一差动电压信号。由该第一电阻串产生的一电压信号与由该第二电阻串产生的一反相等效电压信号成为一对，以产生用于该比较器电路内部的所述差动电压信号。
作为可选实施例，该门坎值产生电路产生该至少一差动电压信号，以用于快闪式模数转换器的一比较器电路内部。
作为可选实施例，该门坎值产生电路形成一模数转换器电路的一部分。
作为可选实施例，该模数转换器包括一个快闪式模数转换器。
本发明另提供一种电子装置，该电子装置包括门坎值产生电路以产生至少一差动电压信号，该至少一差动电压信号用于一比较器电路内。该门坎值产生电路包括：一共模电流产生电路，用于产生一共模电流信号，该共模电流信号与至少一输入电流信号组合，以产生包括一已组合信号共模成分的一已组合电流信号；一转换电路，用于接收该已组合电流信号，以及将该已组合电流信号转换为用于该比较器电路内部的至少一差动电压信号；以及一反馈电路，用于：接收该已组合信号共模成分的一指示；将该已组合信号共模成分的该已接收指示与一参考值作比较；以及至少部分基于该已组合信号共模成分的该已接收指示与一参考值的比较结果，经由该共模电流产生电路，调整该共模电流信号。
本发明再提供一种产生至少一差动电压信号的方法，其中该至少一差动电压信号用于一比较器电路内。该方法包括：将至少一共模电流信号与至少一输入电流信号组合，以产生一已组合电流信号，该已组合电流信号包括一已组合信号共模成分；将该已组合电流信号转换为用于该比较器电路内部的该至少一差动电压信号；将该已组合信号共模成分与一参考值作比较；以及至少部分基于该已组合信号共模成分与一参考值的比较结果，调整该至少一共模电流信号。
本发明的上述实施例对应于或者可参考下述描述的具体实施方式。
附图说明
以下结合附图，对本发明做进一步的描述。图中的元件仅为简洁清楚起见而显示，而非按照特定尺寸标准描绘。图中的对应标号也是为了方便理解。
图1为传统的ADC电路的实施例。
图2为传统的ADC电路的另一实施例。
图3为传统的ADC电路的又一个替代实施例。
图4为门坎值产生电路的示例。
图5为门坎值产生电路的一个替代实施例。
图6为门坎值产生电路的又一个替代实施例。
图7为使用该门坎值产生电路的一种实施例的电子装置的示意图。
图8为产生用于比较器内部的至少一差动电压信号的方法的例子的简化流程图。
具体实施方式
本发明的例子依据快闪式ADC而描述，快闪式ADC也作为直接转换ADC为人所熟知。尽管如此，本领与习知技艺着可以了解，本发明的概念仅以产生包括差动信号成分以及门坎值信号成分的差动电压信号的任一类型的电路体现，其中，包括差动信号成分以及门坎值信号成分的差动电压信号需要在比较器电路中使用。在多个应用中，依据本发明的实施例，用于产生至少一差动电压信号的门坎值产生电路的适应性改变(adaptation)有效地将至少一共模电流信号与至少一输入电流信号组合，以产生已组合电流信号，其中，该至少一差动电压信号用于比较器电路中，该至少一共模电流信号包括第一共模电流成分，该至少一输入电流信号包括一差动输入成分，该已组合电流信号包括已组合信号共模成分以及已组合信号差动成分，以及门坎值产生电路的适应性改变将该已组合电流信号转换为至少一差动电压信号，该至少一差动电压信号用于比较器电路中。该门坎值产生电路进一步有效地接收该已组合信号共模成分的指示，将该已组合信号共模成分的已接收指示与参考值作比较，以及至少部分地基于该已组合信号共模成分的已接收指示与参考值的比较结果，调整该至少一共模电流信号。
以此方式，从已组合电流信号的共模成分导出用于比较器电路内部的至少一差动电压信号的门坎值信号，已组合电流信号的共模成分可以被调整，以考虑例如电源电压改变、偏移电流改变、温度改变、制程改变以及跨导中装置不匹配(或者数字输入的D/A转换器)等等。相应地，预期共模成分大致上保证在已组合电流信号范围内，与上述的有害影响(detrimental influences)无关。由此，可靠的门坎电压可以在差动电压信号内以提供至比较器电路，该比较器电路使得一致(consistent)且可靠的快闪式转移特性被提供给上述实现门坎值产生电路的快闪式ADC，即，快闪式ADC的输入以及输出之间的关系，因此保持了一致增益等。
进一步说，快闪式转换器用作反馈环路的一部分的情况的应用中，例如，∑-Δ转换器中，对于来自使用先前解决方法的环路增益改变引起的效能降低、不稳定性、失真等问题，基本上可以避免。
现在参考图4，图4为门坎值产生电路400的示例。对于示例而言，门坎值产生电路400形成了ADC 401的一部分，而且更具体地用于示例说明快闪式ADC。快闪式转换器的优点在于与使用多级方式以连续获得“正确”数字值的很多其他类型的ADC相比很快。进一步说，快闪式转换器倾向于实现相对简单，而且除了模拟比较器，只需要用于最终转换为二进制的逻辑。可以考虑将门坎值产生电路400用于集成电路402中。
门坎值产生电路400包括共模电流产生电路410，共模电流产生电路410用于产生包括共模成分的共模电流信号。在积分系统中，例如快闪式ADC 401形成集成电路402的情况下的例子中，电源与接地线可以流经大量的噪声，这会显著地影响电路的效能。为了减少这类噪声的影响，期望使用差动信号，差动信号对于电源与接地在线存在的噪声具有更大的容限。相应地，示例共模电流产生电路410包括一对晶体管，为晶体管412以及晶体管414，用于从漏极提供共模电流信号415。共模电流信号415由晶体管412以及晶体管414提供，共模电流信号415可以经由栅极端的方式而调整，示例操作上均耦接在一起，以提供共栅极端节点418。
共模电流信号415与输入电流信号425组合，以产生已组合电流信号430。相应地，输入信号以及共模信号在电流域组合(相加)。对于此实施例，输入电流信号425由跨导电路420提供，跨导电路420用于接收差动输入电压信号405作为输入，然后将该差动输入电压信号405转换为输入电流信号425，输入电流信号425包括差动输入成分。除了差动输入成分，输入电流信号425可以进一步包括共模成分，该共模成分由跨导电路420产生。相应地，已组合电流信号430可以包括已组合差动成分以及已组合共模成分，其中，差动成分来自输入电流信号425的差动成分，已组合共模成分包括来自共模电流信号415的第一共模成分以及来自输入电流信号425的另一共模成分。
门坎值产生电路400进一步包括转换电路435，转换电路435用于接收已组合电流信号430，然后将已组合电流信号430转换为用于比较器内的至少一差动电压信号。对于此实施例，转换电路435包括差动电压梯架构，差动电压梯架构包括一对电阻串440以及450，电阻串440以及450用以将已接收已组合电流信号430转换为电压信号442、444、446、452、454以及456，电压信号442、444、446、452、454以及456可以用于提供比较器(例如，比较器电路460)内使用的一个或者多个差动电压信号。
为了示例说明，比较器电路460包括比较器462、464以及466，比较器462、464以及466的每一者用于接收差动电压信号，该差动电压信号由转换电路435提供。特别地，第一比较器462用于接收，例如正差动成分以及负差动成分，其中，第一电阻串440的最上端(uppermost)的电压信号442作为正差动成分，以及第二电阻串450的最低端(lowermost)电压信号452作为负差动成分。第二比较器464用于接收正差动成分以及负差动成分，其中，第一电阻串440的次上端(second uppermost)电压信号444作为正差动成分，以及第二电阻串450的次上端电压信号454作为负差动成分。最后一个比较器466用于接收正差动成分以及负差动成分，其中，第一电阻串440的最低端电压信号446作为正差动成分，以及第二电阻串450的最上端电压信号456作为负差动成分。
以此方式，第一电阻串440所产生的每一个电压信号与第二电阻串450产生的反相等效(inverse equivalent)电压信号成对(例如，示意的对角放置)，以产生用于比较器462、464以及466比较所用的差动电压信号。可以了解到，比较器电路460包括3个比较器的情况下，电阻串440以及电阻串450的每一者用于提供3个电压信号，第二电阻串450的次上端电压信号454，被第二比较器464接收作为差动成分，电压信号454可以为第一电阻串440的次上端电压信号的信号相同。
虽然该实施例包括3个比较器和两个电阻串，但是可以理解的是，例如基于应用，可以使用其他数量的比较器以及/或者电阻串。
比较器462、464以及466的每一者用于实施已接收差动信号的比较，以及输出比较结果的指示，如先前技术所知。比较器462、464以及466的输出提供给二进制转换逻辑470，二进制转换逻辑470接收比较器462、464以及466输出的指示，二进制转换逻辑470基于已接收指示输出一个二进制值。
如先前所述，已组合电流信号430包括来自输入电流信号425的差动成分及共模电流信号415的第一共模成分，可能的话，进一步包括来自输入电流信号425的共模成分。在已组合电流信号430中的共模成分在电压梯435的每个电阻上产生了一个直流电压降。所述直流电压降以电压信号442、444、446、452、454以及456的形式出现，然后，所述直流电压降提供给比较器462、464以及466，以及代表用于比较器的门坎值。使用迭加原理，比较器462、464以及466接收的信号包括差动输入信号以及所述门坎电压的组合。在输入信号以及门坎值应用之前，以此方式通过将输入信号以及门坎值组合，可以使用零门坎值比较器，其中，零门坎值比较器，与分开处理输入以及门坎值的比较器相比，具有更坚固以及功效更高的优势，而分开处理输入以及门坎值的比较器例如图1以及图2所示的先前技术配置。
根据一些例子，门坎值产生电路400进一步包括反馈电路480，反馈电路480用于接收已组合电流信号430的共模成分的指示，将已接收指示与参考值比较，以及至少部分基于已组合信号共模成分的已经接收指示与参考值的比较结果，调整共模电流产生电路410所产生的共模电流信号415。虽然其他因素可能影响共模电流的调整(例如，最大/最小电流值，更复杂“斜坡，ramping”实现，等等)，可以理解这样的因素会提供较差结果。在此实施例中，监视已组合电流信号430的直流成分，然后将已组合电流信号430的直流成分与参考值作比较(参考值也为直流值)，可以作简单的比较。
例如，已组合电流信号430融合为单一的共模信号，前述已组合电流信号430包括差动信号，该差动信号包括差动成分以及共模成分。通过融合该差动已组合电流信号，以此方式产生单一共模已组合信号，差动已组合电流信号内的差动成分有效地相加到零，仅留下共模成分仍然留在单一共模已组合信号中。所导致的(Resulting)单一共模已组合电流信号然后可以转换为电压信号，以提供已组合电流信号430的共模成分的指示。
更具体地示例说明，在融合进已组合共模电流信号437之前，通过共享电阻482，电阻串440以及450操作上耦接到接地端，以使已组合电流信号430流经电阻串440以及450。所导致的已组合共模电流信号437然后经共享电阻482流向接地端，使得共享电阻482上建立电势差，该电势差大致上与已组合电流信号430的共模成分成比例。共享电阻482上的电势产生了电压信号484，电压信号484提供给放大器486作为已组合电流信号430的共模成分的指示。参考电压488也提供给放大器486，放大器486将电压信号484与参考电压488作比较，然后以共模电流调整信号490的形式输出比较结果。共模电流调整信号490然后提供给共模电流产生电路410的共栅极端418。
以此方式，基于已组合信号共模成分的已接收指示与参考值的比较结果，反馈电路480也调整共模电流产生电路410产生的共模电流信号415，然后就得到了已组合电流信号430的共模成分，其中，来自已组合电流信号430的差动电压信号的门坎值信号成分用于比较器电路460内部。然后，下列因素就可以被调整从而纳入考虑：例如，电源电压改变、偏移电流改变、温度改变、制程改变、跨导中的装置不匹配(或者用于数字输入的D/A转换器)等等。相应地，预期共模成分可以大致保证在已组合电流信号范围内，与上述不良影响无关。作为结果，可靠的门坎电压可以在差动电压信号的范围内提供，以用于比较器电路内部，这保证了用于快闪式ADC 401的连续以及可靠的快闪式转移特性(在快闪式ADC 401内部实现门坎值产生电路)，即在快闪式ADC的输入以及输出之间的关系，因此可以保持一致的增益等等。
请参考图5，图5为门坎值产生电路500的替代实施例。以与图4相同的方式，图5所示的门坎值产生电路500形成了快闪式ADC 501的一部分。为了清楚说明，可以将参考数值用于图4以及图5。
门坎值产生电路500包括共模电流产生电路410，共模电流产生电路410用于产生共模电流信号415，共模电流信号415包括共模成分。共模电流信号415与输入电流信号425组合，以产生已组合电流信号430。为了示例说明，输入电流信号425由跨导电路420提供，跨导电路420用于接收差动输入电压信号405，以及将插动输入电压信号405转换为输入电流信号425。
门坎值产生电路500进一步包括转换电路435，转换电路435用于接收已组合电流信号430，然后转换电路435将已组合电流信号转换为比较器电路内部使用的至少一差动电压信号。为了示例说明，转换电路435包括差动电压梯架构，差动电压梯架构包括一对电阻串440以及电阻串450，电阻串440以及450用于将已接收已组合电流信号430转换为电压信号442、444、446、452、454以及456，电压信号442、444、446、452、456可以用于提供比较器电路(例如，比较器电路460)内部使用的一个或者多个差动电压信号。
为了示例说明，比较器电路460包括比较器462、464以及466，比较器462、464以及466的每一者接收转换电路435提供的差动电压信号。更具体地为了示例说明，由第一电阻串440产生的每个电压信号与第二电阻串450产生的反相等效电压信号成对(例如，图标对角放置)，以产生比较器462、464以及466比较所用的差动电压信号。比较器462、464以及466的每一者用于实施已接收差动电压信号的比较，然后，输出比较结果的指示，如先前技术所知。比较器462、464以及466的输出提供给二进制转换逻辑470，二进制转换逻辑470接收比较器462、464以及466输出的指示，反过来，比较器462、464以及466基于已接收指示输出二进制值。
门坎值产生电路500进一步包括反馈电路580，反馈电路580用于接收已组合电流信号430的共模成分的指示，将已接收指示与参考值作比较，然后至少部分基于已组合信号共模成分的已接收指示与参考值的比较结果，调整共模电流产生电路410的共模电流信号415。反馈电路580包括放大器486，放大器486用于以电压信号484的形式，接收已组合电流信号430的共模成分的指示(其中，经由将放大器486的一个输入端操作上耦节到转换电路435的输入节点，提供已组合电流信号430的共模成分的指示)，然后将已接收电压信号484与参考电压488作比较，然后以共模电流调整信号490的形式输出比较结果。然后，该共模电流调整信号490可以提供给，例如，电流产生电路410的共栅极端节点418。
为了说明图5的示例，电压信号484提供给反馈电路580的比较器486，作为已组合电流信号430的共模成分的指示，电压信号484以放大器486的输入586的形式提供电压信号484。放大器486操作上耦接到转换电路435的输入节点535上，其中，已组合电流信号430经由电阻582提供给转换电路435。以此方式，转换电路435的电压的指示提供给放大器486，其中，该电压的指示代表电流流经转换电路435中。以图4所示的相同方式，转换电路435的电压的任何差动成分，在放大器486的输入586有效地相加为零，其中，转换电路435的电压的任何差动成分来自差动电流信号430内的差动成分。因此，只有转换电路435的电压的共模成分呈现在比较器486的输入586上。
现在参考图6，图6为门坎值产生电路600的进一步的替代实施例。再次说明，与图4以及图6相同的参考标号会再次使用。
门坎值产生电路600包括共模电流产生电路410，共模电流产生电路410用于产生共模电流信号415，共模电流信号415包括共模成分。共模电流信号415于第一输入电流信号425组合，第一输入电流信号425由跨导电流420提供，跨导电流420用于接收差动输入电压信号405，然后将差动输入电压信号405转换为输入电流信号425。对于图6的示例，共模电流信号415以及第一电流信号425进一步与第二输入电流信号625组合，其中，第二输入电流信号625由跨导电路620提供，跨导电路620用于接收差动输入电压信号605，然后将差动输入电压信号605转换为第二输入电流信号625。进一步为了示例说明，共模电流信号415以及输入电流信号425、625也与第三输入电流信号615组合，第三输入电流信号615由数模转换器电路610提供，数模转换器电路610用于接收数字输入信号612，然后将数字输入信号612转换为第三输入电流信号615。例如，数字输入信号612可以包括来自数字输入的反馈路径(图未示)的一部分，回到模拟域，其中，数字输入例如来自模数转换器，门坎值产生电路600形成例如模数转换器一部分。以此方式，数字反馈允许数字量化噪声的选择性频谱抑制(spectral suppression)。用于此类量化抑制的要求为过取样(oversampling)。因此，对于图6的示例，共模电流信号415以及输入电流信号425、625以及615的组合产生已组合电流信号630。
考虑到任何数量的输入信号可以与共模电流信号415组合，以产生已组合电流信号630。进一步说，考虑到门坎值产生电路600可以包括多于一个的共模产生电路，例如，可以产生多于一个的共模电流信号，然后与一个或者多个输入信号组合，以产生已组合电流信号630。
门坎值产生电路600进一步包括转换电路435，转换电路435用于接收已组合电流信号630，然后将已组合电流信号630转换为用于比较器电路的至少一差动电压信号。为了示例说明，转换电路435包括差动电压梯架构，差动电压梯架构包括一对电阻串440以及450，电阻串440以及450用于将已接收已组合电流信号630转换为电压信号442、444、446、452、454以及456，电压信号442、444、446、452、454以及456可用于提供用于比较器电路内部的一个或者多个差动电压信号，比较器电路例如，图4所示的比较器电路460。
门坎值产生电路600进一步包括反馈电路680，反馈电路680用于接收已组合电流信号630的共模成分的指示，将已接收指示于参考值作比较，然后至少部分基于该已组合信号共模成分的已接收指示与该参考值的比较结果，调整共模电路产生电路410所产生的共模电流信号415。更具体地说明，电阻串440以及450操作上经由电阻串682的形式的共享电阻，耦接到接地端，使得已组合电流信号630融合到已组合共模电流信号637之前，已组合电流信号630流经电阻串440以及电阻串450。所导致的共模电流信号637然后流经共享电阻串682，到接地端，这样在共享电阻串682上产生电势差，该电势差大致与已组合电流信号630的共模成分成比例。共享电阻串682的电势差产生了电压信号684，电压信号684提供给放大器486作为已组合电流信号630的共模成分的指示。参考电压488也提供给放大器486，放大器486将电压信号684与参考电压488作比较，然后以共模电流调整信号490形式输出比较结果。共模电流调整信号490然后提供给共模电流产生电路410的共栅极端节点418。
对于图6的示例，反馈电路680内的电阻串682包括值为R的n个电阻，电阻串440以及电阻串450的每个电阻包括值为R/x的x个电阻。以此方式，门坎值产生电路在差动电压信号范围内，提供一门坎值步阶(step)，提供给例如，比较器电路460内的比较器462、464以及466的差动电压信号范围内的门坎值步阶(图4)等于：
REF nR × 1 2 × 2 × R x = REF nx , - - - [ 1 ]
其中，REF为参考电压值。因此，在电阻串682包括值为R的4个电阻，电阻串440以及450的每一者包括值为R/7的7个电阻，门坎值步阶等于：
REF 4 R × 1 2 × 2 × R 4 = REF 28 , - - - [ 2 ]
可以看出，对于该实现，门坎电压只于电阻的比例有关系，而且即使由于制程的以及温度的改变电阻值发生改变，仍然可以很精确。
参考图7，图7为电子装置的示意图，该电子装置可以适应性使用门坎值电路的例子之一。对于此示例，电子装置包括无线通信单元700，其中，在蜂窝通信情况下，无线通信单元700可以为移动用户单元(mobile subscriber unit，简称MS)，或者依据第三代合作计划(3rd Generation Partnership Project，3GPP)通信系统，无线通信单元700可以为用户设备(User Equipment，UE)，所以无线通信单元700可以为MS 700或者UE 700。无线通信单元700包括天线702，较优地，耦接到双工(dulplex)滤波器或者天线开关704上，双工滤波器或者天线开关704提供MS 700内部的接收以及发送链之间的隔离。
接收机链中，如先前技术所知，包括接收机前端电路706(有效地提供接收、滤波以及中间或者基带频率转换)。前端电路706串联耦接到信号处理模块708。信号处理模块708的输出提供给适当的输出装置710，例如屏幕(screen)或者平面显示器(flat panel display)。控制器714维持整体用户单元控制，以及控制器714耦接到接收机前端电路706以及信号处理模块708(通常由数字信号处理器实现)。控制器714也耦接储存器装置716，储存器装置716也选择性地储存运作定制(regime)，例如译码/编码函数、同步样态以及类似定制。
对于发送链，实质上包括输入设备720，例如，键盘，通过发送器/调变器722，以及功率放大器724串联耦接到天线702。发送链中的信号处理模块708可以实现为与接收链中处理器不同。可替换地，信号处理模块708可以用于实现发送以及接收信号的处理，如图7所示。明确地，MS 700内的各种组件可以离散或者积分组件形式实现，最终架构因此只为特定用途(application-specific)或者设定选择。
依据本发明的实施例，MS 700可以包括一个或者多个门坎值产生电路，例如，包括如图4至图6所述的任何形式。例如，MS 700的接收机前端电路可以典型地包括射频放大、滤波以及将RF信号转换为模拟基频信号的基频转换电路。因此，基频处理电路，例如信号处理模块708可以包括一个或者多个模拟至数字电路，模拟至数字电路包括用于将已接收模拟信号转换为数字(基频)信号的这样的门坎值电路等等。
所属领域具有通常知识者应当了解，虽然以无线通信单元的形式的电子装置，电子装置的替代的应用以及形式可以等校地包括模数转换器，以及类似的电路，其中，可以实现依据本发明的门坎值产生电路。
现在参考图8，图8为产生用于比较器内部的至少一差动电压信号的方法的例子的简化流程800，该至少一差动电压信号包括差动信号成分以及门坎值信号成分。
该方法以步骤810开始，接收至少一输入信号。例如，这样的输入信号可以包括模拟信号，例如差动输入电压信号。可替代地，这样的输入信号可以包括数字输入信号。然后，步骤820，将该至少一已接收信号转换为输入电流信号，该至少一输入电流信号包括差动输入成分。例如，在模拟信号情况下，例如差动输入电压信号，输入信号可以由跨导电路转换为输入电流信号。可替代地，在数字输入信号的情况下，输入信号可以由数模转换器转换为输入电流信号。然后在步骤830产生至少一共模电流信号，该至少一共模电流信号包括共模电流成分，然后在步骤840，将该至少一共模电流信号与至少一输入电流信号组合，以产生已组合电流信号，已组合电流信号用于转换为至少一差动电压信号，例如经由包括一对电阻串的电压梯架构的方式。然后在步骤850接收已组合电流信号的共模成分的指示。步骤860中，将接收到的指示与一个参考值比较。然后，在步骤870，至少部分基于已接收指示与参考值的比较结果，调整至少一共模电流信号，然后在步骤880将已组合电流信号转换为至少一差动电压信号。
优选的，本发明的至少一些实施例为比较器提供门坎值，该门坎值在电源电压改变、偏移电流改变以及温度改变的情况下均为稳定状态。门坎值在任何制程改变存在的情况下也是稳定的，其中，制程改变影响电路组件。门坎值在跨导电路或者数模转换器电路的制程不匹配的情况下，也是稳定的，其中，跨导电路或者数模转换器电路用于将输入信号转换为电流信号，上述电流信号使得上述电路产生共模输出电流。
可以了解到，前述发明概念可以由半导体制造商用到任何包括门坎值产生电路的集成电路中。进一步可以了解到，例如，半导体制造商可以将本发明的概念应用到单独的(stand alone)装置的设定中，单独的装置例如快闪式模数转换器，或者特定用途集成电路(Application-Specific Integrated Circuit，ASIC)以及/或者任何其他子系统单元。可以了解的是，所述的本发明的概念特别地，但是不是唯一的，可用于模数转换器，更具体地，可用于单独的快闪式转换器或者嵌入在较大应用中的快闪式转换器，其中，较大应用，例如∑-Δ、管线以及循环模数转换器。
可以了解到，为了清楚说明，上述描述参考不同的功能单元以及电路描述了本发明的实施例。尽管如此，很明显，在不同功能单元或者电路之间的功能的适当分配，例如，参考反馈电路或者共模电流产生电路，可以在不偏离发明的情况下使用。例如，示例的功能可以由分开的功能单元或者电路实现。此处，特定功能单元的参考仅用于提供所述功能的适当方式，而不是严格的逻辑或者实体架构或者组织。
本发明的实施例可以任何适当的形式实现，包括硬件、软件固件或者上述几者的组合。本发明可以选择性地实现，至少部分地，计算器软件运行在一个或者多个数据处理器以及/或者数字信号处理器，或者可配置模块组件(例如，FPGA装置)上。因此，本发明实施例的单元或者组件可以实体上、功能上以及逻辑上以任何适当的方式实现。的确，功能可以单一单元、多个单元、或者作为其他功能单元的部分而实现。
虽然本发明已经关联一些实施方式而进行描述，但是不限于所述特定形式。相反，本发明的范围由所附权利要求限制为准。此外，虽然某个技术特征可以与特定的实施例关联而描述，但是所属领域具有通常知识者可以理解，所述实施例的各个技术特征可以依据本发明而联合。在权利要求中，术语“包括”不排除其他组件或者步骤。
进一步说，虽然分开列出，多个方式、组件或者方法步骤可以经由例如，单一单元或者电路的方式而实现。此外，虽然分开的技术特征可以包括在不同的权利要求中，这些都可以充分利用以组合，然后，不同的权利要求中包括的技术特征，不意味着不同的权利要求中包括的技术特征的组合是不可行以及/或者没有优势的。而且，一类权利要求中包括的技术特征也不意味着为对于该类权利要求的限制，并且暗示出，适当的情况下，该技术特征对于其他类权利要求而言，也是均等可用的。
进一步说，权利要求种技术特征的顺序不意味着，其中的技术特征必须以方法权利要求中分开的步骤的特定顺序而实现。相反，上述步骤可以任何适当的顺序实现。此外，步骤可以任何适当的顺序实施。另外，单数描述不意味着排除复数。因此，“一”、“一个”、“第一”、“第二”等等，也不排除多个的情况。
因此，说明书描述了包括门坎值产生电路的改进的集成电路，包括门坎值产生电路的电子装置以及运作方法，其中，先前技术的前述至少的一缺点可以大致上被消除。

Claims (20)

1.一种集成电路，该集成电路包括门坎值产生电路以产生至少一差动电压信号，该差动电压信号用于一比较器电路内，该门坎值产生电路包括：
至少一共模电流产生电路，用于产生至少一共模电流信号，该至少一共模电流信号包括一共模电流成分，其中，该至少一共模电流信号与至少一输入电流信号组合以产生一已组合电流信号，该至少一输入电流信号包括一差动输入成分，该已组合电流信号包括一已组合信号共模成分以及一已组合信号差动成分；
一转换电路，用于接收该已组合电流信号，以及将该已组合电流信号转换为该用于该比较器电路内的至少一差动电压信号；
其中，该门坎值产生电路进一步包括一反馈电路，用于接收该已组合信号共模成分的一指示，并将该已组合信号共模成分的已接收指示与一参考值作比较，以及至少部分基于该已组合信号共模成分的已接收指示与该参考值的比较结果，调整该至少一共模电流信号。
2.如权利要求1所述的集成电路，其特征在于，该已组合电流信号包括一差动信号对，该差动信号对的每一者包括一差动成分以及一共模成分，该差动成分对应至少该输入电流信号的该差动输入成分，以及该共模成分对应至少该共模电流信号的该共模电流成分，以及经由将该差动信号融合入一单一共模已组合电流信号，提供该已组合信号共模成分的指示。
3.如权利要求2所述的集成电路，其特征在于，该单一共模已组合电流信号流经一共享电阻，以产生一提供给该已组合信号共模成分的指示的电压信号。
4.如权利要求3所述的集成电路，其特征在于，该反馈电路包括一放大器，其中流经该共享电阻的该单一共模已组合电流信号产生的该电压信号提供给该放大器，以作为该已组合信号的共模成分的指示。
5.如权利要求4所述的集成电路，其特征在于，该放大器进一步用于接收一参考电压，该参考电压对应该参考值，以及该放大器将该单一共模已组合电流信号产生的电压信号与该参考电压作比较，以及以一共模电流调整信号的形式输出该比较结果，其中，该单一共模已组合电流流经该共享电阻。
6.如权利要求4所述的集成电路，其特征在于：
该共享电阻包括一电阻串，该电阻串包括电阻值为R的n个电阻；以及
该转换电路包括一差动电压梯架构，该差动电压梯架构包括一对电阻串，该对电阻串用于将该已接收已组合电流信号转换为电压信号，以提供该至少一差动电压信号，用于该比较器电路内。
7.如权利要求6所述的集成电路，其特征在于，该梯架构的每一电阻串包括电阻值为R/x的x个电阻，以及
该门坎值产生电路用于提供在该至少一差动电压信号内的一门坎值步阶，该差动电压信号用于该比较器电路内部，该门坎值步阶等于：
REF nR × 1 2 × 2 × R x = REF nx .
8.如权利要求1所述的集成电路，其特征在于，该反馈电路包括一放大器，该放大器用于接收电压信号形式的该已组合信号共模成分的指示，然后将该已接收的电压信号与一参考电压作比较，该参考电压对应该参考值。
9.如权利要求8所述的集成电路，其特征在于，该已组合信号共模成分之该指示以一电压信号的形式被接收，其中，该电压信号，经由将该放大器的一输入耦接到该转换电路的至少一输入节点而提供该电压信号。
10.如权利要求9所述的集成电路，其特征在于，该已组合电流信号经由至少一电阻提供给该转换电路。
11.如权利要求1所述的集成电路，其特征在于，该共模电流产生电路包括一对晶体管，该对晶体管用于从漏极端提供该共模电流信号。
12.如权利要求11所述的集成电路，其特征在于，该共模电流产生电路的晶体管的至少两栅极端耦接在一起，以提供一共栅极端节点，经由该共栅极端节点，该晶体管提供的该共模电流信号被调整。
13.如权利要求1所述的集成电路，其特征在于，该门坎值产生电路进一步包括至少一跨导电路，用于接收一差动输入电压信号，然后将该差动输入电压信号转换为该至少一输入电流信号。
14.如权利要求1所述的集成电路，其特征在于，该门坎值产生电路进一步包括至少一数模转换器电路，该至少一数模转换器电路用于接收一数字输入信号，以及将该数字输入信号转换为该至少一输入电流信号。
15.如权利要求1所述的集成电路，其特征在于，该转换电路进一步包括一差动电压梯架构，该差动电压梯架构包括一对电阻串，该对电阻串包括一第一电阻串以及一第二电阻串，该对电阻串用于将该已组合电流信号转换为多个电压信号，用以提供用于该比较器电路内部的该至少一差动电压信号。
16.如权利要求15所述的集成电路，其特征在于，由该第一电阻串产生的一电压信号与由该第二电阻串产生的一反相等效电压信号成为一对，以产生用于该比较器电路内部的所述差动电压信号。
17.如权利要求1所述的集成电路，其特征在于，该门坎值产生电路产生该至少一差动电压信号，以用于快闪式模数转换器的一比较器电路内部。
18.如权利要求1所述的集成电路，其特征在于，该门坎值产生电路形成一模数转换器电路的一部分。
19.一种电子装置，该电子装置包括门坎值产生电路以产生至少一差动电压信号，该至少一差动电压信号用于一比较器电路内，
该门坎值产生电路包括：
一共模电流产生电路，用于产生一共模电流信号，该共模电流信号与至少一输入电流信号组合，以产生包括一已组合信号共模成分的一已组合电流信号；
一转换电路，用于接收该已组合电流信号，以及将该已组合电流信号转换为用于该比较器电路内部的至少一差动电压信号；以及
一反馈电路，用于：
接收该已组合信号共模成分的一指示；
将该已组合信号共模成分的该已接收指示与一参考值作比较；以及
至少部分基于该已组合信号共模成分的该已接收指示与一参考值的比较结果，经由该共模电流产生电路，调整该共模电流信号。
20.一种产生至少一差动电压信号的方法，其中该至少一差动电压信号用于一比较器电路内，该方法包括：
将至少一共模电流信号与至少一输入电流信号组合，以产生一已组合电流信号，该已组合电流信号包括一已组合信号共模成分；
将该已组合电流信号转换为用于该比较器电路内部的该至少一差动电压信号；
将该已组合信号共模成分与一参考值作比较；以及
至少部分基于该已组合信号共模成分与一参考值的比较结果，调整该至少一共模电流信号。
CN201080041392.6A 2009-09-18 2010-09-20 包括门坎值产生电路的集成电路、电子装置以及方法 Expired - Fee Related CN102498672B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/562,144 2009-09-18
US12/562,144 US7936298B2 (en) 2009-09-18 2009-09-18 Integrated circuit and electronic device comprising threshold generation circuitry and method therefor
PCT/SG2010/000349 WO2011034505A2 (en) 2009-09-18 2010-09-20 Integrated circuit and electronic device comprising threshold generation circuitry and method therefor

Publications (2)

Publication Number Publication Date
CN102498672A true CN102498672A (zh) 2012-06-13
CN102498672B CN102498672B (zh) 2015-01-28

Family

ID=43756110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080041392.6A Expired - Fee Related CN102498672B (zh) 2009-09-18 2010-09-20 包括门坎值产生电路的集成电路、电子装置以及方法

Country Status (6)

Country Link
US (1) US7936298B2 (zh)
EP (1) EP2465203B1 (zh)
JP (1) JP5490903B2 (zh)
CN (1) CN102498672B (zh)
TW (1) TW201112644A (zh)
WO (1) WO2011034505A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720631A (zh) * 2016-01-22 2016-06-29 珠海市魅族科技有限公司 一种电子终端及充电设备
CN105720632A (zh) * 2016-01-22 2016-06-29 珠海市魅族科技有限公司 电流增大模块及电子终端
CN105871375A (zh) * 2015-02-10 2016-08-17 联发科技股份有限公司 模拟至数字转换器以及用于校准其偏移的校准方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799751B2 (ja) * 2011-01-31 2015-10-28 ソニー株式会社 電圧発生回路、共振回路、通信装置、通信システム、ワイヤレス充電システム、電源装置、及び、電子機器
TWI467923B (zh) * 2012-01-16 2015-01-01 Novatek Microelectronics Corp 類比到數位轉換電路以及類比到數位轉換方法
US10175271B2 (en) * 2012-12-31 2019-01-08 Silicon Laboratories Inc. Apparatus for differencing comparator and associated methods
US10192590B1 (en) * 2017-10-19 2019-01-29 Globalfoundries Inc. Differential voltage generator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020041200A1 (en) * 2000-10-05 2002-04-11 Yu-Hua Liu Correction system of resistance inaccuracy in an integrated circuit process
US20050030216A1 (en) * 2003-08-06 2005-02-10 Linder Lloyd F. Resistive ladder, summing node circuit, and trimming method for a subranging analog to digital converter
CN1595810A (zh) * 2003-09-11 2005-03-16 因芬尼昂技术股份公司 半导体电路装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5115206A (en) * 1990-11-08 1992-05-19 North American Philips Corp., Signetics Division Merged differential amplifier and current source
US5055847A (en) * 1991-02-19 1991-10-08 Motorola, Inc. Differential sensing current-steering analog-to-digital converter
US5231399A (en) * 1991-09-27 1993-07-27 Trw Inc. Differential quantizer reference resistor ladder for use with an analog-to-digital converter
US5589831A (en) * 1995-01-30 1996-12-31 Samsung Semiconductor, Inc. Fully differential flash ADC based on the voltage follower amplifier structure
JPH1065542A (ja) * 1996-08-16 1998-03-06 Texas Instr Japan Ltd アナログ／ディジタル変換回路
US5877718A (en) * 1997-03-24 1999-03-02 International Business Machines Corporation Differential analog-to-digital converter with low power consumption
US5990814A (en) * 1997-09-05 1999-11-23 Cirrus Logic, Inc. Method and circuit for calibration of flash analog to digital converters
JP2000165241A (ja) * 1998-11-24 2000-06-16 Hitachi Ltd Ａ／ｄ変換器及び半導体集積回路
US6255979B1 (en) * 1999-02-24 2001-07-03 Intel Corporation CMOS flash analog to digital converter compensation
US6437724B1 (en) * 1999-11-05 2002-08-20 Texas Instruments Incorporated Fully differential flash A/D converter
US6603416B2 (en) * 2001-10-01 2003-08-05 International Business Machines Corporation Method and circuit for dynamic calibration of flash analog to digital converters
JP4515720B2 (ja) * 2002-06-25 2010-08-04 パナソニック株式会社 オフセット制御回路及び信号処理装置
US6833800B1 (en) * 2003-09-17 2004-12-21 Analog Devices, Inc. Differential comparator systems with enhanced dynamic range
EP1770866B1 (en) * 2005-09-12 2008-04-02 Rohde & Schwarz GmbH & Co. KG High-speed analog/digital converter
US7212144B1 (en) * 2006-01-18 2007-05-01 Marvell World Trade Ltd. Flash ADC
US7279937B2 (en) * 2006-01-25 2007-10-09 Lsi Corporation Programmable amplitude line driver
US7679443B2 (en) * 2006-08-31 2010-03-16 Texas Instruments Incorporated System and method for common mode translation
US7750737B2 (en) * 2007-09-05 2010-07-06 Texas Instruments Incorporated Common mode stabilization in a fully differential amplifier
US7760126B2 (en) * 2007-12-07 2010-07-20 Kenet, Inc. Flash converter differential reference ladder auto-zero circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020041200A1 (en) * 2000-10-05 2002-04-11 Yu-Hua Liu Correction system of resistance inaccuracy in an integrated circuit process
US20050030216A1 (en) * 2003-08-06 2005-02-10 Linder Lloyd F. Resistive ladder, summing node circuit, and trimming method for a subranging analog to digital converter
CN1595810A (zh) * 2003-09-11 2005-03-16 因芬尼昂技术股份公司 半导体电路装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105871375A (zh) * 2015-02-10 2016-08-17 联发科技股份有限公司 模拟至数字转换器以及用于校准其偏移的校准方法
CN105871375B (zh) * 2015-02-10 2019-02-01 联发科技股份有限公司 模拟至数字转换器以及用于校准其偏移的校准方法
CN105720631A (zh) * 2016-01-22 2016-06-29 珠海市魅族科技有限公司 一种电子终端及充电设备
CN105720632A (zh) * 2016-01-22 2016-06-29 珠海市魅族科技有限公司 电流增大模块及电子终端
CN105720632B (zh) * 2016-01-22 2018-06-26 珠海市魅族科技有限公司 电流增大模块及电子终端
CN105720631B (zh) * 2016-01-22 2019-02-05 珠海市魅族科技有限公司 一种电子终端及充电设备

Also Published As

Publication number Publication date
US20110068846A1 (en) 2011-03-24
JP5490903B2 (ja) 2014-05-14
US7936298B2 (en) 2011-05-03
JP2013505633A (ja) 2013-02-14
EP2465203B1 (en) 2018-07-11
TW201112644A (en) 2011-04-01
EP2465203A2 (en) 2012-06-20
CN102498672B (zh) 2015-01-28
WO2011034505A3 (en) 2011-08-25
WO2011034505A2 (en) 2011-03-24
EP2465203A4 (en) 2013-12-25

Similar Documents

Publication Publication Date Title
CN102498672B (zh) 包括门坎值产生电路的集成电路、电子装置以及方法
US8463225B2 (en) Semiconductor integrated circuit and operation method of the same
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
US7420497B2 (en) Low offset flash analog-to-digital converter
US10069507B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
CN102545806B (zh) 差动放大器
CN101692603A (zh) 增益自举型c类反向器及其应用电路
US20220368292A1 (en) Ampilfier with vco-based adc
TW200826509A (en) Common mode management between a current-steering DAC and transconductance filter in a transmission system
JP2021184649A (ja) 増幅回路、ａｄ変換器、無線通信装置、及びセンサシステム
CN116232331A (zh) 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器
US9866236B1 (en) Appapatus and method for fast conversion, compact, ultra low power, wide supply range auxiliary digital to analog converters
KR100258384B1 (ko) 아날로그/디지탈변환기
CN108336998B (zh) 模数转换装置与模数转换方法
CN101803200A (zh) 差动开关、d/a转换器、半导体集成电路及通信机器
US20210021244A1 (en) Methods and apparatus for an amplifier circuit
US20110051850A1 (en) Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided
US9832051B2 (en) Front-end system for a radio device
KR20070030141A (ko) 차동형 오피 앰프
CN207910761U (zh) 一种应用于高速模数转换器的高速参考缓冲电路
US9628103B2 (en) Multi-mode discrete-time delta-sigma modulator power optimization using split-integrator scheme
KR102169714B1 (ko) 초 저전력 및 와이드 레인지 입력 방식의 아날로그-디지털 변환기
CN112865799A (zh) 一种优化电流舵DAC的sigma-delta ADC调制器及电子设备
Maheshwari et al. Companding baseband switched capacitor filters and ADCs for WLAN applications
Naqvi et al. Dynamic calibration of feedback DAC non-linearity for a 4 th order CT sigma delta for digital hearing aids

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150128

Termination date: 20180920

CF01 Termination of patent right due to non-payment of annual fee