JP5490903B2 - 閾値発生回路を有する集積回路および電子機器と閾値発生方法 - Google Patents
閾値発生回路を有する集積回路および電子機器と閾値発生方法 Download PDFInfo
- Publication number
- JP5490903B2 JP5490903B2 JP2012529719A JP2012529719A JP5490903B2 JP 5490903 B2 JP5490903 B2 JP 5490903B2 JP 2012529719 A JP2012529719 A JP 2012529719A JP 2012529719 A JP2012529719 A JP 2012529719A JP 5490903 B2 JP5490903 B2 JP 5490903B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- common mode
- circuit
- current signal
- combined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
抵抗値がRのn個の抵抗と、それぞれが抵抗値がR/xのx個の抵抗から成る抵抗列440,450を有している。このように、閾値発生回路は、例えば、比較器回路460(図4)における比較器462,464,466に供給されるディファレンシャル電圧信号の中に、次式に相当する値の閾値ステップを提供する。
ここで、REFはリファレンス電圧値である。このようにして、抵抗列682が抵抗値Rの4個の抵抗と、それぞれの抵抗値がR/7の7個の抵抗から成る抵抗列440,450を有する場合には、その閾値ステップは次式に相当する。
見てわかるように、この例においては、閾値電圧は、抵抗の比率のみに関係するものであり、それ故に、工程や温度の変動によって、たとえ抵抗値が変化したとしても、閾値電圧は正確であり得る。
Claims (15)
- 比較器回路の内部で使用される少なくとも一つのディファレンシャル電圧信号を生成する閾値発生回路を有する集積回路であって、
前記閾値発生回路は、
コモンモード構成成分を含む少なくとも一つのコモンモード電流信号を生成するように構成された少なくとも一つのコモンモード電流発生回路であり、前記少なくとも一つのコモンモード電流信号が、ディファレンシャル入力構成成分を含む少なくとも一つの入力電流信号に結合され、結合信号コモンモード構成成分と結合信号ディファレンシャル構成成分とを含む結合電流信号を生成するコモンモード電流発生回路と、
前記結合電流信号を受け取り、前記結合電流信号を比較器の内部で使用される少なくとも一つのディファレンシャル電圧信号に変換するように構成された変換器と、
更に、フィードバック回路と、
を有し、
前記フィードバック回路は、
前記結合信号コモンモード構成成分に係る指標を受け取り、
前記結合信号コモンモード構成成分に係る前記の受け取った指標をリファレンス値と比較し、
少なくとも部分的に、前記結合信号コモンモード構成成分に係る前記の受け取った指標と前記リファレンス値との前記比較に基づいて、前記少なくとも一つのコモンモード電流発生回路により生成される前記少なくとも一つのコモンモード電流信号を調整する、
ことを特徴とする集積回路。 - 前記結合電流信号は、それぞれの信号が、少なくとも一つの入力電流信号のディファレンシャル入力構成成分に対応したディファレンシャル構成成分と、少なくとも一つのコモンモード電流信号のコモンモード構成成分に対応したコモンモード構成成分と、を含む、一対のディファレンシャル信号を有し、
前記結合信号コモンモード構成成分に係る前記指標が、前記ディファレンシャル信号を単独のコモンモード結合電流信号へ合流させることにより提供される、
ことを特徴とする請求項1に記載の集積回路。 - 前記単独のコモンモード結合電流信号は、前記結合信号コモンモード構成成分に係る前記指標を提供するための電圧信号を生成するために、コモン抵抗を通じて流れるように構成されている、
ことを特徴とする請求項2に記載の集積回路。 - 前記フィードバック回路は、アンプを有し、
前記コモン抵抗を通じて流れる前記単独のコモンモード結合電流により生成される前記電圧信号が、結合電流信号のコモンモード構成成分に係る前記指標として、前記アンプに提供される、
ことを特徴とする請求項3に記載の集積回路。 - 前記アンプは、更に、
前記リファレンス値に対応するリファレンス電圧を受け取り、
前記コモン抵抗を通じて流れる前記単独のコモンモード結合電流信号により生成される前記電圧信号と、前記リファレンス値を比較し、
前記比較の結果を、コモンモード電流調整信号の形式で出力する、
ように構成された、
ことを特徴とする請求項4に記載の集積回路。 - 前記フィードバック回路は、アンプを有し、
前記アンプは、前記結合信号コモンモード構成成分に係る前記指標を、電圧信号の形式で受け取り、前記の受け取った電圧信号を前記リファレンス値に対応するリファレンス電圧と比較するように構成された、
ことを特徴とする請求項1に記載の集積回路。 - 前記結合信号コモンモード構成成分に係る前記指標が、電圧信号の形式として受け取られ、
前記電圧信号は、前記変換回路の少なくとも一つの入力ノードに動作的に結合されているアンプの入力として生成される、
ことを特徴とする請求項7に記載の集積回路。 - 前記コモンモード電流発生回路は、ドレイン端子から前記コモンモード電流信号を提供するように構成された一対のトランジスタを有し、
前記コモンモード電流発生回路のトランジスタの少なくとも二つのゲート端子は、コモンゲート端子ノードを提供するべく動作的に共に結合され、
前記コモンゲート端子ノードを介して、前記トランジスタにより生成される前記コモンモード電流信号が調整される、
ことを特徴とする請求項1に記載の集積回路。 - 前記閾値発生回路は、更に、少なくとも一つのトランスコンダクタ回路を有し、
前記トランスコンダクタ回路は、入力としてディファレンシャル入力電圧信号を受け取り、前記ディファレンシャル入力電圧信号を少なくとも一つの入力電流信号に変換するように構成された、
ことを特徴とする請求項1に記載の集積回路。 - 前記閾値発生回路は、更に、少なくとも一つのデジタル-アナログ変換器を有し、
前記デジタル-アナログ変換器は、入力としてデジタル入力信号を受け取り、前記デジタル入力信号を少なくとも一つの入力電流信号に変換するように構成された、
ことを特徴とする請求項1に記載の集積回路。 - 前記閾値発生回路は、フラッシュ型アナログ-デジタル変換器の比較器回路の内部で使用される少なくとも一つのディファレンシャル電圧を生成するように構成されている、
ことを特徴とする請求項1に記載の集積回路。 - 前記閾値発生回路が、アナログ-デジタル変換器の一部分を構成する、
ことを特徴とする請求項1に記載の集積回路。 - 比較器回路の内部で使用される少なくとも一つのディファレンシャル電圧信号を生成する閾値発生回路を有する電子機器であって、
前記閾値発生回路は、
コモンモード電流信号を生成するように構成されたコモンモード電流発生回路であり、前記コモンモード電流信号が、少なくとも一つの入力電流信号に結合され、結合信号コモンモード構成成分を含む結合電流信号を生成するコモンモード電流発生回路と、
前記結合電流信号を受け取り、前記結合電流信号を比較器回路の内部で使用される少なくとも一つのディファレンシャル電圧信号に変換するように構成された変換回路と、
更に、フィードバック回路と、
を有し、
前記フィードバック回路は、
前記結合信号コモンモード構成成分に係る指標を受け取り、
受け取った前記結合信号コモンモード構成成分に係る前記指標をリファレンス値と比較し、
少なくとも部分的に、受け取った前記結合信号コモンモード構成成分に係る前記指標と前記リファレンス値との前記比較に基づいて、前記コモンモード電流発生回路により生成される前記コモンモード電流信号を調整する、
ことを特徴とする電子機器。 - 比較器回路の内部で使用される少なくとも一つのディファレンシャル電圧信号を生成する方法であって、
前記方法は、
少なくとも一つのコモンモード電流信号を、少なくとも一つの入力電流信号と結合して、結合信号コモンモード構成成分を含む結合電流信号を生成し、
前記結合電流信号を比較器の内部で使用される少なくとも一つのディファレンシャル電圧信号に変換し、
前記結合信号コモンモード構成成分に係る指標をリファレンス値と比較し、
少なくとも部分的に、前記結合信号コモンモード構成成分に係る前記指標と前記リファレンス値との前記比較に基づいて、少なくとも一つのコモンモード電流信号を調整する、
ことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/562,144 | 2009-09-18 | ||
US12/562,144 US7936298B2 (en) | 2009-09-18 | 2009-09-18 | Integrated circuit and electronic device comprising threshold generation circuitry and method therefor |
PCT/SG2010/000349 WO2011034505A2 (en) | 2009-09-18 | 2010-09-20 | Integrated circuit and electronic device comprising threshold generation circuitry and method therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013505633A JP2013505633A (ja) | 2013-02-14 |
JP5490903B2 true JP5490903B2 (ja) | 2014-05-14 |
Family
ID=43756110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012529719A Expired - Fee Related JP5490903B2 (ja) | 2009-09-18 | 2010-09-20 | 閾値発生回路を有する集積回路および電子機器と閾値発生方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7936298B2 (ja) |
EP (1) | EP2465203B1 (ja) |
JP (1) | JP5490903B2 (ja) |
CN (1) | CN102498672B (ja) |
TW (1) | TW201112644A (ja) |
WO (1) | WO2011034505A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5799751B2 (ja) * | 2011-01-31 | 2015-10-28 | ソニー株式会社 | 電圧発生回路、共振回路、通信装置、通信システム、ワイヤレス充電システム、電源装置、及び、電子機器 |
TWI467923B (zh) * | 2012-01-16 | 2015-01-01 | Novatek Microelectronics Corp | 類比到數位轉換電路以及類比到數位轉換方法 |
US10175271B2 (en) * | 2012-12-31 | 2019-01-08 | Silicon Laboratories Inc. | Apparatus for differencing comparator and associated methods |
US9276597B1 (en) * | 2015-02-10 | 2016-03-01 | Mediatek Inc. | Circuit and method for calibration of analog-to-digital converter |
CN105720631B (zh) * | 2016-01-22 | 2019-02-05 | 珠海市魅族科技有限公司 | 一种电子终端及充电设备 |
CN105720632B (zh) * | 2016-01-22 | 2018-06-26 | 珠海市魅族科技有限公司 | 电流增大模块及电子终端 |
US10192590B1 (en) * | 2017-10-19 | 2019-01-29 | Globalfoundries Inc. | Differential voltage generator |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5115206A (en) * | 1990-11-08 | 1992-05-19 | North American Philips Corp., Signetics Division | Merged differential amplifier and current source |
US5055847A (en) * | 1991-02-19 | 1991-10-08 | Motorola, Inc. | Differential sensing current-steering analog-to-digital converter |
US5231399A (en) * | 1991-09-27 | 1993-07-27 | Trw Inc. | Differential quantizer reference resistor ladder for use with an analog-to-digital converter |
US5589831A (en) * | 1995-01-30 | 1996-12-31 | Samsung Semiconductor, Inc. | Fully differential flash ADC based on the voltage follower amplifier structure |
JPH1065542A (ja) * | 1996-08-16 | 1998-03-06 | Texas Instr Japan Ltd | アナログ/ディジタル変換回路 |
US5877718A (en) * | 1997-03-24 | 1999-03-02 | International Business Machines Corporation | Differential analog-to-digital converter with low power consumption |
US5990814A (en) * | 1997-09-05 | 1999-11-23 | Cirrus Logic, Inc. | Method and circuit for calibration of flash analog to digital converters |
JP2000165241A (ja) * | 1998-11-24 | 2000-06-16 | Hitachi Ltd | A/d変換器及び半導体集積回路 |
US6255979B1 (en) * | 1999-02-24 | 2001-07-03 | Intel Corporation | CMOS flash analog to digital converter compensation |
US6437724B1 (en) * | 1999-11-05 | 2002-08-20 | Texas Instruments Incorporated | Fully differential flash A/D converter |
TW518825B (en) * | 2000-10-05 | 2003-01-21 | Benq Corp | System to correct the resistance error due to IC process |
US6603416B2 (en) * | 2001-10-01 | 2003-08-05 | International Business Machines Corporation | Method and circuit for dynamic calibration of flash analog to digital converters |
JP4515720B2 (ja) * | 2002-06-25 | 2010-08-04 | パナソニック株式会社 | オフセット制御回路及び信号処理装置 |
US6882294B2 (en) * | 2003-08-06 | 2005-04-19 | Telasic Communications, Inc. | Resistive ladder, summing node circuit, and trimming method for a subranging analog to digital converter |
DE10342057B4 (de) * | 2003-09-11 | 2005-10-20 | Infineon Technologies Ag | Halbleiter-Schaltungsanordnung und Continuous-Time-Sigma-Delta-Modulatorschaltung |
US6833800B1 (en) * | 2003-09-17 | 2004-12-21 | Analog Devices, Inc. | Differential comparator systems with enhanced dynamic range |
DE602005005823T2 (de) * | 2005-09-12 | 2009-05-07 | Rohde & Schwarz Gmbh & Co. Kg | Schneller Analog-Digital-Wandler |
US7212144B1 (en) * | 2006-01-18 | 2007-05-01 | Marvell World Trade Ltd. | Flash ADC |
US7279937B2 (en) * | 2006-01-25 | 2007-10-09 | Lsi Corporation | Programmable amplitude line driver |
US7679443B2 (en) * | 2006-08-31 | 2010-03-16 | Texas Instruments Incorporated | System and method for common mode translation |
US7750737B2 (en) * | 2007-09-05 | 2010-07-06 | Texas Instruments Incorporated | Common mode stabilization in a fully differential amplifier |
US7760126B2 (en) * | 2007-12-07 | 2010-07-20 | Kenet, Inc. | Flash converter differential reference ladder auto-zero circuit |
-
2009
- 2009-09-18 US US12/562,144 patent/US7936298B2/en not_active Expired - Fee Related
-
2010
- 2010-07-06 TW TW099122130A patent/TW201112644A/zh unknown
- 2010-09-20 EP EP10817526.6A patent/EP2465203B1/en not_active Not-in-force
- 2010-09-20 WO PCT/SG2010/000349 patent/WO2011034505A2/en active Application Filing
- 2010-09-20 JP JP2012529719A patent/JP5490903B2/ja not_active Expired - Fee Related
- 2010-09-20 CN CN201080041392.6A patent/CN102498672B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2465203A2 (en) | 2012-06-20 |
US20110068846A1 (en) | 2011-03-24 |
WO2011034505A3 (en) | 2011-08-25 |
JP2013505633A (ja) | 2013-02-14 |
EP2465203B1 (en) | 2018-07-11 |
TW201112644A (en) | 2011-04-01 |
US7936298B2 (en) | 2011-05-03 |
CN102498672A (zh) | 2012-06-13 |
WO2011034505A2 (en) | 2011-03-24 |
CN102498672B (zh) | 2015-01-28 |
EP2465203A4 (en) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5490903B2 (ja) | 閾値発生回路を有する集積回路および電子機器と閾値発生方法 | |
US7893855B2 (en) | Delta-sigma analog-to-digital converter | |
Breems et al. | A 56 mW Continuous-Time Quadrature Cascaded $\Sigma\Delta $ Modulator With 77 dB DR in a Near Zero-IF 20 MHz Band | |
US20070216557A1 (en) | Delta-sigma analog digital converter with offset compensation | |
US7852253B2 (en) | Digitally adjustable quantization circuit | |
US10581442B2 (en) | Apparatus for correcting linearity of a digital-to-analog converter | |
US8749414B2 (en) | Apparatus and method for calibrating time constant, and low pass delta sigma modulation apparatus including the same | |
KR20140011135A (ko) | 오프셋 전압 보정 장치 및 방법과 이를 포함한 연속 시간 델타 시그마 변조 장치 | |
US7242336B1 (en) | Continuous-time delta-sigma ADC for a radio receiver employing 200 kHz IF | |
KR20080097442A (ko) | 연속 시간 시그마-델타 아날로그-디지털 변환기, 이 변환기를 포함하는 집적 회로 및 트랜시버 장치, 이 집적 회로를 포함하는 수신 장치, 이들을 포함하는 이동 무선 통신 장비 | |
US20220368292A1 (en) | Ampilfier with vco-based adc | |
US7940200B2 (en) | Calibration method, A/D converter, and radio device | |
CN108336998B (zh) | 模数转换装置与模数转换方法 | |
Saalfeld et al. | A 2.3 mW quadrature bandpass continuous-time ΔΣ modulator with reconfigurable quantizer | |
Mirzaie et al. | A 72.4-dB SNDR 92-dB SFDR Blocker Tolerant CT $\Delta\Sigma $ Modulator With Inherent DWA | |
CN107104675B (zh) | 比较器以及δς调制电路 | |
Xing et al. | A 40MHz 12bit 84.2 dB-SFDR continuous-time delta-sigma modulator in 90nm CMOS | |
Khalil et al. | A highly integrated analog front-end for 3G | |
US11152904B2 (en) | Programmable gain amplifier with programmable resistance | |
Pavan et al. | A 90μW 15-bit ΔΣ ADC for digital audio | |
JP2015012332A (ja) | 半導体集積回路およびフィルタ特性補償方法 | |
Kanazawa et al. | A 100-MS/s 4-MHz bandwidth 77.3-dB SNDR ΔΣ ADC with a triple sampling technique | |
CN117767944A (zh) | 量化电路、量化器及模数转换芯片 | |
나승인 | DESIGN METHODOLOGY OF CONTINUOUS TIME ΔΣ MODULATOR FOR WIRELESS COMMUNICATION | |
Bruschi et al. | A Continuous-Time Delta-Sigma Modulator for Ultra-Low-Power Radios |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5490903 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |